JP2829091B2 - Data processing system - Google Patents
Data processing systemInfo
- Publication number
- JP2829091B2 JP2829091B2 JP2103536A JP10353690A JP2829091B2 JP 2829091 B2 JP2829091 B2 JP 2829091B2 JP 2103536 A JP2103536 A JP 2103536A JP 10353690 A JP10353690 A JP 10353690A JP 2829091 B2 JP2829091 B2 JP 2829091B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- input
- data
- command
- identification flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はデータ処理システムに関し、特にモジュー
ル間のコマンド転送、データ転送、およびステータス転
送を同一バス上で実行するデータ処理システムに関す
る。The present invention relates to a data processing system, and more particularly to a data processing system for executing command transfer, data transfer, and status transfer between modules on the same bus. About.
（従来の技術） 一般に、ディスク装置等の入出力装置とホストコンピ
ュータとの間には、その間のデータ転送を制御するため
の入出力制御装置が設けられている。この入出力制御装
置は、コマンド、データ、およびステータス等の転送情
報を入出力装置との間で授受する。この場合、これらコ
マンド、データ、およびステータス等の転送情報は、ど
れも同一バス上を介して入出力制御装置と入出力装置間
で転送される。(Prior Art) Generally, an input / output control device for controlling data transfer therebetween is provided between an input / output device such as a disk device and a host computer. The input / output control device exchanges transfer information such as commands, data, and status with the input / output device. In this case, all of the transfer information such as the command, data, and status are transferred between the input / output control device and the input / output device via the same bus.
このため、従来は、コマンド転送、データ転送、およ
びステータス転送を区別するために、入出力制御装置内
部のCPUが、転送内容の認識および制御を各情報の転送
毎に逐一行う必要があった。For this reason, conventionally, in order to distinguish between command transfer, data transfer, and status transfer, the CPU in the input / output control device had to recognize and control the contents of transfer for each information transfer.
１個の入出力制御装置で１個の入出力装置を制御する
場合には前述のような従来方式で特に問題はないが、１
個の入出力制御装置に複数のチャネルを設けて複数の入
出力装置を制御する場合には、入出力制御装置内部のCP
Uにかかる負荷が増大されてしまう。なぜなら、複数の
入出力装置を制御する場合には、入出力制御装置内部の
CPUは、前述のようなコマンド転送、データ転送、およ
びステータス転送を区別するために各入出力装置とのデ
ータ転送全てに介入しなければならず、さらに各入出力
装置の能力に合わせたデータ転送制御を実行する必要が
あるためである。When one input / output control device controls one input / output device, there is no particular problem in the conventional method as described above.
When multiple I / O controllers are provided with multiple channels to control multiple I / O devices, the internal CP
The load on U is increased. Because, when controlling multiple I / O devices,
The CPU must intervene in all data transfers with each I / O device in order to distinguish command transfer, data transfer, and status transfer as described above, and furthermore, data transfer according to the capabilities of each I / O device This is because it is necessary to execute control.
したがって、従来のデータ転送制御方式では、入出力
制御装置のチャネル性能が低下されてしまい、全ての入
出力装置を効率良く働かせる事が困難であった。Therefore, in the conventional data transfer control method, the channel performance of the input / output control device is reduced, and it is difficult to operate all the input / output devices efficiently.
（発明が解決しようとする課題） 従来では、コマンド転送、データ転送、およびステー
タス転送を区別するために各入出力装置とのデータ転送
全てにCPUが介入しなければならず、これによってチャ
ネル性能が低下さてしまう欠点があった。(Problems to be Solved by the Invention) Conventionally, in order to distinguish between command transfer, data transfer, and status transfer, the CPU has to intervene in all data transfer with each input / output device, thereby reducing channel performance. There was a disadvantage that it was reduced.
この発明はこのような点に鑑みてなされたもので、CP
Uが逐一介入すること無しにコマンド転送、データ転
送、およびステータス転送を区別した状態でデータ転送
できるようにし、充分なチャネル性能を実現することが
できるデータ処理システムを提供することを目的とす
る。The present invention has been made in view of such a point, and the CP
It is an object of the present invention to provide a data processing system capable of performing data transfer in a state where command transfer, data transfer, and status transfer are distinguished without U intervening one by one, and realizing sufficient channel performance.
［発明の構成］ （課題を解決するための手段） この発明は、モジュール間のコマンド転送、データ転
送、およびステータス転送を同一バス上で実行するデー
タ処理システムにおいて、前記モジュール間で授受され
るコマンド、データ、およびステータスの各転送情報を
一時的に格納するFIFOバッファと、前記各転送情報の種
類を示す識別フラグを生成しその識別フラグを前記各転
送情報に対応させて前記FIFOバッファに設定する識別フ
ラグ設定手段と、前記各転送情報が前記識別フラグによ
って区別された状態で転送されるように、前記FIFOバッ
ファから前記各転送情報とそれに対応する識別フラグを
転送する手段とを具備することを特徴とする。[Configuration of the Invention] (Means for Solving the Problems) The present invention relates to a data processing system for executing command transfer, data transfer, and status transfer between modules on the same bus. , Data, and a FIFO buffer for temporarily storing transfer information of status and an identification flag indicating a type of the transfer information, and setting the identification flag in the FIFO buffer in correspondence with the transfer information. Identification flag setting means, and means for transferring the transfer information and the corresponding identification flag from the FIFO buffer, so that the transfer information is transferred in a state distinguished by the identification flag. Features.
（作用） このデータ処理システムにおいては、転送情報と識別
フラグの両方が一緒にFIFOバッファに設定されるので、
FIFOバッファから出力される識別フラグによって転送情
報がコマンド、データ、およびステータスのいずれであ
るかを受信側モジュールが認識することができる。この
ため、識別フラグを一旦設定した後は、CPUが逐一介入
すること無しに、コマンド転送、データ転送、およびス
テータス転送を区別した状態でデータ転送ができるよう
になり、充分なチャネル性能を実現することが可能とな
る。(Operation) In this data processing system, since both the transfer information and the identification flag are set together in the FIFO buffer,
The receiving module can recognize whether the transfer information is a command, data, or status by the identification flag output from the FIFO buffer. For this reason, once the identification flag is set, data transfer can be performed in a state where command transfer, data transfer, and status transfer are distinguished without the CPU intervening one by one, realizing sufficient channel performance. It becomes possible.
（実施例） 以下、図面を参照して、この発明の実施例を説明す
る。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.
第１図にはこの発明の一実施例に係わるデータ転送制
御方式を実現するための入出力制御装置のシステム構成
が示されている。FIG. 1 shows a system configuration of an input / output control device for realizing a data transfer control method according to an embodiment of the present invention.
入出力制御装置11はハードディスク装置18とフロッピ
ーディスク装置19の２個の入出力装置をホストコンピュ
ータ（図示せず）の指示にしたがって制御するものであ
り、この入出力制御装置11は、バス20を介してハードデ
ィスク装置18に接続されていると共に、バス21を介して
フロッピーディスク装置19に接続されている。この入出
力制御装置11には、CPU13、RAM14、直接メモリアクセス
コントローラ（DMAC）15、および入出力バッファ16,17
が設けられている。これらCPU13、RAM14、直接メモリア
クセスコントローラ（DMAC）15、および入出力バッファ
16,17は、システムバス12を介して相互接続されてい
る。The input / output control device 11 controls two input / output devices, a hard disk device 18 and a floppy disk device 19, according to an instruction from a host computer (not shown). It is connected to a hard disk device 18 via a bus and to a floppy disk device 19 via a bus 21. The input / output control device 11 includes a CPU 13, a RAM 14, a direct memory access controller (DMAC) 15, and input / output buffers 16,17.
Is provided. These CPU 13, RAM 14, direct memory access controller (DMAC) 15, and input / output buffer
16 and 17 are interconnected via a system bus 12.
CPU13は、ハードディスク装置18とフロッピーディス
ク装置19のそれぞれと各種のデータ転送を実行するため
に、入出力制御装置11全体の動作を制御する。RAM14に
は、入出力制御装置11とハードディスク装置18間、又は
入出力制御装置11とフロッピーディスク装置19間で授受
されるデータが格納される。The CPU 13 controls the operation of the entire input / output control device 11 in order to execute various data transfers with the hard disk device 18 and the floppy disk device 19, respectively. The RAM 14 stores data exchanged between the input / output control device 11 and the hard disk device 18 or between the input / output control device 11 and the floppy disk device 19.
直接メモリアクセスコントローラ（DMAC）15は、CPU1
3の介入無しでRAM13とハードディスク装置18間、又はRA
M13とフロッピーディスク装置19間のデータ転送を実行
制御する。The direct memory access controller (DMAC) 15
3 between RAM 13 and hard disk drive 18 or RA
The execution of data transfer between the M13 and the floppy disk device 19 is controlled.
入出力バッファ部16,17はそれぞれ送信用と受信用の
２個のFIFOバッファを利用して構成されるものであり、
入出力バッファ部16は入出力制御装置11とハードディス
ク装置18間のデータ転送に使用され、入出力バッファ部
17は入出力制御装置11とフロッピーディスク装置19間の
データ転送に使用される。The input / output buffer units 16 and 17 are configured using two FIFO buffers for transmission and reception, respectively.
The input / output buffer unit 16 is used for data transfer between the input / output control device 11 and the hard disk device 18, and the input / output buffer unit
Reference numeral 17 is used for data transfer between the input / output control device 11 and the floppy disk device 19.
この入出力制御装置11において、RAM14の内容をハー
ドディスク装置18に書き込む場合には、ハードディスク
装置18側の書き込みアドレスがコマンドとして入出力制
御装置11からハードディスク装置18へ転送される。そし
て、このコマンドにに引き続き、ライトデータが入出力
制御装置11からハードディスク装置18へ転送される。When writing the contents of the RAM 14 to the hard disk device 18 in the input / output control device 11, the write address of the hard disk device 18 is transferred from the input / output control device 11 to the hard disk device 18 as a command. Then, following this command, the write data is transferred from the input / output control device 11 to the hard disk device 18.
この転送処理において、CPU13は、まず、転送情報が
コマンドであることを示す識別フラグとコマンドとを１
組として入出力バッファ部16の送信用FIFOバッファに格
納し、その後で直接メモリアクセスコントローラ15を起
動させる。これにより、既に入出力バッファ部16の送信
用FIFOバッファに格納されているコマンドと識別フラグ
との組みの後ろに連続して、転送情報がデータであるこ
とを示す識別フラグとデータとの組が格納される。入出
力バッファ部16の送信用FIFOバッファから出力されるコ
マンド識別フラグおよびデータ識別フラグによって、コ
マンド転送およびデータ転送の区別がなされた状態で、
情報がハードディスク装置18に転送される。In this transfer process, the CPU 13 first sets an identification flag indicating that the transfer information is a command and a command to one.
The data is stored in the transmission FIFO buffer of the input / output buffer unit 16 as a set, and then the memory access controller 15 is directly started. As a result, after the set of the command and the identification flag already stored in the transmission FIFO buffer of the input / output buffer unit 16, the set of the identification flag and the data indicating that the transfer information is data continues. Is stored. In the state where command transfer and data transfer are distinguished by the command identification flag and the data identification flag output from the transmission FIFO buffer of the input / output buffer unit 16,
The information is transferred to the hard disk device 18.
CPU13は、直接メモリアクセスコントローラ15を起動
しているので、ハードディスク装置18の都合に関係なく
そのハードディスク装置18へのデータ転送制御から一時
解放される。このため、必要があれば、CPU13は、フロ
ッピーディスク装置19に対するデータ転送制御に移るこ
とができる。Since the CPU 13 directly activates the memory access controller 15, the CPU 13 is temporarily released from the data transfer control to the hard disk device 18 regardless of the convenience of the hard disk device 18. Therefore, if necessary, the CPU 13 can shift to data transfer control for the floppy disk device 19.
ハードディスク装置18へのデータ転送が終了すると、
ハードディスク装置18から入出力制御装置11にステータ
スが転送されるが、この場合、転送情報がステータスで
あることを示すステータス識別フラグがそのステータス
と一緒に入出力バッファ部16の受信用FIFOバッファに格
納される。受信用FIFOバッファから出力されるステータ
ス識別フラグはCPU13によって読み取られ、これによっ
てCPU13に割り込みをかけられて一連のデータ転送処理
が終了される。When the data transfer to the hard disk drive 18 is completed,
The status is transferred from the hard disk device 18 to the input / output control device 11, and in this case, a status identification flag indicating that the transfer information is the status is stored in the reception FIFO buffer of the input / output buffer unit 16 together with the status. Is done. The status identification flag output from the receiving FIFO buffer is read by the CPU 13, whereby the CPU 13 is interrupted and a series of data transfer processing is completed.
入出力バッファ部16,17の具体的な構成の一例を第２
図に示す。ここでは、入出力バッファ部16に対応した構
成だけが代表して示されている。An example of the specific configuration of the input / output buffer units 16 and 17
Shown in the figure. Here, only the configuration corresponding to the input / output buffer unit 16 is shown as a representative.
第２図に示されているように、入出力バッファ部16
は、送信用FIFOバッファ30、受信用FIFOバッファ31、コ
マンド識別フラグジェネレータ32、コマンド識別信号ジ
ェネレータ33、ステータス識別フラグジェネレータ33、
およひ割り込み信号ジェネレータ34を備えている。As shown in FIG.
Are a transmission FIFO buffer 30, a reception FIFO buffer 31, a command identification flag generator 32, a command identification signal generator 33, a status identification flag generator 33,
And an interrupt signal generator 34.
送信用FIFOバッファ30は、システムバス12を介して転
送されてくる転送情報を入力して、それをバス20を介し
てハードディスク装置18へ順次出力するためのものであ
り、１ビットの識別情報フラグ領域30aと８ビットの転
送情報領域30bとを１ワードの入出力単位とする複数ワ
ード構成である。また、受信用FIFOバッファ31は、バス
20を介してハードディスク装置18から転送されてくる転
送情報を入力して、それをバス12を介してCPU13又はRAM
14に順次出力するためのものであり、送信用FIFOバッフ
ァ30と同様に、１ビットの識別情報フラグ領域31aと８
ビットの転送情報領域31bとを１ワードの入出力単位と
する複数ワード構成である。The transmission FIFO buffer 30 is for inputting transfer information transferred via the system bus 12 and sequentially outputting the transfer information to the hard disk device 18 via the bus 20, and has a 1-bit identification information flag. The multi-word configuration is such that the area 30a and the 8-bit transfer information area 30b are input / output units of one word. In addition, the reception FIFO buffer 31
Transfer information transferred from the hard disk device 18 via the bus 20 is input to the CPU 13 or RAM via the bus 12.
14 for sequentially outputting the ID information to the 1-bit identification information flag areas 31a and 31a, like the transmission FIFO buffer 30.
It has a multiple word configuration in which the bit transfer information area 31b is used as one word input / output unit.
コマンド識別フラグジェネレータ32は、CPU13によっ
て設定されるコマンド識別フラグを送信用FIFOバッファ
30に入力するものであり、コマンド転送時には“1"を入
力し、データ転送時には“0"を入力する。コマンド識別
信号ジェネレータ33は、送信用FIFOバッファ30から出力
されるコマンド識別フラグに応じた信号を発生して、コ
マンド転送かデータ転送かをハードディスク装置18に通
知する。The command identification flag generator 32 transmits a command identification flag set by the CPU 13 to a transmission FIFO buffer.
Input "1" during command transfer and "0" during data transfer. The command identification signal generator 33 generates a signal corresponding to the command identification flag output from the transmission FIFO buffer 30, and notifies the hard disk device 18 of the command transfer or the data transfer.
ステータス識別フラグジェネレータ34は、ハードディ
スク装置18により設定されるステータス識別フラグを受
信用FIFOバッファ31に入力するものであり、ステータス
転送時には“1"を入力し、データ転送時には“0"を入力
する。割り込み信号ジェネレータ35は、受信用FIFOバッ
ファ31から出力されるステータス識別フラグが“1"の時
に、CPU13に対する割り込み信号を発生する。The status identification flag generator 34 inputs the status identification flag set by the hard disk device 18 to the reception FIFO buffer 31, and inputs "1" at the time of status transfer and "0" at the time of data transfer. The interrupt signal generator 35 generates an interrupt signal to the CPU 13 when the status identification flag output from the reception FIFO buffer 31 is “1”.
次に、第１図においてCPU13がハードディスク装置18
とフロッピーディスク装置19の２個の入出力装置をより
効率良く動作させるためのデータ転送制御動作の詳細を
第２図を参照して説明する。Next, in FIG.
The details of the data transfer control operation for operating the two input / output devices of the floppy disk device 19 more efficiently will be described with reference to FIG.
ハードディスク装置18にデータを書き込む場合には、
ハードディスク装置18の書き込みアドレスおよびリード
／ライトの区別を示すコマンドを入出力装置11からハー
ドディスク装置18に転送する必要があるが、このコマン
ド転送に先立ち、CPU13はコマンド識別フラグジェネレ
ータ32に“1"を設定する。この後、CPU13は、書き込み
アドレスと書き込み動作を指示するために２バイト分の
コマンドを送信用FIFOバッファ30に入力する。この時、
コマンド識別フラグジェネレータ32の内容つまりフラグ
“1"も、コマンドと一緒に送信用FIFOバッファ30に入力
される。When writing data to the hard disk drive 18,
It is necessary to transfer a command indicating the write address of the hard disk device 18 and the read / write distinction from the input / output device 11 to the hard disk device 18. Prior to this command transfer, the CPU 13 sets the command identification flag generator 32 to “1”. Set. Thereafter, the CPU 13 inputs a 2-byte command to the transmission FIFO buffer 30 to instruct a write address and a write operation. At this time,
The content of the command identification flag generator 32, that is, the flag “1” is also input to the transmission FIFO buffer 30 together with the command.
そして、CPU13は、コマンド識別フラグジェネレータ3
2に“0"を設定した後、直接メモリアクセスコントロー
ラ15を起動する。この時点で、CPU13は、ハードディス
ク装置18に対する制御動作から解放される。Then, the CPU 13 executes the command identification flag generator 3
After setting "0" to 2, the memory access controller 15 is directly started. At this point, the CPU 13 is released from the control operation on the hard disk device 18.
直接メモリアクセスコントローラ15は、CPU13の介入
無しで、RAM14に格納されているライトデータを読み出
し、それを送信用FIFOバッファ30に入力する。この時、
コマンド識別フラグジェネレータ32の内容つまり“0"も
ライトデータと一緒に送信用FIFOバッファ30に入力され
る。これによって、送信用FIFOバッファ30には、図示の
ように、最初の２バイトにそれぞれコマンドと“1"の識
別フラグとの組みが格納され、それに続く所定バイトに
それぞれライトデータと“0"の識別フラグとの組みが格
納される。The direct memory access controller 15 reads the write data stored in the RAM 14 without the intervention of the CPU 13 and inputs the read data to the transmission FIFO buffer 30. At this time,
The content of the command identification flag generator 32, that is, “0” is also input to the transmission FIFO buffer 30 together with the write data. As a result, in the transmission FIFO buffer 30, as shown in the figure, a set of a command and an identification flag of “1” are stored in the first two bytes, respectively, and write data and “0” of the write data are respectively stored in predetermined bytes subsequent thereto. The combination with the identification flag is stored.
この後、直接メモリアクセスコントローラ15によって
送信用FIFOバッファ30の内容がハードディスク装置18に
転送され、ハードディスク装置18はフラグが“1"か“0"
かによってコマンド転送とデータ転送を区別する。Thereafter, the contents of the transmission FIFO buffer 30 are transferred to the hard disk device 18 by the direct memory access controller 15, and the hard disk device 18 sets the flag to “1” or “0”.
Command transfer and data transfer.
ハードディスク装置18からのリードデータを入出力制
御装置11に転送する場合には、受信用FIFOバッファ31が
使用される。この時、ステータス識別フラグジェネレー
タ34は、ハードディスク装置18からの情報を元にリード
データの転送時には“0"を発生し、ステータスデータの
転送時には“1"を発生する。これらフラグはそれぞれリ
ードデータおよびステータスと同期して受信用FIFOバッ
ファ31に入力される。When transferring the read data from the hard disk device 18 to the input / output control device 11, the reception FIFO buffer 31 is used. At this time, the status identification flag generator 34 generates “0” based on information from the hard disk device 18 when transferring read data, and generates “1” when transferring status data. These flags are input to the reception FIFO buffer 31 in synchronization with the read data and status, respectively.
受信用FIFOバッファ31のフラグ出力が“0"の場合に
は、直接メモリアクセスコントローラ15によって受信用
FIFOバッファ31の内容つまりリードデータがRAM14に読
み込まれる。また、受信用FIFOバッファ31のフラグ出力
が“1"の場合には、割り込み信号ジェネレータ35によっ
て割り込み信号が発生され、CPU13に割り込みがかけら
れる。これにより、CPU13は転送結果を知るためにFIFO
バッファ31からステータスを読取り、一連の作業を終了
する。When the flag output of the reception FIFO buffer 31 is “0”, the reception is directly performed by the memory access controller 15.
The contents of the FIFO buffer 31, that is, the read data are read into the RAM. When the flag output of the receiving FIFO buffer 31 is “1”, an interrupt signal is generated by the interrupt signal generator 35 and the CPU 13 is interrupted. This allows the CPU 13 to read the FIFO
The status is read from the buffer 31, and a series of operations is completed.
この様に、この実施例においては、転送情報と識別フ
ラグの両方が一緒にFIFOバッファに設定されるので、FI
FOバッファから出力される識別フラグによって転送情報
はコマンド、データ、およびステータスのいずれかに区
別される。このため、識別フラグを一旦設定した後は、
CPUが逐一介入すること無しに、コマンド転送、データ
転送、およびステータス転送を区別した状態でデータ転
送ができるようになり、CPU13の負荷を軽減することが
可能になる。したがって、充分なチャネル性能を実現す
ることが可能となる。Thus, in this embodiment, since both the transfer information and the identification flag are set together in the FIFO buffer,
The transfer information is distinguished into one of command, data, and status by the identification flag output from the FO buffer. For this reason, once the identification flag is set,
The data transfer can be performed in a state where the command transfer, the data transfer, and the status transfer are distinguished without the CPU intervening one by one, and the load on the CPU 13 can be reduced. Therefore, sufficient channel performance can be realized.
尚、ここでは、ディスク装置を制御する入出力制御装
置について説明したが、この発明のデータ転送制御方式
は、このような入出力制御装置に限らず、モジュール間
のコマンド転送、データ転送、およびステータス転送が
同一バス上で実行される全てのシステムに適用すること
ができる。Although the input / output control device for controlling the disk device has been described here, the data transfer control method of the present invention is not limited to such an input / output control device, but also includes command transfer between modules, data transfer, and status transfer. It can be applied to all systems where the transfer is performed on the same bus.
［発明の効果］ 以上のように、この発明によれば、CPUが逐一介入す
ること無しにコマンド転送、データ転送、およびステー
タス転送を区別した状態でデータ転送ができるようにな
り、充分なチャネル性能を実現することができる。[Effects of the Invention] As described above, according to the present invention, data transfer can be performed in a state where command transfer, data transfer, and status transfer are distinguished without CPU intervention, and sufficient channel performance can be obtained. Can be realized.
第１図はこの発明の一実施例に係わるシステム構成を示
すブロック図、第２図は第１図に示したシステムに設け
られている入出力バッファの具体的な構成の一例を示す
ブロック図である。 11……入出力制御装置、13……CPU、14……RAM、15……
直接メモリアクセスコントローラ、16,17……入出力バ
ッファ部、18……ハードディスク装置、19……フロッピ
ーディスク装置、30……送信用FIFOバッファ、31……受
信用FIFOバッファ。FIG. 1 is a block diagram showing a system configuration according to an embodiment of the present invention, and FIG. 2 is a block diagram showing an example of a specific configuration of an input / output buffer provided in the system shown in FIG. is there. 11 ... I / O control device, 13 ... CPU, 14 ... RAM, 15 ...
Direct memory access controller, 16, 17, input / output buffer unit, 18, hard disk drive, 19, floppy disk drive, 30, transmission FIFO buffer, 31 reception FIFO buffer.
Claims (1)
送、およびステータス転送を同一バス上で実行するデー
タ処理システムにおいて、 前記モジュール間で授受されるコマンド、データ、およ
びステータスの各転送情報を一時的に格納するFIFOバッ
ファと、前記各転送情報の種類を示す識別フラグを生成
しその識別フラグを前記各転送情報に対応させて前記FI
FOバッファに設定する識別フラグ設定手段と、前記各転
送情報が前記識別フラグによって区別された状態で転送
されるように、前記FIFOバッファから前記各転送情報と
それに対応する識別フラグを転送する手段とを具備する
ことを特徴とするデータ処理システム。1. A data processing system for executing command transfer, data transfer, and status transfer between modules on the same bus, wherein each command, data, and status transfer information exchanged between the modules is temporarily stored. A FIFO buffer to be stored and an identification flag indicating the type of the transfer information are generated, and the identification flag is associated with the transfer information and the FIFO
Identification flag setting means for setting in the FO buffer, and means for transferring the transfer information and the corresponding identification flag from the FIFO buffer so that the transfer information is transferred in a state distinguished by the identification flag. A data processing system comprising:
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2103536A JP2829091B2 (en) | 1990-04-19 | 1990-04-19 | Data processing system |
| US07/687,024 US5404548A (en) | 1990-04-19 | 1991-04-18 | Data transfer control system transferring command data and status with identifying code for the type of information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2103536A JP2829091B2 (en) | 1990-04-19 | 1990-04-19 | Data processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH041840A JPH041840A (en) | 1992-01-07 |
| JP2829091B2 true JP2829091B2 (en) | 1998-11-25 |
Family
ID=14356579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2103536A Expired - Fee Related JP2829091B2 (en) | 1990-04-19 | 1990-04-19 | Data processing system |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5404548A (en) |
| JP (1) | JP2829091B2 (en) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5850573A (en) * | 1990-08-16 | 1998-12-15 | Canon Kabushiki Kaisha | Control method for peripheral device in host computer connectable to a plurality of peripheral devices |
| US5655147A (en) * | 1991-02-28 | 1997-08-05 | Adaptec, Inc. | SCSI host adapter integrated circuit utilizing a sequencer circuit to control at least one non-data SCSI phase without use of any processor |
| IL100127A0 (en) * | 1991-03-11 | 1992-08-18 | Future Domain Corp | Scsi controller |
| JP2882171B2 (en) * | 1992-03-23 | 1999-04-12 | 不二製油株式会社 | Water-soluble polysaccharide and method for producing the same |
| US5867727A (en) * | 1992-06-24 | 1999-02-02 | Fujitsu Limited | System for judging read out transfer word is correct by comparing flag of transfer word and lower bit portion of read destination selection address |
| US5491812A (en) * | 1992-09-28 | 1996-02-13 | Conner Peripherals, Inc. | System and method for ethernet to SCSI conversion |
| US5659690A (en) * | 1992-10-15 | 1997-08-19 | Adaptec, Inc. | Programmably configurable host adapter integrated circuit including a RISC processor |
| DE69428748T2 (en) * | 1993-07-30 | 2002-08-08 | Honeywell, Inc. | Memory interface system with marker |
| JPH07262154A (en) * | 1994-03-25 | 1995-10-13 | Fujitsu Ltd | Inter-processor communication control method |
| US6437869B1 (en) * | 1994-03-31 | 2002-08-20 | Canon Kabushiki Kaisha | Printer apparatus, printer system and control method therefor |
| US5729719A (en) * | 1994-09-07 | 1998-03-17 | Adaptec, Inc. | Synchronization circuit for clocked signals of similar frequencies |
| US5696990A (en) * | 1995-05-15 | 1997-12-09 | Nvidia Corporation | Method and apparatus for providing improved flow control for input/output operations in a computer system having a FIFO circuit and an overflow storage area |
| US5940866A (en) * | 1995-12-13 | 1999-08-17 | International Business Machines Corporation | Information handling system having a local address queue for local storage of command blocks transferred from a host processing side |
| JP2792501B2 (en) * | 1996-02-28 | 1998-09-03 | 日本電気株式会社 | Data transfer method and data transfer method |
| US5797043A (en) * | 1996-03-13 | 1998-08-18 | Diamond Multimedia Systems, Inc. | System for managing the transfer of data between FIFOs within pool memory and peripherals being programmable with identifications of the FIFOs |
| KR100243271B1 (en) * | 1996-12-20 | 2000-02-01 | 윤종용 | Apparatus and method thereof for command queue of the disk data reproducing system |
| DE69837356T2 (en) * | 1997-02-14 | 2007-11-29 | Canon K.K. | Apparatus, system and method for data transmission and apparatus for image processing |
| KR100810218B1 (en) | 1999-03-18 | 2008-03-06 | 삼성전자주식회사 | Apparatus and method for touch screen panel data input by a user through a touch screen panel in a digital portable terminal |
| JP3606133B2 (en) * | 1999-10-15 | 2005-01-05 | セイコーエプソン株式会社 | Data transfer control device and electronic device |
| JP2001237864A (en) * | 2000-02-25 | 2001-08-31 | Toyo Commun Equip Co Ltd | Data transmission apparatus and method |
| ATE557349T1 (en) * | 2002-10-31 | 2012-05-15 | Parallel Iron Llc | STORAGE SYSTEM AND METHOD FOR A STORAGE SYSTEM |
| US7437389B2 (en) * | 2004-03-10 | 2008-10-14 | Hitachi, Ltd. | Remote copy system |
| US7724599B2 (en) * | 2003-12-03 | 2010-05-25 | Hitachi, Ltd. | Remote copy system |
| US8032726B2 (en) * | 2003-12-03 | 2011-10-04 | Hitachi, Ltd | Remote copy system |
| US7085788B2 (en) | 2003-12-03 | 2006-08-01 | Hitachi, Ltd. | Remote copy system configured to receive both a write request including a write time and a write request not including a write time. |
| JP4477950B2 (en) * | 2004-07-07 | 2010-06-09 | 株式会社日立製作所 | Remote copy system and storage device system |
| US7330861B2 (en) | 2004-09-10 | 2008-02-12 | Hitachi, Ltd. | Remote copying system and method of controlling remote copying |
| JP4915775B2 (en) | 2006-03-28 | 2012-04-11 | 株式会社日立製作所 | Storage system and storage system remote copy control method |
| JP4740766B2 (en) * | 2006-02-27 | 2011-08-03 | 富士通株式会社 | Data receiving apparatus, data transmitting / receiving system, data transmitting / receiving system control method, and data receiving apparatus control program |
| JP5637145B2 (en) * | 2009-11-26 | 2014-12-10 | 日本電気株式会社 | Bus monitor circuit and bus monitor method |
| CN113868159B (en) * | 2020-06-30 | 2024-08-13 | 中车株洲电力机车研究所有限公司 | IO module, in-module main control device and in-module interface device identification method |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3972023A (en) * | 1974-12-30 | 1976-07-27 | International Business Machines Corporation | I/O data transfer control system |
| JPS5255446A (en) * | 1975-10-31 | 1977-05-06 | Toshiba Corp | Information transfer control system |
| US4112490A (en) * | 1976-11-24 | 1978-09-05 | Intel Corporation | Data transfer control apparatus and method |
| JPS5857770B2 (en) * | 1979-06-22 | 1983-12-21 | パナファコム株式会社 | Information transfer control method |
| US4453211A (en) * | 1981-04-28 | 1984-06-05 | Formation, Inc. | System bus for an emulated multichannel system |
| JPS58225422A (en) * | 1982-06-25 | 1983-12-27 | Toshiba Corp | Data controller |
| US4763249A (en) * | 1983-09-22 | 1988-08-09 | Digital Equipment Corporation | Bus device for use in a computer system having a synchronous bus |
| US4622630A (en) * | 1983-10-28 | 1986-11-11 | Data General Corporation | Data processing system having unique bus control protocol |
| US4754399A (en) * | 1983-12-28 | 1988-06-28 | Hitachi, Ltd. | Data transfer control system for controlling data transfer between a buffer memory and input/output devices |
| US4942515A (en) * | 1986-03-31 | 1990-07-17 | Wang Laboratories, Inc. | Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame |
| DE3787494T2 (en) * | 1986-05-14 | 1994-04-28 | Mitsubishi Electric Corp | Data transfer control system. |
| US4800491A (en) * | 1986-11-17 | 1989-01-24 | General Electric Company | Register-stack apparatus |
| US4805137A (en) * | 1987-01-08 | 1989-02-14 | United Technologies Corporation | Bus controller command block processing system |
| US4965801A (en) * | 1987-09-28 | 1990-10-23 | Ncr Corporation | Architectural arrangement for a SCSI disk controller integrated circuit |
| US5233692A (en) * | 1990-04-06 | 1993-08-03 | Micro Technology, Inc. | Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface |
-
1990
- 1990-04-19 JP JP2103536A patent/JP2829091B2/en not_active Expired - Fee Related
-
1991
- 1991-04-18 US US07/687,024 patent/US5404548A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH041840A (en) | 1992-01-07 |
| US5404548A (en) | 1995-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (en) | Data processing system | |
| JPH10187359A (en) | Data storage system and data transfer method applied to the system | |
| JPH04363746A (en) | Microcomputer system having dma function | |
| US4884195A (en) | Multiprocessor system for loading microprograms into a RAM control store of a bus controller | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| JP2687716B2 (en) | Information processing device | |
| JPH05233525A (en) | Input/otuput processor | |
| JPH06250965A (en) | I / O controller | |
| JPS6130300B2 (en) | ||
| JPH02307149A (en) | Direct memory access control method | |
| JPS6223342B2 (en) | ||
| JPH0355642A (en) | Memory control system | |
| JPS61131154A (en) | Data transfer control system | |
| JPH03147046A (en) | Data processor | |
| JPH0424733B2 (en) | ||
| JPH08161253A (en) | Dma control method and dma controller | |
| JPH0429101B2 (en) | ||
| JPS6378257A (en) | Input-output controller | |
| JPH0136138B2 (en) | ||
| JPH05210617A (en) | Bus extending device | |
| JPH0683764A (en) | Interface system between cpu and bus control circuit | |
| JPH0236454A (en) | Control system for bus between main storage controllers | |
| JPS63245712A (en) | Data transfer control system between external storage devices | |
| JPH03263154A (en) | Data processing system | |
| JPS63296155A (en) | Peripheral control unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070918 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |