JP2828845B2 - Ｃｄのサブコード処理回路 - Google Patents
Ｃｄのサブコード処理回路Info
- Publication number
- JP2828845B2 JP2828845B2 JP4312001A JP31200192A JP2828845B2 JP 2828845 B2 JP2828845 B2 JP 2828845B2 JP 4312001 A JP4312001 A JP 4312001A JP 31200192 A JP31200192 A JP 31200192A JP 2828845 B2 JP2828845 B2 JP 2828845B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- circuit
- code
- execution
- data group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Recording Or Reproduction (AREA)
- Controls And Circuits For Display Device (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＣＤ（コンパクトディ
スク）再生装置に関し、特に、音楽情報の他に文字情報
あるいは画像情報がサブコード領域に記録されたＣＤＧ
（ＣＤグラフィックス）の再生装置におけるサブコード
処理回路に関する。
スク）再生装置に関し、特に、音楽情報の他に文字情報
あるいは画像情報がサブコード領域に記録されたＣＤＧ
（ＣＤグラフィックス）の再生装置におけるサブコード
処理回路に関する。
【０００２】
【従来の技術】ＣＤは、高品質の音楽情報を提供するメ
ディアとして全世界に普及しているが、最近では音楽情
報だけではなく、文字や画像の情報メディアとしても使
用される傾向にある。そのため、ＣＤのサブコード領域
に文字や画像情報を挿入するフォーマット（ＣＤＧ）が
規格化されている。
ディアとして全世界に普及しているが、最近では音楽情
報だけではなく、文字や画像の情報メディアとしても使
用される傾向にある。そのため、ＣＤのサブコード領域
に文字や画像情報を挿入するフォーマット（ＣＤＧ）が
規格化されている。
【０００３】ＣＤでは１フレームに８ビットのサブコー
ドＰ〜Ｗ（１フレームのサブコードをシンボルと呼ぶ）
が含まれ、図３に示されるように、９８フレーム分が１
つのサブコードブロックとなっている。このサブコード
ブロックの最初の２シンボルは、同期パターンＳ0、Ｓ1
であり、残りの９６シンボルは、１パケットと呼ばれ、
その内のサブコードＰ及びＱは、曲情報やトレース位置
情報を示す部分で、サブコードＲ〜Ｗの６ビットが文字
及び画像情報に利用される。９６フレーム分のサブコー
ドＲ〜Ｗは、２４シンボルの４パックに区分され、各パ
ックは、図４（ａ）に示されるフォーマットに規定され
ている。各パックのシンボル「０」は、モード（ＭＯＤ
Ｅ）とアイテム（ＩＴＥＭ）を表すデータであり、図５
に示される様にモードが決められている。シンボル
「１」は、命令コードを示すデータであり、シンボル
「４」〜「１９」は、データフィールドである。シンボ
ル「２」、「３」は、シンボル「０」と「１」のパリテ
ィＱ0、Ｑ1であり、シンボル「２０」〜「２３」は、シ
ンボル「０」〜「１９」のパリティＰ0〜Ｐ3である。
ドＰ〜Ｗ（１フレームのサブコードをシンボルと呼ぶ）
が含まれ、図３に示されるように、９８フレーム分が１
つのサブコードブロックとなっている。このサブコード
ブロックの最初の２シンボルは、同期パターンＳ0、Ｓ1
であり、残りの９６シンボルは、１パケットと呼ばれ、
その内のサブコードＰ及びＱは、曲情報やトレース位置
情報を示す部分で、サブコードＲ〜Ｗの６ビットが文字
及び画像情報に利用される。９６フレーム分のサブコー
ドＲ〜Ｗは、２４シンボルの４パックに区分され、各パ
ックは、図４（ａ）に示されるフォーマットに規定され
ている。各パックのシンボル「０」は、モード（ＭＯＤ
Ｅ）とアイテム（ＩＴＥＭ）を表すデータであり、図５
に示される様にモードが決められている。シンボル
「１」は、命令コードを示すデータであり、シンボル
「４」〜「１９」は、データフィールドである。シンボ
ル「２」、「３」は、シンボル「０」と「１」のパリテ
ィＱ0、Ｑ1であり、シンボル「２０」〜「２３」は、シ
ンボル「０」〜「１９」のパリティＰ0〜Ｐ3である。
【０００４】モードがＴＶグラフィックモードであり、
命令がフォント書き込み命令である場合には、データフ
ィールドは、図４（ｂ）に示すフォーマットになる。Ｃ
Ｈ０とＣＨ１の４ビットによって１６通りのチャネル番
号が示され、ＣＯＬＯＲ０は背景色番号、ＣＯＬＯＲ１
は前景色番号である。ＴＶグラフィックモードの場合の
１画面構成は、縦（ＲＯＷ）方向に１８行、横（ＣＯＬ
ＵＭＮ）方向に５０桁となっており、シンボル「６」と
「７」のＲＯＷアドレスとＣＯＬＵＭＮアドレスによっ
て、フォント（ＦＯＮＴ）を書き込む画面の位置が指定
される。フォント（ＦＯＮＴ）は６×１２ドットの表示
パターンを示すデータであり、フォントデータが０の部
分はＣＯＬＯＲ０の背景色番号が指定され、フォントデ
ータが１の部分はＣＯＬＯＲ１の前景色番号が指定され
る。即ち、フォントデータの１ビットに対応して４ビッ
トの色番号がＤ−ＲＡＭ等の画面メモリに記憶され、１
６色の指定が可能となっている。
命令がフォント書き込み命令である場合には、データフ
ィールドは、図４（ｂ）に示すフォーマットになる。Ｃ
Ｈ０とＣＨ１の４ビットによって１６通りのチャネル番
号が示され、ＣＯＬＯＲ０は背景色番号、ＣＯＬＯＲ１
は前景色番号である。ＴＶグラフィックモードの場合の
１画面構成は、縦（ＲＯＷ）方向に１８行、横（ＣＯＬ
ＵＭＮ）方向に５０桁となっており、シンボル「６」と
「７」のＲＯＷアドレスとＣＯＬＵＭＮアドレスによっ
て、フォント（ＦＯＮＴ）を書き込む画面の位置が指定
される。フォント（ＦＯＮＴ）は６×１２ドットの表示
パターンを示すデータであり、フォントデータが０の部
分はＣＯＬＯＲ０の背景色番号が指定され、フォントデ
ータが１の部分はＣＯＬＯＲ１の前景色番号が指定され
る。即ち、フォントデータの１ビットに対応して４ビッ
トの色番号がＤ−ＲＡＭ等の画面メモリに記憶され、１
６色の指定が可能となっている。
【０００５】また、ＴＶグラフィックモードには、拡張
ＴＶグラフィックモード（ＣＤＥＧ）が設けられてい
る。ＣＤＥＧの場合には、画面メモリを２個用い、これ
らの画面メモリを命令によって独立して制御でき、更
に、２個の画面メモリに記憶される４ビットの色番号を
組み合わせて８ビットの色番号を作成し、２５６色の表
示を可能としている。
ＴＶグラフィックモード（ＣＤＥＧ）が設けられてい
る。ＣＤＥＧの場合には、画面メモリを２個用い、これ
らの画面メモリを命令によって独立して制御でき、更
に、２個の画面メモリに記憶される４ビットの色番号を
組み合わせて８ビットの色番号を作成し、２５６色の表
示を可能としている。
【０００６】このようなＣＤＧまたはＣＤＥＧを再生す
る場合には、光ピックアップから出力される信号を処理
してデジタル音楽情報を出力する集積回路に設けられた
サブコード出力端子から、１フレーム毎に出力されるサ
ブコードを取り込み、１パック分蓄積された時に、その
１パックに含まれる命令コードに従って、画面メモリの
書き込み等を制御して、文字表示あるいは画像表示を行
う。
る場合には、光ピックアップから出力される信号を処理
してデジタル音楽情報を出力する集積回路に設けられた
サブコード出力端子から、１フレーム毎に出力されるサ
ブコードを取り込み、１パック分蓄積された時に、その
１パックに含まれる命令コードに従って、画面メモリの
書き込み等を制御して、文字表示あるいは画像表示を行
う。
【０００７】
【発明が解決しようとする課題】通常、ＣＤＧあるいは
ＣＤＥＧを再生するサブコード処理回路は、画面メモリ
として６４Ｋ×４ビットのＤ−ＲＡＭが１個または２個
用いられるが、ＣＤＧあるいはＣＤＥＧの規格には、こ
の画面メモリにフォントデータを書き込む命令や、再生
を開始した際に初期画面を所定の色に指定するためのＰ
Ｍ（プリセットメモリ）命令や、ＣＤＥＧの場合には２
個のメモリを制御するためのＭＣ（メモリ制御）命令な
どが備えられている。
ＣＤＥＧを再生するサブコード処理回路は、画面メモリ
として６４Ｋ×４ビットのＤ−ＲＡＭが１個または２個
用いられるが、ＣＤＧあるいはＣＤＥＧの規格には、こ
の画面メモリにフォントデータを書き込む命令や、再生
を開始した際に初期画面を所定の色に指定するためのＰ
Ｍ（プリセットメモリ）命令や、ＣＤＥＧの場合には２
個のメモリを制御するためのＭＣ（メモリ制御）命令な
どが備えられている。
【０００８】また、上述したように、１パックは２４フ
レーム、即ち、約３．３ｍｓの時間で完成するため、１
パックのサブコードが送られて来るたびに、誤り検出と
訂正処理が行われ、その処理された１パックの中に含ま
れる命令は、次のパックが完成する迄に実行される。各
種の命令は、各々実行終了時間が異なり、例えば、ＰＭ
命令などは、３．３ｍｓ内では、終了することができ
ず、連続して１６パックにＰＭ命令を配置することによ
って実行できるようにしている。その他の命令は、ほと
んど３．３ｍｓの時間内に実行できる命令である。
レーム、即ち、約３．３ｍｓの時間で完成するため、１
パックのサブコードが送られて来るたびに、誤り検出と
訂正処理が行われ、その処理された１パックの中に含ま
れる命令は、次のパックが完成する迄に実行される。各
種の命令は、各々実行終了時間が異なり、例えば、ＰＭ
命令などは、３．３ｍｓ内では、終了することができ
ず、連続して１６パックにＰＭ命令を配置することによ
って実行できるようにしている。その他の命令は、ほと
んど３．３ｍｓの時間内に実行できる命令である。
【０００９】従来のサブコード処理回路では、ＣＤの再
生中はＣＤから取り込む命令以外は実行することができ
ないか、あるいは、ＣＤ再生中にＣＤから取り込まれる
命令を無視してマイコンの命令を実行させることしかで
きないのが普通であった。従って、ＣＤ再生中にサブコ
ード処理回路をマイコンで制御して機能を向上すること
はできなかった。
生中はＣＤから取り込む命令以外は実行することができ
ないか、あるいは、ＣＤ再生中にＣＤから取り込まれる
命令を無視してマイコンの命令を実行させることしかで
きないのが普通であった。従って、ＣＤ再生中にサブコ
ード処理回路をマイコンで制御して機能を向上すること
はできなかった。
【００１０】また、マイコンでサブコード処理回路を制
御可能にした場合、マイコンから命令をサブコード処理
回路に与えて実行させるためには、３．３ｍｓ毎に発生
するＣＤからの命令実行処理の合間にマイコンからの命
令を転送し実行させなければならず、そのタイミングが
問題となる。即ち、各々の命令の実行時間が異なるた
め、その時実行しているＣＤの命令の内容、及び、マイ
コンから転送したい命令の内容・転送に要する時間を考
慮しなければならない。このような判断をマイコンにさ
せる手段が今までなかった。
御可能にした場合、マイコンから命令をサブコード処理
回路に与えて実行させるためには、３．３ｍｓ毎に発生
するＣＤからの命令実行処理の合間にマイコンからの命
令を転送し実行させなければならず、そのタイミングが
問題となる。即ち、各々の命令の実行時間が異なるた
め、その時実行しているＣＤの命令の内容、及び、マイ
コンから転送したい命令の内容・転送に要する時間を考
慮しなければならない。このような判断をマイコンにさ
せる手段が今までなかった。
【００１１】
【課題を解決するための手段】本発明は、上述した点に
鑑みて、創作されたものであり、ＣＤから読み出され定
期的に出力されるサブコードを所定数蓄積することによ
って命令コードを含む所定のフォーマットのデータ群が
構成され、該データ群が構成される度に、命令コードに
応じた動作を行うＣＤのサブコード処理回路において、
前記データ群が蓄積される期間をＮ分割するために、前
記サブコードに同期する同期信号を計数するカウンタ
と、前記データ群に含まれた所定命令コードの実行によ
ってセットされ前記所定命令の実行終了によってリセッ
トされるフラグとを備え、前記カウンタの計数値と前記
フラグの状態により、前記ＣＤから読み出された命令コ
ードの実行終了から次の命令の実行開始までの空き時間
を認識可能としたことを特徴とする。
鑑みて、創作されたものであり、ＣＤから読み出され定
期的に出力されるサブコードを所定数蓄積することによ
って命令コードを含む所定のフォーマットのデータ群が
構成され、該データ群が構成される度に、命令コードに
応じた動作を行うＣＤのサブコード処理回路において、
前記データ群が蓄積される期間をＮ分割するために、前
記サブコードに同期する同期信号を計数するカウンタ
と、前記データ群に含まれた所定命令コードの実行によ
ってセットされ前記所定命令の実行終了によってリセッ
トされるフラグとを備え、前記カウンタの計数値と前記
フラグの状態により、前記ＣＤから読み出された命令コ
ードの実行終了から次の命令の実行開始までの空き時間
を認識可能としたことを特徴とする。
【００１２】また、ＣＤから読み出され定期的に出力さ
れるサブコードを所定数蓄積することによって命令コー
ドを含む所定のフォーマットのデータ群が構成され、該
データ群が構成される度に、命令コードに応じた動作を
行うＣＤのサブコード処理回路において、前記サブコー
ドを順次蓄積するメモリと、該メモリに蓄積されたデー
タ群毎に誤り検出及び訂正を行う誤り検出訂正回路と、
該誤り検出訂正回路によって処理されたデータ群を保持
する保持回路と、該保持回路に保持された命令コードを
判別する命令デコード回路と、前記データ群が蓄積され
る期間をＮ分割するために、前記サブコードに同期する
同期信号を計数するカウンタと、前記データ群に含まれ
た所定命令コードの実行によってセットされ前記所定命
令の実行終了によってリセットされるフラグと、前記カ
ウンタ及び前記フラグの出力が印加されると共に、前記
保持回路に接続されたインターフェイス回路とを備え、
前記インターフェイス回路から前記カウンタの計数値と
前記フラグの状態を取り出し、命令の実行終了から次の
命令の実行までの空き時間を認識可能とすると共に外部
から命令コード及びデータをインターフェイス回路を介
して前記保持回路に転送可能としたことを特徴とする。
れるサブコードを所定数蓄積することによって命令コー
ドを含む所定のフォーマットのデータ群が構成され、該
データ群が構成される度に、命令コードに応じた動作を
行うＣＤのサブコード処理回路において、前記サブコー
ドを順次蓄積するメモリと、該メモリに蓄積されたデー
タ群毎に誤り検出及び訂正を行う誤り検出訂正回路と、
該誤り検出訂正回路によって処理されたデータ群を保持
する保持回路と、該保持回路に保持された命令コードを
判別する命令デコード回路と、前記データ群が蓄積され
る期間をＮ分割するために、前記サブコードに同期する
同期信号を計数するカウンタと、前記データ群に含まれ
た所定命令コードの実行によってセットされ前記所定命
令の実行終了によってリセットされるフラグと、前記カ
ウンタ及び前記フラグの出力が印加されると共に、前記
保持回路に接続されたインターフェイス回路とを備え、
前記インターフェイス回路から前記カウンタの計数値と
前記フラグの状態を取り出し、命令の実行終了から次の
命令の実行までの空き時間を認識可能とすると共に外部
から命令コード及びデータをインターフェイス回路を介
して前記保持回路に転送可能としたことを特徴とする。
【００１３】
【作用】上述の手段によれば、命令の実行中を示すフラ
グによって、命令の実行状態が認識でき、また、約３．
３ｍｓの１パック蓄積期間をＮ分割し、サブコードに同
期した同期信号をカウンタによって計数することによっ
て、命令の実行経過時間と残り時間が認識できるため、
マイコンが定期的にフラグとカウンタの内容を取り出し
て、命令の実行終了を検出した時点のカウンタの内容を
認識することにより、マイコンがサブコード処理回路に
実行させるべき命令が、残り時間で実行可能かどうか判
断することができる。
グによって、命令の実行状態が認識でき、また、約３．
３ｍｓの１パック蓄積期間をＮ分割し、サブコードに同
期した同期信号をカウンタによって計数することによっ
て、命令の実行経過時間と残り時間が認識できるため、
マイコンが定期的にフラグとカウンタの内容を取り出し
て、命令の実行終了を検出した時点のカウンタの内容を
認識することにより、マイコンがサブコード処理回路に
実行させるべき命令が、残り時間で実行可能かどうか判
断することができる。
【００１４】また、前記フラグとカウンタの内容をイン
ターフェイス回路を介して取り出し、実行させるべき命
令及びデータを同じインターフェイス回路を介してサブ
コード処理回路内部の１パックデータを保持する保持回
路に転送することができる。
ターフェイス回路を介して取り出し、実行させるべき命
令及びデータを同じインターフェイス回路を介してサブ
コード処理回路内部の１パックデータを保持する保持回
路に転送することができる。
【００１５】
【実施例】図１は、本発明の実施例を示すブロック図で
ある。集積回路１は、光ピックアップによってディスク
２から読み出されたＥＦＭ信号を処理し、デジタル音楽
情報を出力するとともに、出力端子からサブコードＰＷ
を出力する。シフトレジスタ３は、サブコードＰＷをシ
リアルに取り込みパラレルに出力するシリアル−パラレ
ル変換回路を構成するものであり、集積回路１のサブコ
ード出力端子にデータ入力端子Ｄが接続され、１フレー
ム毎にシフトクロックＳＢＣＫによってサブコードを取
り込む。ここで、シフトレジスタ３には、サブコードＰ
〜Ｗの８ビットが取り込まれるが、ＣＤＧの画像処理に
必要なデータはＲ〜Ｗであるので、Ｒ〜Ｗを保持する６
ビットの出力がラッチ回路４に印加される。ラッチ回路
４は、サブコードが全部シフトレジスタ３に取り込ま
れ、次のサブコードの取り込みが開始される前にサブコ
ードＲ〜Ｗをラッチする。
ある。集積回路１は、光ピックアップによってディスク
２から読み出されたＥＦＭ信号を処理し、デジタル音楽
情報を出力するとともに、出力端子からサブコードＰＷ
を出力する。シフトレジスタ３は、サブコードＰＷをシ
リアルに取り込みパラレルに出力するシリアル−パラレ
ル変換回路を構成するものであり、集積回路１のサブコ
ード出力端子にデータ入力端子Ｄが接続され、１フレー
ム毎にシフトクロックＳＢＣＫによってサブコードを取
り込む。ここで、シフトレジスタ３には、サブコードＰ
〜Ｗの８ビットが取り込まれるが、ＣＤＧの画像処理に
必要なデータはＲ〜Ｗであるので、Ｒ〜Ｗを保持する６
ビットの出力がラッチ回路４に印加される。ラッチ回路
４は、サブコードが全部シフトレジスタ３に取り込ま
れ、次のサブコードの取り込みが開始される前にサブコ
ードＲ〜Ｗをラッチする。
【００１６】バッファメモリ５は、サブコードの誤り検
出と訂正を行うために、ラッチ回路４にラッチされたサ
ブコードＲ〜Ｗをデータバス６を介して順次記憶及び蓄
積するメモリであり、Ｓ−ＲＡＭで構成される。誤り検
出及び訂正回路（ＣＩＲＣ）７は、バッファメモリ５に
２４フレーム分、即ち１パック分のサブコードＲ〜Ｗが
記憶及び蓄積される毎に動作し、バッファメモリ５から
１パック分のサブコードＲ〜Ｗを読み出して、リードソ
ロモン符号理論に基づいた誤り検出と誤り訂正を行う。
ＣＩＲＣ７によって処理された１パック分のサブコード
Ｒ〜Ｗは、パリティＱ0、Ｑ1とＰ0、Ｐ1、Ｐ2、Ｐ3を除
いてバッファメモリ５に再び記憶されると共に、パック
レジスタ８に記憶される。
出と訂正を行うために、ラッチ回路４にラッチされたサ
ブコードＲ〜Ｗをデータバス６を介して順次記憶及び蓄
積するメモリであり、Ｓ−ＲＡＭで構成される。誤り検
出及び訂正回路（ＣＩＲＣ）７は、バッファメモリ５に
２４フレーム分、即ち１パック分のサブコードＲ〜Ｗが
記憶及び蓄積される毎に動作し、バッファメモリ５から
１パック分のサブコードＲ〜Ｗを読み出して、リードソ
ロモン符号理論に基づいた誤り検出と誤り訂正を行う。
ＣＩＲＣ７によって処理された１パック分のサブコード
Ｒ〜Ｗは、パリティＱ0、Ｑ1とＰ0、Ｐ1、Ｐ2、Ｐ3を除
いてバッファメモリ５に再び記憶されると共に、パック
レジスタ８に記憶される。
【００１７】パックレジスタ８は、シンボル「０」、
「１」、「４」〜「１９」を保持する複数のレジスタで
構成され、各レジスタの出力は、命令デコード回路９に
供給される。命令デコード回路９は、シンボル「０」の
モード及びアイテムによって動作モードを判定し、更
に、シンボル「１」の命令コードによって命令を判定す
る回路である。命令デコード回路９の出力、即ち、命令
を示す信号は、命令実行制御回路１０に印加され、命令
実行制御回路１０は、各内部回路を制御し命令の実行を
行う。画面メモリ１１及び１２は、各々アドレス制御回
路１３によってアドレスが指定される６４Ｋ×４ビット
のＤ−ＲＡＭであり、一方の画面メモリ１１がメインメ
モリであり、他方の画面メモリ１２がサブメモリとなっ
ている。また、画面メモリ１１及び１２は、各々ＴＶグ
ラフィックモードの場合あるいは拡張ＴＶグラフィック
モードの場合に、１８行×５０桁のアドレスと、各アド
レスに６×１２のドットのアドレスが設定される。従っ
て、１つのドットアドレスに４ビットのデータが対応
し、１パック中に記述された４ビットの色番号データが
１つのドットアドレスに記憶され、特に、ＣＤＥＧの場
合には、画面メモリ１１及び１２によって８ビットの色
番号が４ビットに分割されて記憶される場合もある。こ
の画面メモリ１１と１２は、例えばＣＲＴディスプレイ
のラスタスキャン信号に同期して読み出され、読み出さ
れた４ビットの色番号は、カラー参照テーブルメモリ
（ＣＬＵＴ）１４にデータバス６を介して印加される。
ＣＬＵＴ１４は、色番号データをアドレスとして、その
色番号が表す色を実現するためのＲ、Ｇ、Ｂの３原色デ
ータを発生するテーブルであり、ＴＶグラフィックモー
ドの場合には各色は、４ビットの色データに変換されて
Ｄ−Ａ変換回路１５に出力され、拡張ＴＶグラフィック
モードの場合には各色は６ビットの色データに変換され
てＤ−Ａ変換回路１５に出力される。Ｄ−Ａ変換回路１
５でアナログ信号に変換されたＲ、Ｇ、Ｂは、映像信号
として出力される。また、ＣＬＵＴ１４は、Ｓ−ＲＡＭ
で構成され、パックレジスタ８にカラー書き込み命令、
及び、Ｒ、Ｇ、Ｂの色データが保持された時に、その色
データが色番号に対応するアドレスに書き込まれる。
「１」、「４」〜「１９」を保持する複数のレジスタで
構成され、各レジスタの出力は、命令デコード回路９に
供給される。命令デコード回路９は、シンボル「０」の
モード及びアイテムによって動作モードを判定し、更
に、シンボル「１」の命令コードによって命令を判定す
る回路である。命令デコード回路９の出力、即ち、命令
を示す信号は、命令実行制御回路１０に印加され、命令
実行制御回路１０は、各内部回路を制御し命令の実行を
行う。画面メモリ１１及び１２は、各々アドレス制御回
路１３によってアドレスが指定される６４Ｋ×４ビット
のＤ−ＲＡＭであり、一方の画面メモリ１１がメインメ
モリであり、他方の画面メモリ１２がサブメモリとなっ
ている。また、画面メモリ１１及び１２は、各々ＴＶグ
ラフィックモードの場合あるいは拡張ＴＶグラフィック
モードの場合に、１８行×５０桁のアドレスと、各アド
レスに６×１２のドットのアドレスが設定される。従っ
て、１つのドットアドレスに４ビットのデータが対応
し、１パック中に記述された４ビットの色番号データが
１つのドットアドレスに記憶され、特に、ＣＤＥＧの場
合には、画面メモリ１１及び１２によって８ビットの色
番号が４ビットに分割されて記憶される場合もある。こ
の画面メモリ１１と１２は、例えばＣＲＴディスプレイ
のラスタスキャン信号に同期して読み出され、読み出さ
れた４ビットの色番号は、カラー参照テーブルメモリ
（ＣＬＵＴ）１４にデータバス６を介して印加される。
ＣＬＵＴ１４は、色番号データをアドレスとして、その
色番号が表す色を実現するためのＲ、Ｇ、Ｂの３原色デ
ータを発生するテーブルであり、ＴＶグラフィックモー
ドの場合には各色は、４ビットの色データに変換されて
Ｄ−Ａ変換回路１５に出力され、拡張ＴＶグラフィック
モードの場合には各色は６ビットの色データに変換され
てＤ−Ａ変換回路１５に出力される。Ｄ−Ａ変換回路１
５でアナログ信号に変換されたＲ、Ｇ、Ｂは、映像信号
として出力される。また、ＣＬＵＴ１４は、Ｓ−ＲＡＭ
で構成され、パックレジスタ８にカラー書き込み命令、
及び、Ｒ、Ｇ、Ｂの色データが保持された時に、その色
データが色番号に対応するアドレスに書き込まれる。
【００１８】カウンタ１６は、１フレーム毎にサブコー
ドＰＷと同期して集積回路１から出力されるサブコード
ブロック同期信号ＳＦＳＹを計数する２４進カウンタで
あり、前段の２進カウンタと後段の１２進カウンタで構
成される。１パックは２４フレームであるからこのカウ
ンタ１６の計数値が「２４」になること、あるいは、キ
ャリー信号を検出することにより、１パックのサブコー
ドが蓄積されたことを判別できる。また、本実施例で
は、１パックの蓄積期間を１２分割し、１／１２の分解
能で経過時間と残り時間を判別できるように、カウンタ
１６の１２進カウンタの４ビット出力をインターフェイ
ス回路１７に印加している。
ドＰＷと同期して集積回路１から出力されるサブコード
ブロック同期信号ＳＦＳＹを計数する２４進カウンタで
あり、前段の２進カウンタと後段の１２進カウンタで構
成される。１パックは２４フレームであるからこのカウ
ンタ１６の計数値が「２４」になること、あるいは、キ
ャリー信号を検出することにより、１パックのサブコー
ドが蓄積されたことを判別できる。また、本実施例で
は、１パックの蓄積期間を１２分割し、１／１２の分解
能で経過時間と残り時間を判別できるように、カウンタ
１６の１２進カウンタの４ビット出力をインターフェイ
ス回路１７に印加している。
【００１９】フラグ１８はラッチ回路で構成され、入力
Ｌには命令デコード回路９から出力される命令信号の
内、ＭＣ（メモリ制御）命令を除く命令の信号がＯＲゲ
ート１９を介して印加され、クロック入力Ｃにはタイミ
ング制御回路２０から命令実行制御回路１０に出力され
る実行開始信号ＳＴＡＲＴが印加され、リセット入力Ｒ
には命令実行制御回路１０から出力される実行終了信号
ＥＮＤが印加される。即ち、パックレジスタ８に保持さ
れた命令コードが命令デコード回路９によって解読さ
れ、その命令がＭＣ命令以外であるときに、その命令の
実行中にフラグ１８がセットされるのである。尚、ＭＣ
命令をフラグ１８のセットに使用しないのは、ＭＣ命令
は短時間で実行処理されるとともに、拡張ＴＶグラフィ
ックモードでは、ＮＯＰ（ノーオペレーション）命令の
代わりに多用されるためである。このフラグ１８の出力
Ｑはインターフェイス回路１７に出力される。
Ｌには命令デコード回路９から出力される命令信号の
内、ＭＣ（メモリ制御）命令を除く命令の信号がＯＲゲ
ート１９を介して印加され、クロック入力Ｃにはタイミ
ング制御回路２０から命令実行制御回路１０に出力され
る実行開始信号ＳＴＡＲＴが印加され、リセット入力Ｒ
には命令実行制御回路１０から出力される実行終了信号
ＥＮＤが印加される。即ち、パックレジスタ８に保持さ
れた命令コードが命令デコード回路９によって解読さ
れ、その命令がＭＣ命令以外であるときに、その命令の
実行中にフラグ１８がセットされるのである。尚、ＭＣ
命令をフラグ１８のセットに使用しないのは、ＭＣ命令
は短時間で実行処理されるとともに、拡張ＴＶグラフィ
ックモードでは、ＮＯＰ（ノーオペレーション）命令の
代わりに多用されるためである。このフラグ１８の出力
Ｑはインターフェイス回路１７に出力される。
【００２０】インターフェイス回路１７は、マイコンと
のデータ送受を行うためのレジスタであり、カウンタ１
６の４ビット出力とフラグ１８の１ビットを保持する領
域と、パックレジスタ８のシンボル「０」から「１９」
迄のデータを保持する領域とが設けられている。特に、
シンボル「０」から「１９」迄のデータを保持する領域
は、パックレジスタ８と双方向の信号線で接続され、マ
イコンからインターフェイス回路１７に供給されたシン
ボル「０」から「１９」のデータをパックレジスタ８に
書き込むことができる。インターフェイス回路１７とマ
イコンとの接続は、シリアルデータ入出力ＤＡＴＡとシ
フトクロックＳＣＫとチップイネーブルＣＥによって行
われる。
のデータ送受を行うためのレジスタであり、カウンタ１
６の４ビット出力とフラグ１８の１ビットを保持する領
域と、パックレジスタ８のシンボル「０」から「１９」
迄のデータを保持する領域とが設けられている。特に、
シンボル「０」から「１９」迄のデータを保持する領域
は、パックレジスタ８と双方向の信号線で接続され、マ
イコンからインターフェイス回路１７に供給されたシン
ボル「０」から「１９」のデータをパックレジスタ８に
書き込むことができる。インターフェイス回路１７とマ
イコンとの接続は、シリアルデータ入出力ＤＡＴＡとシ
フトクロックＳＣＫとチップイネーブルＣＥによって行
われる。
【００２１】タイミング制御回路２０は、集積回路１か
ら、サブコード同期信号Ｓ0、Ｓ1に同期したサブコード
フレーム同期信号ＳＢＳＹと１フレーム毎に出力される
サブコードブロック同期信号ＳＦＳＹが印加され、これ
らの信号に同期して、内部の発振回路２１で発生した基
準クロックに基づいて、各部の動作タイミングを制御す
るタイミング信号を発生する。
ら、サブコード同期信号Ｓ0、Ｓ1に同期したサブコード
フレーム同期信号ＳＢＳＹと１フレーム毎に出力される
サブコードブロック同期信号ＳＦＳＹが印加され、これ
らの信号に同期して、内部の発振回路２１で発生した基
準クロックに基づいて、各部の動作タイミングを制御す
るタイミング信号を発生する。
【００２２】このタイミング制御回路２０の動作を簡単
に説明する。サブコードフレーム同期信号ＳＢＳＹが印
加されると、タイミング制御回路２０はカウンタ１６を
リセットして初期状態にする。即ち、９８フレーム毎に
サブコードフレーム同期信号ＳＢＳＹに同期を合わせ込
み、同期保護を行っている。そして、サブコードブロッ
ク同期信号ＳＦＳＹが印加された場合には集積回路１に
サブコードＰ〜Ｗが揃った状態であるため、シフトクロ
ックＳＢＣＫを集積回路１及びシフトレジスタ３に供給
し、サブコードＰ〜Ｗを取り込み、サブコードラッチ信
号ＳＢＬＣＨを出力する。その後、ラッチ回路４にラッ
チされたサブコードＲ〜Ｗをバッファメモリ５に順次書
き込むタイミング信号を出力する。更に、タイミング制
御回路２０は、カウンタ１６の計数値を検出し、計数値
が「２４」になると、１パックのデータが蓄積されたこ
とを認識し、ＣＩＲＣ７の動作を制御して、バッファメ
モリ５に蓄積されたサブコードＲ〜Ｗを読み出して誤り
検出及び訂正を行い、処理された１パックのサブコード
Ｒ〜Ｗをパックレジスタ８に書き込む。その後、実行開
始信号ＳＴＡＲＴを命令実行制御回路１０に出力して命
令の実行を行うと共にフラグ１８のラッチ動作を制御す
る。一方、インターフェイス回路１７にマイコンからシ
ンボル「０」〜「１９」を供給した場合、チップイネー
ブルＣＥの立ち下がりによって、タイミング制御回路２
０は、インターフェイス回路２０に保持されたシンボル
「０」〜「１９」をパックレジスタ８に書き込むタイミ
ング信号を出力し、更に、実行開始信号ＳＴＡＲＴを出
力する。この時、すでに命令が実行中であったら、パッ
クレジスタ８への書き込みのためのタイミング信号と実
行開始信号ＳＴＡＲＴの出力はなされない。
に説明する。サブコードフレーム同期信号ＳＢＳＹが印
加されると、タイミング制御回路２０はカウンタ１６を
リセットして初期状態にする。即ち、９８フレーム毎に
サブコードフレーム同期信号ＳＢＳＹに同期を合わせ込
み、同期保護を行っている。そして、サブコードブロッ
ク同期信号ＳＦＳＹが印加された場合には集積回路１に
サブコードＰ〜Ｗが揃った状態であるため、シフトクロ
ックＳＢＣＫを集積回路１及びシフトレジスタ３に供給
し、サブコードＰ〜Ｗを取り込み、サブコードラッチ信
号ＳＢＬＣＨを出力する。その後、ラッチ回路４にラッ
チされたサブコードＲ〜Ｗをバッファメモリ５に順次書
き込むタイミング信号を出力する。更に、タイミング制
御回路２０は、カウンタ１６の計数値を検出し、計数値
が「２４」になると、１パックのデータが蓄積されたこ
とを認識し、ＣＩＲＣ７の動作を制御して、バッファメ
モリ５に蓄積されたサブコードＲ〜Ｗを読み出して誤り
検出及び訂正を行い、処理された１パックのサブコード
Ｒ〜Ｗをパックレジスタ８に書き込む。その後、実行開
始信号ＳＴＡＲＴを命令実行制御回路１０に出力して命
令の実行を行うと共にフラグ１８のラッチ動作を制御す
る。一方、インターフェイス回路１７にマイコンからシ
ンボル「０」〜「１９」を供給した場合、チップイネー
ブルＣＥの立ち下がりによって、タイミング制御回路２
０は、インターフェイス回路２０に保持されたシンボル
「０」〜「１９」をパックレジスタ８に書き込むタイミ
ング信号を出力し、更に、実行開始信号ＳＴＡＲＴを出
力する。この時、すでに命令が実行中であったら、パッ
クレジスタ８への書き込みのためのタイミング信号と実
行開始信号ＳＴＡＲＴの出力はなされない。
【００２３】尚、図１のブロック図において、集積回路
１に接続される回路ブロックを集積回路化する場合、画
面メモリ１１及び１２は、外付けとする。図２は、本発
明の特徴を説明するための状態図であり、カウンタ１６
の計数値に対して、サブコード処理回路における命令の
実行状態、マイコンの制御状態、及びフラグ１８の状態
を示す。カウンタ１６の計数値が「００００」の時には
パックレジスタ８のシンボルが書き替えられた状態であ
り、以後はその命令の実行が行われる。従って、フラグ
１８は「Ｈ」となる。一方、マイコンは定期的にインタ
ーフェイス回路１７を介してカウンタ１６の計数値とフ
ラグ１８の状態を読み出す。そこで、フラグ１８が
「Ｌ」になって命令の実行が終了したことが検出された
時、計数値が「００１１」であった場合、次の命令の実
行までには、残り８／１２の期間が残っている。従っ
て、マイコンが実行させたい命令が転送時間を含めて８
／１２の期間で実行できる命令であれば、インターフェ
イス回路１７にシンボルを転送する。これにより、サブ
コード処理回路はマイコンから転送された命令を実行す
る。そして、マイコンは、転送した命令の実行が終了す
る時間を見計らって、再び、フラグ１８の状態とカウン
タ１６の計数値を読み出して、サブコード処理回路の状
態を定期的に判断する。
１に接続される回路ブロックを集積回路化する場合、画
面メモリ１１及び１２は、外付けとする。図２は、本発
明の特徴を説明するための状態図であり、カウンタ１６
の計数値に対して、サブコード処理回路における命令の
実行状態、マイコンの制御状態、及びフラグ１８の状態
を示す。カウンタ１６の計数値が「００００」の時には
パックレジスタ８のシンボルが書き替えられた状態であ
り、以後はその命令の実行が行われる。従って、フラグ
１８は「Ｈ」となる。一方、マイコンは定期的にインタ
ーフェイス回路１７を介してカウンタ１６の計数値とフ
ラグ１８の状態を読み出す。そこで、フラグ１８が
「Ｌ」になって命令の実行が終了したことが検出された
時、計数値が「００１１」であった場合、次の命令の実
行までには、残り８／１２の期間が残っている。従っ
て、マイコンが実行させたい命令が転送時間を含めて８
／１２の期間で実行できる命令であれば、インターフェ
イス回路１７にシンボルを転送する。これにより、サブ
コード処理回路はマイコンから転送された命令を実行す
る。そして、マイコンは、転送した命令の実行が終了す
る時間を見計らって、再び、フラグ１８の状態とカウン
タ１６の計数値を読み出して、サブコード処理回路の状
態を定期的に判断する。
【００２４】このように、ＣＤから読み出された命令の
実行の合間を効率的に見つけ、マイコンからの命令をサ
ブコード処理回路に実行させることができるのである。
実行の合間を効率的に見つけ、マイコンからの命令をサ
ブコード処理回路に実行させることができるのである。
【００２５】
【発明の効果】上述の如く、本発明によれば、命令の実
行状態を外部に出力することができるので、外部の制御
装置との効率的な結合が行え、サブコード処理回路の機
能向上となり、高付加価値のＣＤ再生装置が実現できる
ものである。特に、拡張ＴＶグラフィックモードの場合
には、使用していない一方の画面メモリに外部からデー
タを書き込み、その後表示を切り換えるなどの機能の実
現には非常に効果的である。
行状態を外部に出力することができるので、外部の制御
装置との効率的な結合が行え、サブコード処理回路の機
能向上となり、高付加価値のＣＤ再生装置が実現できる
ものである。特に、拡張ＴＶグラフィックモードの場合
には、使用していない一方の画面メモリに外部からデー
タを書き込み、その後表示を切り換えるなどの機能の実
現には非常に効果的である。
【図１】本発明の実施例を示すブロック図である。
【図２】本発明の特徴を示す状態図である。
【図３】サブコード全体のフォーマットを示す図であ
る。
る。
【図４】サブコードの１パック分のフォーマットを示す
図である。
図である。
【図５】モードを示す図である。
１ 集積回路 ２ ディスク ３ シフトレジスタ ４ ラッチ回路 ５ バッファメモリ ６ データバス ７ 誤り検出及び訂正回路 ８ パックレジスタ ９ 命令デコード回路 １０ 命令実行制御回路 １１、１２ 画面メモリ １３ アドレス制御回路 １４ カラー参照テーブルメモリ １５ Ｄ−Ａ変換回路 １６ カウンタ １７ インターフェイス回路 １８ フラグ １９ ＯＲゲート ２０ タイミング制御回路 ２１ 発振回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 茂之 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 棚橋 直樹 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) G11B 20/10
Claims (2)
- 【請求項１】 ＣＤから読み出され定期的に出力される
サブコードを所定数蓄積することによって命令コードを
含む所定のフォーマットのデータ群が構成され、該デー
タ群が構成される度に、命令コードに応じた動作を行う
ＣＤのサブコード処理回路において、前記データ群が蓄
積される期間をＮ分割するために、前記サブコードに同
期する同期信号を計数するカウンタと、前記データ群に
含まれた所定命令コードの実行によってセットされ前記
所定命令の実行終了によってリセットされるフラグとを
備え、前記カウンタの計数値と前記フラグの状態によ
り、前記ＣＤから読み出された命令コードの実行終了か
ら次の命令の実行開始までの空き時間を認識可能とした
ことを特徴とするＣＤのサブコード処理回路。 - 【請求項２】 ＣＤから読み出され定期的に出力される
サブコードを所定数蓄積することによって命令コードを
含む所定のフォーマットのデータ群が構成され、該デー
タ群が構成される度に、命令コードに応じた動作を行う
ＣＤのサブコード処理回路において、前記サブコードを
順次蓄積するメモリと、該メモリに蓄積されたデータ群
毎に誤り検出及び訂正を行う誤り検出訂正回路と、該誤
り検出訂正回路によって処理されたデータ群を保持する
保持回路と、該保持回路に保持された命令コードを判別
する命令デコード回路と、前記データ群が蓄積される期
間をＮ分割するために、前記サブコードに同期する同期
信号を計数するカウンタと、前記データ群に含まれた所
定命令コードの実行によってセットされ前記所定命令の
実行終了によってリセットされるフラグと、前記カウン
タ及び前記フラグの出力が印加されると共に、前記保持
回路に接続されたインターフェイス回路とを備え、前記
インターフェイス回路から前記カウンタの計数値と前記
フラグの状態を取りだし、命令の実行終了から次の命令
の実行までの空き時間を認識可能とすると共に外部から
命令コード及びデータをインターフェイス回路を介して
前記保持回路に転送可能としたことを特徴とするＣＤの
サブコード処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4312001A JP2828845B2 (ja) | 1992-11-20 | 1992-11-20 | Ｃｄのサブコード処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4312001A JP2828845B2 (ja) | 1992-11-20 | 1992-11-20 | Ｃｄのサブコード処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06162661A JPH06162661A (ja) | 1994-06-10 |
| JP2828845B2 true JP2828845B2 (ja) | 1998-11-25 |
Family
ID=18024015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4312001A Expired - Fee Related JP2828845B2 (ja) | 1992-11-20 | 1992-11-20 | Ｃｄのサブコード処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828845B2 (ja) |
-
1992
- 1992-11-20 JP JP4312001A patent/JP2828845B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06162661A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4703369A (en) | Video format signal recording and reproducing method | |
| JP2975796B2 (ja) | 文字表示装置 | |
| JP2828845B2 (ja) | Ｃｄのサブコード処理回路 | |
| US5359582A (en) | Subcode reading apparatus for a compact disc player | |
| US4872171A (en) | Method for recording digital data so as to avoid operational error on reproduction | |
| JP2957823B2 (ja) | Ｃｄのサブコード処理回路 | |
| US4932018A (en) | Integrated circuit for generating indexing data in a CD player | |
| JP2828846B2 (ja) | Ｃｄのサブコード処理回路 | |
| JP2999892B2 (ja) | Ｃｄのサブコード処理回路 | |
| US6038692A (en) | Error correcting memory system | |
| KR100282519B1 (ko) | 플래시 메모리의 데이터 리드속도 향상회로 | |
| JPH0260030B2 (ja) | ||
| KR950007307B1 (ko) | 라인 그래픽 컴팩트 디스크 재생장치 | |
| KR0171907B1 (ko) | Dat시스템에 있어서 데이타 재생회로 | |
| KR100224090B1 (ko) | 엔티에스씨/팔 방송방식겸용 영상신호 저장기능을 갖는 영상기기 | |
| JPS6289234A (ja) | デイスク再生装置 | |
| JPH033270B2 (ja) | ||
| KR0133457B1 (ko) | 씨디 그래픽스 디코더의 컬러-룩업테이블 제어장치 | |
| JPS61289383A (ja) | 画像生成装置 | |
| US5621881A (en) | DRAM control device of a CD graphics decoder | |
| SU1401447A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JP3579064B2 (ja) | 文字表示装置 | |
| JP2969623B2 (ja) | ディジタル再生信号のピークレベル検出装置 | |
| JPH0260029B2 (ja) | ||
| JPS61156989A (ja) | サブコ−ド表示画面クリヤ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |