JP2825088B2 - 半導体装置の製造装置およびその製造方法 - Google Patents
半導体装置の製造装置およびその製造方法Info
- Publication number
- JP2825088B2 JP2825088B2 JP8308485A JP30848596A JP2825088B2 JP 2825088 B2 JP2825088 B2 JP 2825088B2 JP 8308485 A JP8308485 A JP 8308485A JP 30848596 A JP30848596 A JP 30848596A JP 2825088 B2 JP2825088 B2 JP 2825088B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- semiconductor
- semiconductor device
- solder material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0004—Resistance soldering
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造装
置およびその製造方法に関し、特に半導体素子をパッケ
ージに接合する際に用いられる半導体装置の製造装置お
よびその製造方法に関する。
置およびその製造方法に関し、特に半導体素子をパッケ
ージに接合する際に用いられる半導体装置の製造装置お
よびその製造方法に関する。
【０００２】
【従来の技術】従来の、半導体素子をパッケージに接合
する際に用いられる半導体装置の製造装置およびその製
造方法においては、図４に、その説明用としての、接合
時におけるパッケージ１、半導体素子２、低融点ソルダ
ー材３、側面メタライズ７およびヒーター１０を含む断
面模式図の概要が示されるように、半導体素子２をパッ
ケージ１に対して載置し、低融点ソルダー材３、例えば
ＡｕＳｎ等の低融点ソルダー材を、ヒータ１０により加
熱し、当該低融点ソルダー材３の融点（ＡｕＳｎの場合
には、３２０°Ｃ）程度の一定温度条件下において一定
時間加熱した状態にて放置しておき、半導体素子２とパ
ッケージ１とを融解された低融点ソルダー材３により接
合する方法が一般的に良く知られている。
する際に用いられる半導体装置の製造装置およびその製
造方法においては、図４に、その説明用としての、接合
時におけるパッケージ１、半導体素子２、低融点ソルダ
ー材３、側面メタライズ７およびヒーター１０を含む断
面模式図の概要が示されるように、半導体素子２をパッ
ケージ１に対して載置し、低融点ソルダー材３、例えば
ＡｕＳｎ等の低融点ソルダー材を、ヒータ１０により加
熱し、当該低融点ソルダー材３の融点（ＡｕＳｎの場合
には、３２０°Ｃ）程度の一定温度条件下において一定
時間加熱した状態にて放置しておき、半導体素子２とパ
ッケージ１とを融解された低融点ソルダー材３により接
合する方法が一般的に良く知られている。
【０００３】
【発明が解決しようとする課題】上述した従来の、半導
体素子とパッケージを接合する半導体装置およびその製
造方法においては、図４における半導体素子２の実使用
温度、例えば１例としてＦＥＴ等の場合には１３０程度
の温度となるが、このような実使用温度の半導体素子２
に対して、パッケージ１との接合点においては、低融点
ソルダー材３の融点３２０°Ｃ程度に加熱されたままの
状態で放置される。これにより、接合時における温度条
件と半導体素子２の実使用時の温度条件との差異、なら
びに関連する各部材における熱膨張係数の差異に起因し
て、半導体素子２に対しては、低融点ソルダー材３およ
びパッケージ１による応力が加えられる状態が現出し、
当該半導体素子２の寿命劣化の１要因になるという欠点
がある。
体素子とパッケージを接合する半導体装置およびその製
造方法においては、図４における半導体素子２の実使用
温度、例えば１例としてＦＥＴ等の場合には１３０程度
の温度となるが、このような実使用温度の半導体素子２
に対して、パッケージ１との接合点においては、低融点
ソルダー材３の融点３２０°Ｃ程度に加熱されたままの
状態で放置される。これにより、接合時における温度条
件と半導体素子２の実使用時の温度条件との差異、なら
びに関連する各部材における熱膨張係数の差異に起因し
て、半導体素子２に対しては、低融点ソルダー材３およ
びパッケージ１による応力が加えられる状態が現出し、
当該半導体素子２の寿命劣化の１要因になるという欠点
がある。
【０００４】本発明の目的は、半導体素子とパッケージ
の接合時において、当該半導体素子に加えられる応力に
よる影響を緩和して、半導体素子の寿命延伸を改善させ
ることのできる半導体装置の製造装置およびその製造方
法を提供することにある。
の接合時において、当該半導体素子に加えられる応力に
よる影響を緩和して、半導体素子の寿命延伸を改善させ
ることのできる半導体装置の製造装置およびその製造方
法を提供することにある。
【０００５】
【課題を解決するための手段】第１の発明の半導体装置
の製造装置は、吸着コレットを備えて、パッケージと半
導体素子とを接合する際に使用される半導体装置の製造
装置において、前記吸着コレットが、前記パッケージと
半導体素子との接合時に、前記半導体素子の電極パッド
に圧着され、前記吸着コレットに対し接合用ソルダーの
融解用として入力される特定の高電圧パルスを、前記電
極パッドに伝達印加する特定の電極端子を備えることを
特徴としている。
の製造装置は、吸着コレットを備えて、パッケージと半
導体素子とを接合する際に使用される半導体装置の製造
装置において、前記吸着コレットが、前記パッケージと
半導体素子との接合時に、前記半導体素子の電極パッド
に圧着され、前記吸着コレットに対し接合用ソルダーの
融解用として入力される特定の高電圧パルスを、前記電
極パッドに伝達印加する特定の電極端子を備えることを
特徴としている。
【０００６】また、第２の発明の半導体装置の製造方法
は、半導体素子の接合対象とするパッケージの上部に、
低融点ソルダー材を間に挿入した状態で当該半導体素子
を載置し、当該半導体素子の実使用温度条件下において
温度平衡状態に保持する第１のステップと、前記温度平
衡状態において、前記吸着コレットの前記半導体素子に
対する対応面を当該半導体素子に圧着させ、当該半導体
素子の電極パッドと、吸着コレットの電極端子とを電気
的に接続状態に設定する第２のステップと、ソルダー融
解用の高電圧パルスを、前記吸着コレットの電極端子お
よび半導体素子の電極パッドを介して印加し、半導体素
子の側面メタライズ／バイアホールを介して、パッケー
ジと半導体素子との間の低融点ソルダー材を電気的に加
熱溶融して、パッケージと半導体素子とを接合する第３
のステップと、を有することを特徴としている。
は、半導体素子の接合対象とするパッケージの上部に、
低融点ソルダー材を間に挿入した状態で当該半導体素子
を載置し、当該半導体素子の実使用温度条件下において
温度平衡状態に保持する第１のステップと、前記温度平
衡状態において、前記吸着コレットの前記半導体素子に
対する対応面を当該半導体素子に圧着させ、当該半導体
素子の電極パッドと、吸着コレットの電極端子とを電気
的に接続状態に設定する第２のステップと、ソルダー融
解用の高電圧パルスを、前記吸着コレットの電極端子お
よび半導体素子の電極パッドを介して印加し、半導体素
子の側面メタライズ／バイアホールを介して、パッケー
ジと半導体素子との間の低融点ソルダー材を電気的に加
熱溶融して、パッケージと半導体素子とを接合する第３
のステップと、を有することを特徴としている。
【０００７】更に、第３の発明の半導体装置の製造方法
は、第１乃至第ｎ（正整数）の半導体素子を含む複数の
半導体素子の接合対象とするパッケージの上部に、低融
点ソルダー材を間に挿入した状態で当該複数の半導体素
子を載置し、当該複数の半導体素子の実使用温度条件下
において温度平衡状態に保持する第１のステップと、前
記温度平衡状態において、前記吸着コレットの第１の半
導体素子に対する対応面を、当該第１の半導体素子に対
して圧着させ、当該半導体素子の電極パッドと、吸着コ
レットの電極端子とを、電気的に接続状態に設定する第
２のステップと、ソルダー融解用の高電圧パルスを、前
記吸着コレットの電極端子および半導体素子の電極パッ
ドを介して印加し、半導体素子の側面メタライズ／バイ
アホールを介して、パッケージと半導体素子との間の低
融点ソルダー材を電気的に加熱溶融して、パッケージと
半導体素子とを接合する第３のステップと、前記第３の
ステップに続いて、第２乃至第ｎの半導体素子を対象と
して、前記第１、第２および第３のステップを、各半導
体素子ごとに順次個別に行って前記パッケージに接合す
る手順を有することを特徴としている。
は、第１乃至第ｎ（正整数）の半導体素子を含む複数の
半導体素子の接合対象とするパッケージの上部に、低融
点ソルダー材を間に挿入した状態で当該複数の半導体素
子を載置し、当該複数の半導体素子の実使用温度条件下
において温度平衡状態に保持する第１のステップと、前
記温度平衡状態において、前記吸着コレットの第１の半
導体素子に対する対応面を、当該第１の半導体素子に対
して圧着させ、当該半導体素子の電極パッドと、吸着コ
レットの電極端子とを、電気的に接続状態に設定する第
２のステップと、ソルダー融解用の高電圧パルスを、前
記吸着コレットの電極端子および半導体素子の電極パッ
ドを介して印加し、半導体素子の側面メタライズ／バイ
アホールを介して、パッケージと半導体素子との間の低
融点ソルダー材を電気的に加熱溶融して、パッケージと
半導体素子とを接合する第３のステップと、前記第３の
ステップに続いて、第２乃至第ｎの半導体素子を対象と
して、前記第１、第２および第３のステップを、各半導
体素子ごとに順次個別に行って前記パッケージに接合す
る手順を有することを特徴としている。
【０００８】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【０００９】図１は、本発明の第１の実施形態のパッケ
ージと半導体素子との接合時における構成の概要を、断
面様式の模式図により示した図であり、パッケージ１
と、半導体素子２と、当該半導体素子２に対応する低融
点ソルダー材３、バイアホール６、側面メタライズ７お
よび電極パッド９と、高電圧パルス電源４と、電極端子
８が設けられている吸着コレット５との関係が示されて
いる。以下においては、図１を参照して、本実施形態の
パッケージ１と半導体素子２との接合時における動作内
容および手順について説明する。
ージと半導体素子との接合時における構成の概要を、断
面様式の模式図により示した図であり、パッケージ１
と、半導体素子２と、当該半導体素子２に対応する低融
点ソルダー材３、バイアホール６、側面メタライズ７お
よび電極パッド９と、高電圧パルス電源４と、電極端子
８が設けられている吸着コレット５との関係が示されて
いる。以下においては、図１を参照して、本実施形態の
パッケージ１と半導体素子２との接合時における動作内
容および手順について説明する。
【００１０】図１において、半導体素子２は、低融点ソ
ルダー材３、例えば従来例の場合と同様にＡｕＳｎ等の
低融点ソルダー材を間に挿入した状態で、パッケージ１
に載置される。この状態において、半導体素子２は、そ
の実使用温度条件において一定時間放置され、当該温度
条件において温度平衡状態に置かれる。半導体素子２に
は、バイアホール６または側面メタライズ７が形成され
ており（図１においては、バイアホール６および側面メ
タライズ７の双方が形成されている場合が示されてい
る）、ペレット表面の電極パッド９と、半導体素子２の
裏面とが電気的に接続されるように設定される。
ルダー材３、例えば従来例の場合と同様にＡｕＳｎ等の
低融点ソルダー材を間に挿入した状態で、パッケージ１
に載置される。この状態において、半導体素子２は、そ
の実使用温度条件において一定時間放置され、当該温度
条件において温度平衡状態に置かれる。半導体素子２に
は、バイアホール６または側面メタライズ７が形成され
ており（図１においては、バイアホール６および側面メ
タライズ７の双方が形成されている場合が示されてい
る）、ペレット表面の電極パッド９と、半導体素子２の
裏面とが電気的に接続されるように設定される。
【００１１】また一方において、高電圧パルス電源４の
パルス電圧出力側と電気的に接続されている吸着コレッ
ト５には、半導体素子２に対する対応面に、前記高電圧
パルス電源４のパルス電圧出力が電気的に接続されてい
る電極端子８が設けられており、当該吸着コレット５自
体も、同様に、半導体素子２の実使用温度に加熱された
温度条件において保持される。なお、この場合には、パ
ッケージ１は接地電位に保持される。
パルス電圧出力側と電気的に接続されている吸着コレッ
ト５には、半導体素子２に対する対応面に、前記高電圧
パルス電源４のパルス電圧出力が電気的に接続されてい
る電極端子８が設けられており、当該吸着コレット５自
体も、同様に、半導体素子２の実使用温度に加熱された
温度条件において保持される。なお、この場合には、パ
ッケージ１は接地電位に保持される。
【００１２】パッケージ１を半導体素子２に接合する手
順としては、先ず、吸着コレット５の半導体素子２に対
する対応面を当該半導体素子２に圧着させて、半導体素
子２の電極パッド９と、吸着コレット５の電極端子８と
は電気的に接続状態に設定される。次いで高電圧パルス
電源４を起動することにより、発生された高電圧パルス
（１例として、図２に示されるように、パルス電圧５０
０Ｖ、電流２０ｍＡ、パルス幅１．０μＡの高電圧パル
ス電圧）は、吸着コレット５の電極端子８より半導体素
子２の電極パッド９に印加され、半導体素子２の側面メ
タライズ７またはバイアホール６等を介して、パッケー
ジ１と半導体素子２との間に挿入配置されている低融点
ソルダー材３に導通されて、当該低融点ソルダー材３は
電気的に加熱溶融される。これにより、当該低融点ソル
ダー材３の近傍領域のみが限定されて加熱温度上昇され
る状態において、パッケージ１と半導体素子２とは有効
に接合される。
順としては、先ず、吸着コレット５の半導体素子２に対
する対応面を当該半導体素子２に圧着させて、半導体素
子２の電極パッド９と、吸着コレット５の電極端子８と
は電気的に接続状態に設定される。次いで高電圧パルス
電源４を起動することにより、発生された高電圧パルス
（１例として、図２に示されるように、パルス電圧５０
０Ｖ、電流２０ｍＡ、パルス幅１．０μＡの高電圧パル
ス電圧）は、吸着コレット５の電極端子８より半導体素
子２の電極パッド９に印加され、半導体素子２の側面メ
タライズ７またはバイアホール６等を介して、パッケー
ジ１と半導体素子２との間に挿入配置されている低融点
ソルダー材３に導通されて、当該低融点ソルダー材３は
電気的に加熱溶融される。これにより、当該低融点ソル
ダー材３の近傍領域のみが限定されて加熱温度上昇され
る状態において、パッケージ１と半導体素子２とは有効
に接合される。
【００１３】従って、本実施形態によるパッケージ１と
半導体素子２との接合方法によれば、パルス幅の極めて
短かい高電圧パルスにより低融点ソルダー材３を融解さ
せて接合を行うために、従来行われているように、低融
点ソルダー材３の融点温度条件下において、パッケージ
１と半導体素子２との接合を行うことの必要性はなくな
り、当該低融点ソルダー材３の近傍領域のみの加熱処理
により、両者の接合を有効に行うことが可能となって、
接合温度条件と半導体素子２の実使用温度条件との差異
による部材間の応力の発生が抑制され、半導体素子２の
寿命特性が改善される。また、高電圧パルスにより低融
点ソルダー材３を融解させて接合を行うために、接合さ
れるパッケージ１と半導体素子２とは、任意の温度条件
下において、温度平衡を保持されたままの状態において
接合が行われ、これにより、低融点ソルダー材３の融点
温度に制約されることなく、融点温度よりも低い温度条
件下において半導体素子２をパッケージ１に接合するこ
とも可能となる。
半導体素子２との接合方法によれば、パルス幅の極めて
短かい高電圧パルスにより低融点ソルダー材３を融解さ
せて接合を行うために、従来行われているように、低融
点ソルダー材３の融点温度条件下において、パッケージ
１と半導体素子２との接合を行うことの必要性はなくな
り、当該低融点ソルダー材３の近傍領域のみの加熱処理
により、両者の接合を有効に行うことが可能となって、
接合温度条件と半導体素子２の実使用温度条件との差異
による部材間の応力の発生が抑制され、半導体素子２の
寿命特性が改善される。また、高電圧パルスにより低融
点ソルダー材３を融解させて接合を行うために、接合さ
れるパッケージ１と半導体素子２とは、任意の温度条件
下において、温度平衡を保持されたままの状態において
接合が行われ、これにより、低融点ソルダー材３の融点
温度に制約されることなく、融点温度よりも低い温度条
件下において半導体素子２をパッケージ１に接合するこ
とも可能となる。
【００１４】次に、本発明の第２の実施形態について説
明する。図３は、第１の実施形態の場合と同様に、本実
施形態のパッケージと半導体素子との接合時における構
成の概要を、断面様式の模式図により示した図であり、
パッケージ１と、複数の半導体素子２と、これらの個々
の半導体素子２に対応する低融点ソルダー材３、バイア
ホール６、側面メタライズ７および電極パッド９と、高
電圧パルス電源４と、電極端子８が設けられている吸着
コレット５との関係が示されている。本実施形態の第１
の実施形態と異なる点は、本実施形態においては、複数
個の半導体素子２が、吸着コレット５により、それぞれ
個別に、順次パッケージ１に接合されてゆく手順が用い
られていることであり、パッケージ１と個々の半導体素
子２との接合手順については、第１の実施形態の場合の
接合手順と全く同様である。本実施形態においては、複
数個の半導体素子２が、順次個別に接合されてゆく手順
が採用されているために、或る半導体素子２をパッケー
ジ１に接合する際には、熱的に、他の半導体素子２より
独立した状態において接合処理が行われており、これに
よって、既にパッケージ１に接合されている他の半導体
素子２に対して、接合処理に伴なう新たな熱的ストレス
が加えられるという事態は完全に回避され、円滑にパッ
ケージ１と複数個の半導体素子２との接合が行われる。
明する。図３は、第１の実施形態の場合と同様に、本実
施形態のパッケージと半導体素子との接合時における構
成の概要を、断面様式の模式図により示した図であり、
パッケージ１と、複数の半導体素子２と、これらの個々
の半導体素子２に対応する低融点ソルダー材３、バイア
ホール６、側面メタライズ７および電極パッド９と、高
電圧パルス電源４と、電極端子８が設けられている吸着
コレット５との関係が示されている。本実施形態の第１
の実施形態と異なる点は、本実施形態においては、複数
個の半導体素子２が、吸着コレット５により、それぞれ
個別に、順次パッケージ１に接合されてゆく手順が用い
られていることであり、パッケージ１と個々の半導体素
子２との接合手順については、第１の実施形態の場合の
接合手順と全く同様である。本実施形態においては、複
数個の半導体素子２が、順次個別に接合されてゆく手順
が採用されているために、或る半導体素子２をパッケー
ジ１に接合する際には、熱的に、他の半導体素子２より
独立した状態において接合処理が行われており、これに
よって、既にパッケージ１に接合されている他の半導体
素子２に対して、接合処理に伴なう新たな熱的ストレス
が加えられるという事態は完全に回避され、円滑にパッ
ケージ１と複数個の半導体素子２との接合が行われる。
【００１５】云うまでもなく、本実施形態においても、
第１の実施形態の場合と同様に、接合温度条件と半導体
素子２の実使用温度条件との差異による部材間の応力の
発生が抑制され、半導体素子２の寿命特性を改善される
とともに、低融点ソルダー材３の融点温度に制約される
ことなく、当該融点温度よりも低い温度条件下において
半導体素子２をパッケージ１に接合することが可能とな
る。
第１の実施形態の場合と同様に、接合温度条件と半導体
素子２の実使用温度条件との差異による部材間の応力の
発生が抑制され、半導体素子２の寿命特性を改善される
とともに、低融点ソルダー材３の融点温度に制約される
ことなく、当該融点温度よりも低い温度条件下において
半導体素子２をパッケージ１に接合することが可能とな
る。
【００１６】
【発明の効果】以上説明したように、本発明は、パルス
幅の極めて短かい高電圧パルスにより低融点ソルダー材
を融解させて接合を行うことにより、低融点ソルダー材
の融点温度条件下にて接合を行うことが不要となり、低
融点ソルダー材の近傍領域のみの加熱処理により接合を
行うことが可能となって、接合温度条件と実使用温度条
件との差異による部材間の応力が抑制され、半導体素子
の寿命特性を改善することができるという効果がある。
幅の極めて短かい高電圧パルスにより低融点ソルダー材
を融解させて接合を行うことにより、低融点ソルダー材
の融点温度条件下にて接合を行うことが不要となり、低
融点ソルダー材の近傍領域のみの加熱処理により接合を
行うことが可能となって、接合温度条件と実使用温度条
件との差異による部材間の応力が抑制され、半導体素子
の寿命特性を改善することができるという効果がある。
【００１７】また、高電圧パルスにより低融点ソルダー
材を融解することにより、接合するパッケージと半導体
素子は、低融点ソルダー材の融点温度に制約されること
なく、当該融点温度よりも低い温度条件下において接合
することができるという効果がある。
材を融解することにより、接合するパッケージと半導体
素子は、低融点ソルダー材の融点温度に制約されること
なく、当該融点温度よりも低い温度条件下において接合
することができるという効果がある。
【図１】本発明の第１の実施形態における、半導体素
子、関連部材および関連機材等を示す断面様式の模式図
である。
子、関連部材および関連機材等を示す断面様式の模式図
である。
【図２】高電圧パルスの動作波形例を示す図である。
【図３】本発明の第２の実施形態における、半導体素
子、関連部材および関連機材等を示す断面様式の模式図
である。
子、関連部材および関連機材等を示す断面様式の模式図
である。
【図４】従来例における、半導体素子、関連部材および
関連機材等を示す断面様式の模式図である。
関連機材等を示す断面様式の模式図である。
１ パッケージ ２ 半導体素子 ３ 低融点ソルダー材 ４ 高電圧パルス電源 ５ 吸着コレット ６ バイアホール ７ 側面メタライズ ８ 電極端子 ９ 電極パッド １０ ヒーター
Claims (3)
- 【請求項１】 吸着コレットを備えて、パッケージと半
導体素子とを接合する際に使用される半導体装置の製造
装置において、 前記吸着コレットが、前記パッケージと半導体素子との
接合時に、前記半導体素子の電極パッドに圧着され、前
記吸着コレットに対し接合用ソルダーの融解用として入
力される特定の高電圧パルスを、前記電極パッドに伝達
印加する特定の電極端子を備えることを特徴とする半導
体装置の製造装置。 - 【請求項２】 半導体素子の接合対象とするパッケージ
の上部に、低融点ソルダー材を間に挿入した状態で当該
半導体素子を載置し、当該半導体素子の実使用温度条件
下において温度平衡状態に保持する第１のステップと、 前記温度平衡状態において、前記吸着コレットの前記半
導体素子に対する対応面を当該半導体素子に圧着させ、
当該半導体素子の電極パッドと、吸着コレットの電極端
子とを電気的に接続状態に設定する第２のステップと、 ソルダー融解用の高電圧パルスを、前記吸着コレットの
電極端子および半導体素子の電極パッドを介して印加
し、半導体素子の側面メタライズ／バイアホールを介し
て、パッケージと半導体素子との間の低融点ソルダー材
を電気的に加熱溶融して、パッケージと半導体素子とを
接合する第３のステップと、 を有することを特徴とする半導体装置の製造方法。 - 【請求項３】 第１乃至第ｎ（正整数）の半導体素子を
含む複数の半導体素子の接合対象とするパッケージの上
部に、低融点ソルダー材を間に挿入した状態で当該複数
の半導体素子を載置し、当該複数の半導体素子の実使用
温度条件下において温度平衡状態に保持する第１のステ
ップと、 前記温度平衡状態において、前記吸着コレットの第１の
半導体素子に対する対応面を、当該第１の半導体素子に
対して圧着させ、当該半導体素子の電極パッドと、吸着
コレットの電極端子とを、電気的に接続状態に設定する
第２のステップと、 ソルダー融解用の高電圧パルスを、前記吸着コレットの
電極端子および半導体素子の電極パッドを介して印加
し、半導体素子の側面メタライズ／バイアホールを介し
て、パッケージと半導体素子との間の低融点ソルダー材
を電気的に加熱溶融して、パッケージと半導体素子とを
接合する第３のステップと、 前記第３のステップに続いて、第２乃至第ｎの半導体素
子を対象として、前記第１、第２および第３のステップ
を、各半導体素子ごとに順次個別に行って前記パッケー
ジに接合する手順を有することを特徴とする半導体装置
の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8308485A JP2825088B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体装置の製造装置およびその製造方法 |
| US08/970,146 US6078020A (en) | 1996-11-19 | 1997-11-13 | Apparatus and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8308485A JP2825088B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体装置の製造装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150058A JPH10150058A (ja) | 1998-06-02 |
| JP2825088B2 true JP2825088B2 (ja) | 1998-11-18 |
Family
ID=17981591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8308485A Expired - Fee Related JP2825088B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体装置の製造装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6078020A (ja) |
| JP (1) | JP2825088B2 (ja) |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA819933A (en) * | 1969-08-05 | H. Stearns Thomas | Bonding of printed circuit components and the like | |
| US2813191A (en) * | 1955-11-07 | 1957-11-12 | Western Electric Co | Resistance soldering fixture |
| DE1218066B (de) * | 1956-09-25 | 1966-06-02 | Siemens Ag | Herstellung von Zonen unterschiedlichen Leitungstypus in Halbleiterkoerpern unter Anwendung des Legierungsverfahrens |
| US3197608A (en) * | 1962-01-23 | 1965-07-27 | Sylvania Electric Prod | Method of manufacture of semiconductor devices |
| US3660632A (en) * | 1970-06-17 | 1972-05-02 | Us Navy | Method for bonding silicon chips to a cold substrate |
| US3790738A (en) * | 1972-05-30 | 1974-02-05 | Unitek Corp | Pulsed heat eutectic bonder |
| SU727350A1 (ru) * | 1977-12-30 | 1980-04-15 | Институт Физики Полупроводников Со Ан Ссср | Способ контактной пайки изделий |
| JPS54110786A (en) * | 1978-02-17 | 1979-08-30 | Tdk Corp | Manufacture of semiconductor device |
| CA1114905A (en) * | 1978-10-23 | 1981-12-22 | Rca Limited | Method and apparatus for resistance welding of an electro-optic device housing |
| DD160089A1 (de) * | 1981-06-30 | 1983-04-27 | Klaus Osterland | Verfahren zum abloesen einzelner halbleiterchips von halbleitertraegern |
| US4389557A (en) * | 1981-08-17 | 1983-06-21 | Northern Telecom Limited | Semiconductor laser bonding technique |
| US4506139A (en) * | 1983-04-04 | 1985-03-19 | Honeywell Inc. | Circuit chip |
| JPS60177636A (ja) * | 1984-02-23 | 1985-09-11 | Sumitomo Electric Ind Ltd | 半導体と金属の接合方法 |
| JPH0746747B2 (ja) * | 1986-09-09 | 1995-05-17 | 松下電器産業株式会社 | 半導体レーザのボンディング方法 |
| US5262355A (en) * | 1990-06-19 | 1993-11-16 | Sumitomo Electric Industries, Ltd. | Method for packaging a semiconductor device |
| US5338208A (en) * | 1992-02-04 | 1994-08-16 | International Business Machines Corporation | High density electronic connector and method of assembly |
| JPH05267362A (ja) * | 1992-03-19 | 1993-10-15 | Hitachi Ltd | 半導体装置の実装構造 |
| JP3094768B2 (ja) * | 1994-01-11 | 2000-10-03 | 富士電機株式会社 | 半導体装置 |
| US5996222A (en) * | 1997-01-16 | 1999-12-07 | Ford Motor Company | Soldering process with minimal thermal impact on substrate |
-
1996
- 1996-11-19 JP JP8308485A patent/JP2825088B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-13 US US08/970,146 patent/US6078020A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6078020A (en) | 2000-06-20 |
| JPH10150058A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3918279B2 (ja) | 多段電子冷却装置及びその製造方法 | |
| JP2825088B2 (ja) | 半導体装置の製造装置およびその製造方法 | |
| JPH11135714A (ja) | 半導体装置 | |
| JP3216305B2 (ja) | 半導体装置 | |
| JP3480570B2 (ja) | 半導体チップ、その取り外し方法および半導体装置 | |
| JPH04287939A (ja) | ボンディング・ツール | |
| JP3089156B2 (ja) | セラミックヒータのリード端子接続装置 | |
| JP2000299355A (ja) | 電子部品の製造方法 | |
| JPH0590355A (ja) | ワイヤボンデイング方法及び装置 | |
| JP4246449B2 (ja) | ボンディング用ストリップおよび該ストリップを用いたボンディング方法 | |
| JP3560584B2 (ja) | 超音波接合装置 | |
| JPS60177636A (ja) | 半導体と金属の接合方法 | |
| JPS5832423A (ja) | 半導体装置 | |
| JPH10303470A (ja) | 熱電冷却装置 | |
| JPS6379331A (ja) | ワイヤボンデイング装置 | |
| JPH07176571A (ja) | パルスヒートツール | |
| JP2778146B2 (ja) | セラミックス発熱体の通電端子部材の電気接合方法 | |
| JPS62198140A (ja) | 半導体装置 | |
| JPS62221126A (ja) | 半導体装置の試験方法及びその実施用ウエハ | |
| JPS61134031A (ja) | 半導体素子用熱圧着装置 | |
| JPS62126362A (ja) | ダブルヒ−トシンクダイオ−ドの試験方法 | |
| JPS61237441A (ja) | ワイヤボンデイング方法 | |
| JPH056892A (ja) | 半導体装置 | |
| JPS6386442A (ja) | Ｔａｂ用ｉｃチツプ | |
| JPS6211239A (ja) | 金属細線の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980811 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |