JP2823415B2 - ステッピングモータ制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電子機器に組み込ま
れて各種の機構を駆動するステッピングモータの制御装
置に関する。

【０００２】

【従来の技術】たとえばワードプロセッサなどにおいて
は、キャリッジをプラテンに沿って走査させる機構、用
紙をキャリッジの走査方向に対し直角方向に搬送する用
紙搬送機構およびサーマルヘッドをプラテンに対しアッ
プダウンさせる機構などが設けられていて、それぞれス
テッピングモータによって駆動されている。また、各ス
テッピングモータは単一のマイクロプロセッサによって
制御されている。

【０００３】このように複数のステッピングモータを単
一のマイクロコンピュータによって制御する場合、個々
のステッピングモータの相データを記憶するラッチ回路
を設けて制御を行っている。図１７にその制御回路のブ
ロック図を示す。図１７において４０はマイクロコンピ
ュータ、４１，４３，４５はマイクロコンピュータ４０
から出力されるデータをラッチするラッチ回路、４２，
４４，４６はラッチ回路４１，４３，４５のデータに応
じて各モータの励磁コイルを駆動するドライバ回路であ
る。また同図においてＸモータコイルはキャリッジ走査
用ステッピングモータの励磁コイル、Ｙモータコイルは
用紙送り用ステッピングモータの励磁コイル、ＲＨモー
タコイルはサーマルヘッドアップダウン用ステッピング
モータの励磁コイルである。各ステッピングモータは４
相からなり、ラッチ回路４１，４３，４５はそれぞれ４
ビットのデータを保持する。マイクロコンピュータ４０
はたとえばラッチ回路４１の４ビットデータを１１００
→０１１０→００１１→１００１→１１００・・・の順
に書き替えることによってＸモータを正転させ、１１０
０→１００１→００１１→０１１０→１１００・・・の
順に書き替えることによって逆転させる。他のモータに
ついても同様であり、ラッチ回路４３のデータの書き替
えによってＹモータを回転させ、ラッチ回路４５のデー
タの書き替えによってＲＨモータを回転させる。

【０００４】

【発明が解決しようとする課題】ところが、このように
単一のマイクロコンピュータが複数のラッチ回路のデー
タを書き替えることによって複数のステッピングモータ
を制御するようにした従来の制御装置では、個々のモー
タを単独で駆動しなければならず、２つ以上のモータを
同時に駆動する場合でも同一周期のパルスで駆動するこ
とになるため、それぞれのモータによって駆動される機
構は同期することになる。したがって、２つ以上のモー
タを同時に非同期のパルスで駆動することはできず、た
とえばワードプロセッサの場合、キャリッジリターンと
用紙送りおよびサーマルヘッドのアップダウンの一連の
動作を効率よく行うことができなかった。

【０００５】また、ワードプロセッサでは、キャリッジ
リターン、ヘッドダウン、発熱体通電とキャリッジ走
査、ヘッドアップおよび用紙送りの一連の動作によって
印刷を行うが、たとえばキャリッジリターン中はヘッド
アップ状態であるためキャリッジリターンを用紙送りと
同時に行うことができる。またヘッドダウン開始からヘ
ッドダウンが完了するまで一定の時間がかかるため、キ
ャリッジリターンまたは用紙送りが完全に終了するまで
にヘッドダウンを開始することができ、ヘッドダウンが
完全に完了するまでに印刷（通電およびキャリッジの走
査）を行うことができる。さらにキャリッジの定速走査
が終了した後も、減速期間があるため、キャリッジの定
速走査終了後キャリッジが完全に停止するまでにヘッド
アップを開始することができる。このようなモータ制御
の重ね合わせによって一連の動作を効率よく制御するこ
とができるが、従来のラッチ回路を用いたステッピング
モータ制御装置では、前述したように複数のモータを同
時に駆動しようとした場合に、同期したパルスで駆動さ
れることになるため、ただ単にキャリッジリターンと用
紙送りを同時に行うに止まっていた。

【０００６】

【０００７】

【０００８】この発明の目的は、単一のマイクロコンピ
ュータによって複数のステッピングモータを制御する場
合、複数のステッピングモータを非同期のパルスで同時
に駆動できるとともに、複数のステッピングモータによ
り駆動される機構の一連の動作が効率的に行え、且つ、
従来のラッチ回路を用いたステッピングモータの駆動方
式と併用する場合に、モータ励磁相の不一致を解消し
て、ステッピングモータの駆動方式をスムーズに切り替
えられるようにしたステッピングモータ制御装置を提供
することにある。

【０００９】

【００１０】

【００１１】

【課題を解決するための手段】この発朋のステッピング
モータ制御装置は、ステッピングモータに対する複数個
のパルス幅データを記憶するパルスバッファと、前記パ
ルスバッファに記憶されている複数個のパルス幅データ
を順次読み出し、読み出したパルス幅データをプリセッ
トし、一定周期でカウントするカウンタと、ステッピン
グモータの相データを記憶し、前記カウンタの出力によ
って内容をローテーションする相制御シフトレジスタ
と、前記パルスバッファに対してデータを補うべき条件
を検出して割り込み信号を発生する割り込み信号発生手
段と、ステッピングモータの相データを記憶するラッチ
回路と、前記相制御シフトレジスタと前記ラッチ回路の
いずれか一方を選択出力する選択手段と、を備えたモー
タ駆動回路を各ステッピングモータ毎に設け、前記各モ
ータ駆動回路からの割り込み信号に応答して前記パルス
バッファにパルス幅データを書き込むパルス幅データ書
込手段と、前記ラッチ回路に対し相データを書き込む相
データ書込手段と、前記相制御シフトレジスタと前記ラ
ッチ回路の内容を一致させて前記選択手段の選択状態を
切り替える相データ切替手段と、 を備えている。

【００１２】

【００１３】

【００１４】

【作用】この発明のステッピングモータ制御装置では、
パルスバッファがステッピングモータに対する複数個の
パルス幅データを記憶し、カウンタが複数個のパルス幅
データを順次読み出し、読み出したパルス幅データをプ
リセットして一定周期でカウントする。また相制御シフ
トレジスタはステッピングモータの相データを記憶し、
カウンタの出力によって内容をローテーションする。割
り込み信号発生手段はパルスバッファに対してデータを
補うべき条件を検出して割り込み信号を発生する。一
方、ラッチ回路はステッピングモータの相データを記憶
する。選択手段は相制御シフトレジスタとラッチ回路の
いずれか一方を選択出力する。パルス幅データ書込手段
は各モータ駆動回路からの割り込み信号に応答してパル
スバッファにパルス幅データを書き込み、相データ書込
手段はラッチ回路に対し相データを書き込む。そして、
相データ切替手段は相制御シフトレジスタとラッチ回路
の内容を一致させて選択手段の選択状態を切り替える。
以上の作用によって、パルスバッファ、カウンタおよび
相制御シフトレジスタを用いてステッピングモータを駆
動する場合には、選択手段が相制御シフトレジスタ側を
選択するようにし、割り込み信号に応答してパルスバッ
ファにパルス幅データを書き込むことによって制御する
ことができ、ラッチ回路を用いてステッピングモータを
駆動する場合には、選択手段がラッチ回路側を選択する
ようにし、ラッチ回路に対し相データを書き込むことに
よって制御することができる。そして、パルスバッファ
を用いた制御からラッチ回路を用いた制御へ切り替える
場合、またはその逆の場合に、前記相データ切り替え手
段の作用によって、相制御シフトレジスタとラッチ回路
の内容が一致した状態で選択状態が切り替えられるた
め、切り替え時において相の不一致がなく、ステッピン
グモータを正しく制御できるようになる。また、パルス
幅データ書込手段が割り込み処理によってパルス幅デー
タをパルスバッハァに書き込むだけで、そのパルス幅デ
ータの周期でステッピングモータの励磁相を順次切り替
えることができる。したがって、複数のモータに対して
設けたパルスバッファに対し所定のパルス幅データを必
要なタイミングで順次書き込んで行くだけで個々のステ
ッピングモータを非同期に同時に駆動することがで きる
ようになる。 さらに、１つのステッピングモータの駆動
開始可能タイミングを他のステッピングモータの駆動終
了前に検出して、当該ステッピングモータの駆動を開始
することもでき、複数のステッピングモータを一部重ね
合わせて駆動することが可能となる。

【００１５】

【実施例】この発明の実施例であるワードプロセッサの
構成をブロック図として図１に示す。図１においてＣＰ
Ｕ２はＲＯＭ３にあらかじめ書き込んだプログラムを実
行して後述する各種制御を行う。ＲＡＭ４はそのプログ
ラムの実行に際してワーキングエリアとして用いる。タ
イマ回路５はタイマ割り込み信号を発生させるために用
いる。Ｉ／Ｏポート６には次に述べる各種入出力装置を
接続して、ＣＰＵ２はこのＩ／Ｏポート６を介して各入
出力装置との間でデータおよび信号の入出力を行う。こ
れらのＣＰＵ２、ＲＯＭ３、ＲＡＭ４、タイマ回路５お
よびＩ／Ｏポート６などによってマイクロコンピュータ
１を構成している。Ｘモータ１１はキャリッジ走査およ
びキャリッジリターン用のステッピングモータ、Ｙモー
タ１３は用紙送り用のステッピングモータ、ＲＨモータ
１５はサーマルヘッドアップダウン用のステッピングモ
ータである。モータ駆動回路１０，１２，１４はＸモー
タ１１，Ｙモータ１３およびＲＨモータ１５をそれぞれ
駆動する。ＣＰＵ２はＩ／Ｏポート６を介してモータ駆
動回路１０，１２，１４に対しパルス幅データの書き込
みなどを行うことによって、Ｘモータ１１，Ｙモータ１
３，ＲＨモータ１５をそれぞれ制御する。ＬＣＤパネル
１７は表示体として用い、ＬＣＤコントローラ１６はＬ
ＣＤパネル１７を駆動する。ＣＰＵ２はＩ／Ｏポート６
を介してＬＣＤコントローラ１６内の表示用メモリに表
示用データを書き込むことによって表示を行う。キーボ
ード１９は入力部として用い、キーコントローラ１８が
その読み取り制御を行う。ＣＰＵ２はＩ／Ｏポート６を
介してキー操作内容を読み取る。発熱体２１はサーマル
ヘッドに設けた複数ドット分の発熱体であり、ドライバ
回路２０は各発熱体を駆動する。ＣＰＵ２はＩ／Ｏポー
ト６を介して印刷データをドライバ２０内のレジスタに
書き込むことによって通電制御を行う。

【００１６】次に、図１に示したモータ駆動回路１０，
１２，１４の構成をブロック図として図２に示す。図２
は図１に示した３つのモータ駆動回路１０，１２，１４
の内１つを代表して表している。図２においてパルスバ
ッファ３０，３１，３２はそれぞれパルス幅データを記
憶するバッファであり、これら３つのパルスバッファ３
０，３１，３２によって３回分のパルス幅データを記憶
する。パルスカウンタ３３はパルスバッファ３０，３
１，３２のいずれかに記憶されているパルス幅データを
プリセットして一定時間間隔でカウントダウンする。相
制御シフトレジスタ３４は４相に相当する４ビット分の
相データを記憶するとともに、パルスカウンタ３３が０
までカウントダウンするごとに、その相データを１ビッ
ト分上位方向または下位方向へローテーションする。セ
レクタ３７は相制御シフトレジスタ３４またはラッチ回
路３６のいずれか一方を選択的にドライバ回路３８へ出
力する。ドライバ回路３８は４相分の相データに応じて
４相のモータコイルをそれぞれ通電制御する。割込信号
発生回路３５は３つのパルスバッファ３０，３１，３２
の内２つ以上空状態となった時マイクロコンピュータ１
に対し割り込み信号を発生する。マイクロコンピュータ
１はその割り込みに応答してパルスバッファ３０，３
１，３２のうち空き状態のパルスバッファに対し新たな
パルス幅データを書き込む。なお、パルスバッファ３
０，３１，３２の内どのバッファに対し新たなパルス幅
データを書き込むべきかをライトポインタとして持ち、
どのバッファから先に読み出すべきかをリードポインタ
として持っている。このような構成であるため、マイク
ロコンピュータ１は割り込みがかかるごとに新たなパル
ス幅データをパルスバッファに書き込んで行けば、パル
スカウンタ３３がパレスバッファ３０，３１，３２に記
憶されているパルス幅データを順次読み出してプリセッ
トするため、パルスバッファ３０，３１，３２に書き込
んだパルス幅データに応じたパルス幅でステッピングモ
ータを順次駆動することができる。また、セレクタ３７
をラッチ回路３６側へ切り替え、ラッチ回路３６に対し
４相分の相データを直接書き込むことによって、ラッチ
回路を用いた従来と同様の制御によりステッピングモー
タを駆動することも可能となる。

【００１７】さて、図１におけるモータ駆動回路１０，
１２，１４のそれぞれを図２に示した構成として、Ｘモ
ータ、ＹモータおよびＲＨモータを制御する際、基本と
なるＸモータをラッチ回路を用いた制御方式（以下「ラ
ッチ」方式と言う。）で駆動することとし、Ｙモータお
よびＲＨモータをパルスバッファを用いた制御方式（以
下「バッファ方式」と言う。）で駆動することとして、
各モータを同時に非同期に駆動する場合のＣＰＵの処理
手順をフローチャートとして図７〜図１０に示す。図７
に示すように、まず３つのモータ駆動回路１０，１２，
１４をそれぞれ初期化し、モータ駆動回路１０のラッチ
回路（３６）に初期値（初期の相データ）をセットする
（ｎ１→ｎ２）。続いてタイマ回路（図１中の５）に対
しパルス幅データに相当する時間を設定する（ｎ３）。
また、モータ駆動回路１２のパルスバッファ（３０，３
１，３２）に対し３回分のパルス幅データを設定し、こ
れにより駆動されるＹモータのステップ数をカウントす
る（ｎ４→ｎ５）。同様にモータ駆動回路１４のパルス
バッファに３回分のパルス幅データを設定し、これによ
り駆動されるＲＨモータのステップ数をカウントする
（ｎ６→ｎ７）。その後、モータ駆動回路１２，１４の
セレクタ（３７）をそれぞれ相制御シフトレジスタ側に
切り替え、モータ駆動回路１２，１４に対しスタート信
号を与える（ｎ８→ｎ９）。以上の制御によって、Ｘモ
ータの各相コイルはモータ駆動回路１０のラッチ回路の
値に応じて励磁され、ＹモータおよびＲＨモータの各相
コイルはモータ駆動回路１２，１４の相制御シフトレジ
スタの値に応じて励磁される。

【００１８】タイマ回路５の動作によって一定時間が計
時された後タイマ割込が発生すれば、図８に示すよう
に、まずタイマ回路５に対し再び次のパルス幅データに
相当する時間を設定し、モータ駆動回路１０のラッチ回
路に対し次の相データを設定する（ｎ１０→ｎ１１）。
続いて、Ｘモータの回転したステップ数をカウントし、
Ｘモータの駆動を終了すべきか否かの判定を行う（ｎ１
２→ｎ１３）。モータ駆動を継続する状態であればその
ままリターンするが、Ｘモータのステップ数のカウント
値が所定値に達していれば、タイマ割込を禁止（マス
ク）してタイマ割込処理を終了する（ｎ１３→ｎ１
４）。

【００１９】モータ駆動回路１２からの割り込み信号が
発生すれば図９に示すように、まずモータ駆動回路１２
のパルスバッファに対し新たなパルス幅データを設定
し、Ｙモータのステップ数をカウントする（ｎ２０→ｎ
２１）。そして、Ｙモータのステップ数が所定値に達す
るまではそのままリターンし、所定値に達していれば割
込１（モータ駆動回路１２からの割り込み）を禁止して
割込１の処理を終了する（ｎ２２→ｎ２３）。

【００２０】同様に、モータ駆動回路１４から割り込み
信号が発生すれば、図１０に示すように、まずモータ駆
動回路１４のパルスバッファに対し新たなパルス幅デー
タを設定し、ＲＨモータのステップ数をカウントする
（ｎ３０→ｎ３１）。そして、ＲＨモータのステップ数
が所定値に達するまではそのままリターンし、所定値に
達していれば割込２（モータ駆動回路１４からの割り込
み）を禁止して割込２の処理を終了する（ｎ３２→ｎ３
３）。

【００２１】以上に述べたように、３つのモータはそれ
ぞれ割り込み処理によって制御することができるが、複
数の割り込みが重なった場合であっても、次に述べるよ
うに各モータを正常に駆動することができる。

【００２２】図７〜図１０に示した処理を行った場合の
タイミングチャートを図３に示す。

【００２３】図３において時刻ｔ０でタイマ割込がかか
れば、その直後からタイマ割込処理を行うが、このタイ
マ割込処理中の時刻ｔ１で割込１がかかったとしても、
この時点で割込１の処理は実行されず、タイマ割込の処
理が終了する時刻ｔ２の後ｔ３で割込１の処理が発生す
る。また、時刻ｔ４に示すように、タイマ割込と割込１
が同時にかかった場合、優先順位の高いタイマ割込の処
理を行う。また、このタイマ割込処理中にさらにｔ５で
割込２がかかれば、タイマ割込の処理がｔ６で終了した
後ｔ７で割込１の処理が発生し、割込１の終了後ｔ８で
割込２の処理が発生することになる。このように割り込
みが重なっても、すでに設定したパルスバッファにパル
ス幅時間のデータが存在する限り、ステッピングモータ
が間欠駆動されることもなく、正しく連続駆動制御され
ることになる。

【００２４】次に、前記３つのステッピングモータを用
いて印刷を行う場合の各モータの動作タイミングを図４
に示す。図４において（Ａ）はキャリッジリターンに要
する時間が用紙送りに要する時間より長い場合、（Ｂ）
はキャリッジリターンに要する時間が用紙送りに要する
時間より短い場合について示している。同図（Ａ）に示
すように、ＸモータとＹモータは同時に駆動を開始し、
キャリッジリターンが完了する時点からＰ１のパルス数
分だけ手前からＲＨモータの駆動によりサーマルヘッド
のヘッドダウンを開始し、ヘッドダウンが完了する時点
からＰ２のパルス数分だけ手前からＸモータの駆動によ
りキャリッジの走査を開始するとともに発熱体の通電制
御を行う。さらにキャリッジの走査が完了する時点から
Ｐ３のパルス数分だけ手前からＲＨモータの駆動により
サーマルヘッドのヘッドアップを開始する。そして、ヘ
ッドアップが完了した後キャリッジリターンおよび用紙
送りを共に開始する。以上の動作を繰り返すことによっ
て複数行にわたる印刷処理を行う。図４（Ｂ）のよう
に、キャリッジリターンに要する時間が用紙送りに要す
る時間より短い場合には、用紙送りが完了する時点から
Ｐ４のパルス数分だけ手前からＲＨモータの駆動により
サーマルヘッドのヘッドダウンを開始する。以降の処理
は（Ａ）の場合と同様である。

【００２５】次に、図４に示した制御を行うための処理
手順をフローチャートとして図１１に示す。まずＸモー
タおよびＹモータを同時に駆動してキャリッジリターン
および用紙送りを開始する（ｎ４０）。その後、キャリ
ッジリターン終了前に用紙送りが終了するか否かの判定
を行い、用紙送りが終了する状態であればヘッドダウン
開始可能ポイント（キャリッジリターンが完了する時点
からＰ１のパルス数分だけ手前のポイント（図４（Ａ）
参照））に達したか否かの判定を行う（ｎ４１→ｎ４
２）。ヘッドダウン開始可能ポイントに達すれば、ＲＨ
モータの駆動によってヘッドダウンを開始する（ｎ４
３）。続いて印刷開始ポイント（ヘッドダウンの完了時
点からＰ２分のパルス数分だけ手前のポイント）に達し
たか否かの判定を行い、そのポイントに達すればＸモー
タの駆動によってキャリッジの走査および発熱体の通電
制御を開始する（ｎ４４→ｎ４５）。さらにその後、ヘ
ッドアップが可能なポイント（キャリッジの走査完了時
点からＰ３のパルス数分だけ手前のポイント）に達した
か否かの判定を行い、そのポイントに達すればＲＨモー
タの駆動によりヘッドアップを行う（ｎ４６→ｎ４
７）。もし、キャリッジリターンが終了する前に用紙送
りが終了する場合には、用紙送りの完了時点からＰ４の
パルス数分だけ手前のポイントに達したか否かの判定を
行う（ｎ４１→ｎ４８→ｎ４９）。そのポイントに達す
ればＲＨモータの駆動によりヘッドダウンを開始し、以
降同様の処理を行う（ｎ４９→ｎ４３・・・）。なお、
ステップｎ４１，ｎ４２，ｎ４４，ｎ４６，ｎ４８，ｎ
４９の各判定では所定のポイントに達するまで待つだけ
の処理として表したが、実際にはこの各時点における待
ち時間中にその他の必要な処理を行うことができる。

【００２６】さて、図２に示したモータ駆動回路によれ
ば、バッファ方式とラッチ方式のいずれでもモータを制
御することができ、図３と図７〜図１０に示した例で
は、Ｘモータをラッチ方式、ＹモータおよびＲＨモータ
をバッファ方式で駆動するようにしたが、Ｙモータおよ
びＲＨモータであっても、初期動作時にはラッチ方式に
よって駆動する場合がある。したがってその後の通常状
態に移行する段階でモータ制御をラッチ方式からバッフ
ァ方式に切り替える必要が生じる。また、逆に必要に応
じてバッファ方式からラッチ方式に切り替える必要が生
じる。以下にその切り替え時の処理について述べる。

【００２７】図５はラッチ方式とバッファ方式を切り替
える際の各部のデータを示す図である。図５において
「ラッチ」は図２に示したラッチ回路３６の内容、ＲＬ
はこのラッチ回路に対し設定すべきデータを記憶するＲ
ＡＭ上に構成するラッチ用レジスタである。また、「相
制御シフトレジスタ」は図２に示した相制御シフトレジ
スタ３４の内容であり、ＲＢは相制御シフトレジスタの
内容を記憶するためにＲＡＭ上に設けたバッファ用レジ
スタである。ラッチ方式によってモータの相制御を行う
場合、図５に示すように、ラッチ回路の内容を１１００
→０１１０→００１１→１００１→１１００・・・の順
に書き替えることによってモータを正転させることがで
き、逆に１１００→１００１→００１１→０１１０→１
１００の順に書き替えることによってモータを逆転させ
ることができる。同様にバッファ方式でモータの相制御
を行う場合、相制御シフトレジスタの内容を１１００→
０１１０→００１１→１００１→１１００の順にローテ
ーションすることによってモータを正転させることがで
き、これを逆方向にローテーションすることによってモ
ータを逆転させることができる。今、ラッチ回路の内容
が０１１０であるとき、駆動方式をラッチ方式からバッ
ファ方式へ切り替える場合、ラッチ回路の内容を相制御
シフトレジスタへ移す。具体的にはラッチ回路の内容と
同一内容を記憶しているラッチ用レジスタＲＬの内容を
バッファ用レジスタＲＢに移し、相制御シフトレジスタ
の内容がバッファ用レジスタＲＢの内容に等しくなるよ
うに相制御シフトレジスタをローテーションさせる。そ
の後、図２に示したセレクタ３７を相制御シフトレジス
タ側に切り替える。逆に、バッファ方式からラッチ方式
へ切り替える場合には、バッファ用レジスタＲＢの内容
をラッチ用レジスタＲＬに移し、ラッチ用レジスタＲＬ
の内容をラッチ回路に書き込み、セレクタ３７をラッチ
回路側に切り替える。

【００２８】以上のようにして駆動方式を切り替えた場
合の相データの変化の例を図６に示す。図６においてＡ
相、Ｂ相、Ａ＃相、Ｂ＃相はそれぞれ４相ステッピング
モータの各相データである。このようにラッチ方式から
バッファ方式へ切り替える場合、ラッチ方式での最終デ
ータがたとえば０１１０であれば、その状態からバッフ
ァ方式での駆動が開始される。

【００２９】次に、図５および図６に示したように両方
式を任意に切り替えるための処理手順をフローチャート
として図１２〜図１６に示す。まず、ラッチ方式の場
合、図１２に示すように回転すべき方向にラッチ用レジ
スタＲＬをローテーションし、その値をラッチ回路へ出
力する（ｎ６０→ｎ６１）。続いてモータのステップ数
をカウントする（ｎ６２）。ｎ６０〜ｎ６２の処理を繰
り返し、ステップ数のカウント値が終値に達すれば処理
を終了する。

【００３０】バッファ方式の場合、図１３の示すように
まずパルスバッファ（図２中の３０，３１，３２）にパ
ルス幅データを設定し、スタート信号を出力する（ｎ７
０→ｎ７１）。続いてモータのステップ数をカウント
し、モータの回転方向にバッファ用レジスタＲＢをロー
テーションした後、モータ駆動回路からの割り込みを許
可する（ｎ７２→ｎ７３→ｎ７４）。

【００３１】モータ駆動回路から割り込み信号を受けれ
ば、図１４に示すようにまずパルスバッファに新たなパ
ルス幅データを設定し、ステップ数のカウントを行い、
さらにバッファ用レジスタＲＢを最終的な相制御シフト
レジスタの値と等しくするためにローテーションする
（ｎ７５→ｎ７６→ｎ７７）。そして、カウントしたス
テップ数が終値に達していなければそのままリターン
し、終値に達したなら割り込みを禁止して処理を終了す
る（ｎ７８→ｎ７９）。

【００３２】ラッチ方式からバッファ方式へ切り替える
場合、図１５に示すようにまずラッチ用レジスタＲＬの
内容をバッファ用レジスタＲＢへ移し、相制御シフトレ
ジスタの値がバッファ用レジスタのＲＢの値に一致する
まで相制御シフトレジスタをローテーションさせる（ｎ
８０→ｎ８１）。その後セレクタ３７を相制御シフトレ
ジスタ側へ切り替える（ｎ８２）。

【００３３】バッファ方式からラッチ方式へ切り替える
場合には、図１６に示すようにまずバッファ用レジスタ
ＲＢの内容をラッチ用レジスタＲＬへ移し、ＲＬの値を
ラッチ回路へ出力し、セレクタをラッチ回路側へ切り替
える（ｎ９０→ｎ９１→ｎ９２）。

【００３４】

【００３５】

【００３６】

【発明の効果】以上のようにこの発明によれば、複数の
ステッピングモータを非同期のパルス信号で同時に駆動
することが可能となり、複数のステッピングモータによ
って互いに関連する機構を駆動する場合に、一連の処理
を効率よく行うことができるようになる。 また、ある１
つのステッピングモータの駆動開始を他のステッピング
モータの駆動終了前に行うことで、複数のステッピング
モータによる一連の動作を効率よく行うことができるよ
うになる。 さらに、ラッチ回路を用いた駆動方式とバッ
ファを用いた駆動方式を切り替える際、モータ相の不一
致をなくして、連続的なモータ駆動が可能となる。

【図面の簡単な説明】

【図１】この発明の実施例であるワードプロセッサの制
御部の構成を示すブロック図である。

【図２】図１におけるモータ駆動回路の構成を示すブロ
ック図である。

【図３】複数のモータを同時に駆動した場合の割り込み
処理のタイミング関係を示す図である。

【図４】印刷処理を行う場合の各モータの一連の動作タ
イミングを示す図である。

【図５】ラッチ方式とバッファ方式の切り替え制御を行
う場合の各部のデータの変化を示す図である。

【図６】ラッチ方式とバッファ方式を切り替えた際の相
データの変化例を示す図である。

【図７】３つのモータを同時に駆動する場合の処理手順
を示すフローチャートである。

【図８】３つのモータを同時に駆動する場合の処理手順
を示すフローチャートである。

【図９】３つのモータを同時に駆動する場合の処理手順
を示すフローチャートである。

【図１０】３つのモータを同時に駆動する場合の処理手
順を示すフローチャートである。

【図１１】印刷処理の処理手順を示すフローチャートで
ある。

【図１２】ラッチ方式におけるモータの制御手順を示す
フローチャートである。

【図１３】バッファ方式によるモータの制御手順を示す
フローチャートである。

【図１４】バッファ方式における割り込み処理の処理手
順を示すフローチャートである。

【図１５】ラッチ方式からバッファ方式へ切り替える際
の処理手順を示すフローチャートである。

【図１６】バッファ方式からラッチ方式へ切り替える際
の処理手順を示すフローチャートである。

【図１７】従来のモータ駆動回路の構成を示すブロック
図である。

【符号の説明】

１−マイクロコンピュータ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H02P 8/00 - 8/38

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ステッピングモータに対する複数個のパル
   ス幅データを記憶するパルスバッファと、前記パルスバッファに記憶されている複数個のパルス幅
   データを順次読み出し、読み出したパルス幅データを プ
   リセットし、一定周期でカウントするカウンタと、 ステッピングモータの相データを記憶し、前記カウンタ
   の出力によって内容をローテーンョンする相制御シフト
   レジスタと、 前記パルスバッファに対してデータを補うべき条件を検
   出して割り込み信号を発生する割り込み信号発生手段
   と、 ステッピングモータの相データを記憶するラッチ回路
   と、 前記相制御シフトレジスタと前記ラッチ回路のいずれか
   一方を選択出力する選択手段と、を備えたモータ駆動回
   路を各ステッピングモータ毎に設け、 前記各モータ駆動回路からの割り込み信号に応答して前
   記パルスバッファにパルス幅データを書き込むパルス幅
   データ書込手段と、 前記ラッチ回路に対し相データを書き込む相データ書込
   手段と、 前記相制御シフトレジスタと前記ラッチ回路の内容を一
   致させて前記選択手段の選択状態を切り替える相データ
   切替手段と、 を備えた ステッピングモータ制御装置。