JPH08149889A - ステッピングモータのスローアップ・ダウン制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 構成の簡略化及び小型化を図るとともに、Ｃ
ＰＵの負荷が増大することなく滑らかな起動及び停止を
可能にする。 【構成】 複数個のレジスタを直列に接続してなる第１
及び第２のレジスタ群１１，１２を設け、一方を書込み
対象レジスタとして選択し他方を読出し対象レジスタ群
として選択する。そして、書込み対象レジスタ群の各レ
ジスタにスローアップ・ダウンのデータを書込む。また
同時に、読出し対象レジスタ群の各レジスタから１段階
前のデータを１ステップずつカウンタ１６にロードして
カウントを開始し、フルカウントする毎にキャリー信号
を送出してモータ１に駆動パルスを供給する。読出し対
象レジスタ群にセットされていたデータが全てカウンタ
１６にロードされると、読出し対象レジスタと書込み対
象レジスタとを入替える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ装置，プ
リンタ等に搭載されるステッピングモータのスローアッ
プ・ダウン制御装置に関する。

【０００２】

【従来の技術】一般に、ステッピングモータを高速で運
転させる場合には、モータの温度上昇等を防止するため
に、低速で運転を開始し、徐々に回転を上げて必要な定
速回転を得る、いわゆるスローアップが用いられてい
る。また、停止時には急激にモータを停止しても慣性力
によって所望通りには停止されないので、徐々に回転を
下げて停止させる、いわゆるスローダウンが用いられて
いる。このようなスローアップ及びスローダウンは、速
度切換えの段階が多いほど滑らかな起動及び停止が得ら
れる。

【０００３】従来のステッピングモータの駆動装置にお
いては、モータに出力される相切替のための駆動パルス
の１秒当りの数、いわゆるパルス周波数（ＰＰＳ：パル
ス・パー・セコント）を、ハードウェアによって徐々に
大きくまたは小さくすることでスローアップまたはスロ
ーダウンを実現するようにしたものと、中央処理装置に
よるプログラム制御によってソフト的に前記駆動パルス
の出力タイミングを切換えることによりスローアップ及
びスローダウンを実現するようにしたものとがあった。

【０００４】

【発明が解決しようとする課題】しかしながら、スロー
アップ及びスローダウンを全てハードウェアで構成した
場合には、回路構成が複雑化し回路規模が大きくなるの
で小型化できない等の問題があった。また、中央処理装
置によるプログラム制御によってスローアップ及びスロ
ーダウンを実現した場合には、中央処理装置の負荷が増
大するので、速度切換の段階を減らして負荷を軽減させ
なければならず、滑らかな起動及び停止ができなかっ
た。

【０００５】本発明はこのような事情に基いてなされた
もので、その目的とするところは、構成の簡略化及び小
型化を図るとともに、中央処理装置の負荷が増大するこ
となく滑らかな起動及び停止ができるステッピングモー
タのスローアップ・ダウン制御装置を提供しようとする
ものである。

【０００６】

【課題を解決するための手段】本発明は、制御信号の入
力タイミングでステッピングモータに駆動パルスを供給
するモータドライバと、複数個のレジスタを直列に接続
してなる第１及び第２のレジスタ群と、第１及び第２の
レジスタ群の一方を書込み対象レジスタとして選択し他
方を読出し対象レジスタ群として選択するレジスタ群選
択手段と、書込み対象レジスタ群の各レジスタにスロー
アップまたはスローダウンのデータを書込むデータ書込
み手段と、読出し対象レジスタ群の最終段のレジスタの
データをロード信号が入力される毎にロードしそのデー
タからカウントを開始するカウンタと、このカウンタへ
のロード信号に応動して読出し対象レジスタ群の各レジ
スタのデータをそれぞれ次段へシフトするシフト手段
と、カウンタのフルカウントにより出力されるモータド
ライバ制御信号に応動してロード信号をカウンタへ出力
するロード信号出力手段と、モータドライバ制御信号を
検出する制御信号検出手段と、この検出手段によりモー
タドライバ制御信号を読出し対象レジスタ群を構成する
各レジスタの個数分検出する毎にレジスタ群選択手段に
よる選択対象のレジスタ群を切換えるレジスタ群切換手
段とを備えたものである。

【０００７】

【作用】このような構成の本発明においては、ステッピ
ングモータの停止状態では、レジスタ群選択手段によっ
て一方のレジスタ群が書込み対象レジスタとして選択さ
れる。これにより、この一方のレジスタ群を構成する各
レジスタに、データ書込み手段によってレジスタ個数分
のスローアップデータが書込まれる。

【０００８】次に、ステッピングモータの運転が開始さ
れると、レジスタ群選択手段によって一方のレジスタ群
が読出し対象レジスタとして選択され、他方のレジスタ
群が書込み対象レジスタとして選択される。これによ
り、一方のレジスタ群の最終段レジスタに記憶された先
頭データがカウンタにロードされ、カウンタはそのデー
タからカウントを開始する。このとき、一方のレジスタ
群の各レジスタのデータがそれぞれ次段にシフトされ
る。

【０００９】その後、カウンタがフルカウントしてモー
タドライバ制御信号が出力されると、一方のレジスタ群
の最終段レジスタにシフトされていた２番目データがカ
ウンタにロードされ、カウンタはそのデータからカウン
トを再開する。このとき、一方のレジスタ群の各レジス
タのデータがそれぞれ次段にシフトされる。

【００１０】こうして、カウンタのフルカウントにより
出力されるモータドライバ制御信号が一方のレジスタ群
のレジスタ個数分検出されるまで上記処理が繰り返され
る。その間、他方のレジスタ群を構成する各レジスタに
は、データ書込み手段によって残りのスローアップデー
タが順にレジスタ個数分書込まれる。

【００１１】しかして、制御信号検出手段によってレジ
スタ個数分のモータドライバ制御信号が検出されると、
他方のレジスタ群が読出し対象レジスタに切換わり、一
方のレジスタ群が書込み対象レベル群に切換わる。これ
により、他方のレジスタ群の最終段レジスタに記憶され
たデータがカウンタにロードされ、カウンタはそのデー
タからカウントを開始する。このとき、他方のレジスタ
群の各レジスタのデータがそれぞれ次段にシフトされ
る。

【００１２】その後、カウンタがフルカウントしてモー
タドライバ制御信号が出力されると、他方のレジスタ群
の最終段レジスタにシフトされていたデータがカウンタ
にロードされ、カウンタはそのデータからカウントを再
開する。このとき、他方のレジスタ群の各レジスタのデ
ータがそれぞれ次段にシフトされる。

【００１３】こうして、カウンタのフルカウントにより
出力されるモータドライバ制御信号が他方のレジスタ群
のレジスタ個数分検出されるまで上記処理が繰り返され
る。その間、一方のレジスタ群を構成する各レジスタに
は、データ書込み手段によって残りのスローアップデー
タが順にレジスタ個数分書込まれる。

【００１４】しかして、制御信号検出手段によってレジ
スタ個数分のモータドライバ制御信号が検出されると、
一方のレジスタ群が読出し対象レジスタに切換わり、他
方のレジスタ群が書込み対象レベル群に切換わって、前
記と同様に作用する。

【００１５】この結果、モータドライバからは制御信号
の入力タイミングでステッピングモータに駆動パルスが
出力されるので、ステッピングモータのスローアップ運
転が行われる。

【００１６】一方、ステッピングモータの運転を停止さ
せる場合もスローアップデータの代りにスローダウンデ
ータが用いられる点を除けば前記と同様である。要する
に、第１レジスタ群及び第２レジスタ群に交互にスロー
ダウンデータが書込まれ、一方のレジスタ群が書込み対
象のときには他方のレジスタ群に記憶されているデータ
が順にカウンタにロードされてカウントが行われ、フル
カウント毎に出力される制御信号のタイミングでステッ
ピングモータに駆動パルスが出力されて、ステッピング
モータのスローダウン運転が行われる。

【００１７】

【実施例】以下、本発明の一実施例を図面を用いて説明
する。図２はこの実施例であるステッピングモータ搭載
機器の要部構成を示すブロック図であって、ステッピン
グモータ１、制御信号としてのキャリー信号ＣＲの入力
タイミングで前記ステッピングモータ１に駆動パルスを
供給するモータドライバ２、このモータドライバ２に前
記キャリー信号ＣＲを送出するモータ制御回路３、該ス
テッピングモータ搭載機器の制御部本体を構成する中央
処理装置（以下、ＣＰＵと略称する）４、このＣＰＵ４
を制御するプログラムデータ等の固定的データを記憶す
るＲＯＭ（リード・オンリ・メモリ）５、及び可変的デ
ータを記憶するＲＡＭ（ランダム・アクセス・メモリ）
６等を備えている。そして、前記ＣＰＵ４と、ＲＯＭ５
及びＲＡＭ６と、モータ制御回路３とは、アドレスバ
ス，データバス等のバスライン７で接続されている。

【００１８】前記ＲＡＭ６には、特に、スローアップ制
御時において段階的に増加するパルス周波数（１秒当り
のパルス周波数：ＰＰＳ）に基いて定まるステップ毎の
スローアップデータが予め設定されるスローアップテー
ブル６ａと、スローダウン制御時において段階的に減少
する前記パルス周波数に基いて定まるステップ毎のスロ
ーダウンデータが予め設定されるスローダウンテーブル
６ｂとが設けられている。

【００１９】図１は前記モータ制御回路３の詳細ブロッ
ク図である。このモータ制御回路３は、ｍ１，ｍ２，ｍ
３，ｍ４，ｍ５の５個のレジスタを直列に接続してなる
第１のレジスタ群１１と、ｎ１，ｎ２，ｎ３，ｎ４，ｎ
５の５個のレジスタを直列に接続してなる第２のレジス
タ群１２とを有する。第１のレジスタ群１１の初段レジ
スタｍ１には第１のセレクタ１３を介して外部よりデー
タが書き込まれるようになっている。また、第２のレジ
スタ群１２の初段レジスタｎ１には第２のセレクタ１４
を介して外部よりデータが書き込まれるようになってい
る。一方、各レジスタ群１１，１２の最終段レジスタｍ
５，ｎ５に記憶されたデータは、レジスタ群選択手段を
構成する第３セレクタ１５を介して選択的にカウンタ１
６にロードされるようになっている。各レジスタｍ１〜
ｍ５，ｎ１〜ｎ５は、ＦＩＦＯ（先入れ・先出し）形式
のレジスタであって、それぞれライト信号ＡＷ，ＢＷに
同期してデータを書込む際に次段のレジスタに前のデー
タをシフトする。

【００２０】前記第１のセレクタ１３は、常時はｂ入力
を選択しており、選択信号ＡＳの立上がりに同期して一
時的にａ入力を選択する。ａ入力には前記ＣＰＵ４から
のデータバスライン７ａが接続されており、ｂ入力には
前記第１のレジスタ群１１の最終段レジスタｍ５から出
力されるデータのバスライン１７が接続されている。ま
た、前記第２のセレクタ１４も、常時はｂ入力を選択し
ており、選択信号ＢＳの立上がりに同期して一時的にａ
入力を選択する。ａ入力には前記ＣＰＵ４からのデータ
バスライン７ａが接続されており、ｂ入力には前記第２
のレジスタ群１２の最終段レジスタｎ５から出力される
データのバスライン１８が接続されている。

【００２１】前記第３のセレクタ１５は、選択信号ＲＳ
がローレベル“Ｌ”であるときａ入力を選択し、同選択
信号ＲＳがハイレベル“Ｈ”であるときｂ入力を選択す
る。ａ入力には前記バスライン１７が接続されており、
ｂ入力には前記バスライン１８が接続されている。ここ
に、第３のセレクタによって選択された側のレジスタ群
は読出し対象レジスタとなり、他方のレジスタ群は書込
み対象レジスタとなる。

【００２２】前記カウンタ１６は、ロード信号ＲＤがロ
ーレベル“Ｌ”のときのカウンタクロック信号ＣＬＫの
立上がりに同期して前記第３のセレクタ１５によって選
択された側のバスライン１７，１８のデータをロード
し、そのデータから前記カウンタクロック信号ＣＬＫの
立上がりに同期してカウントを開始する。そして、カウ
ントフル（例えば８ビットカウンタであればＦＦH ）に
なると直ぐに前記モータドライバ２への制御信号となる
キャリー信号ＣＲを出力するように構成されている。な
お、前記カウンタクロック信号ＣＬＫはＣＰＵ４から供
給され、ＣＰＵ４によってカウンタ１６の分周値を設定
できるようになっている。

【００２３】前記キャリー信号ＣＲは前記モータドライ
バ２に入力され、モータドライバ２は、このキャリー信
号ＣＲの入力タイミングでステッピングモータ１に４相
分の駆動パルスＡ，／Ａ，Ｂ，／Ｂを順繰りに供給する
ようになっている。

【００２４】また、前記キャリー信号ＣＲはロード信号
出力手段としてのロード出力回路１９と、制御信号検出
手段としてのキャリー検出回路２０にも供給される。前
記ロード出力回路１９は、キャリー信号ＣＲの立上がり
に同期して前記ロード信号ＲＤを一旦ローレベル“Ｌ”
にし、その後ハイレベル“Ｈ”に戻す。また、ＣＰＵ４
によりステッピングモータ１の運転開始を指令するモー
タスタート信号ＭＳの立上がりにおいても同様に前記ロ
ード信号ＲＤのレベル切換を行う。

【００２５】前記キャリー検出回路２０は、前記キャリ
ー信号ＣＲを検出し、その検出数が各レジスタ群１１，
１２を構成するレジスタの個数「５」に達する毎にＴフ
リップフロップ２１のトリガ端子Ｔにトリガ信号を出力
する。

【００２６】前記Ｔフリップフロップ２１は、リセット
端子Ｒに入力される前記モータスタート信号ＭＳの立上
げに同期してリセットし、正転出力Ｑをハイレベル
“Ｈ”にし、反転出力／Ｑをローレベル“Ｌ”にする。
その後、前記キャリー検出回路２０からトリガ端子Ｔに
トリガ信号が入力される毎に、正転出力Ｑと反転出力／
Ｑの信号レベルを切換える。このＴフリップフロップ２
１の正転出力Ｑ及び反転出力／Ｑは、いずれもレジスタ
群制御回路２２に入力されるようになっている。

【００２７】前記レジスタ群制御回路２２は、前記Ｔフ
リップフロップ２１の正転出力Ｑ及び反転出力／Ｑと、
前記ロード出力回路１９からのロード信号ＲＤと、ＣＰ
Ｕ４からのライト信号ＷＲとをそれぞれ入力し、前記第
１〜第３のセレクタ１３，１４，１５への各選択信号Ａ
Ｓ，ＢＳ，ＲＳと、前記第１及び第２のレジスタ群１
１，１２への各ライト信号ＡＷ，ＢＷを出力するもの
で、レジスタ群切換手段を構成する。

【００２８】具体的には、前記レジスタ群制御回路２２
は、図３に示すように、Ｔフリップフロップ２１の正転
出力Ｑを前記第３のセレクタ１５に対する選択信号ＲＳ
として出力する。また、この正転出力Ｑと前記ライト信
号ＷＲとの論理積をとる負論理の第１のアンドゲート２
３を備え、この第１のアンドゲート２３の出力を前記第
２のセレクタ１４に対する選択信号ＢＳとして出力す
る。さらに、Ｔフリップフロップ２１の反転出力／Ｑと
前記ライト信号ＷＲとの論理積をとる負論理の第２のア
ンドゲート２４を備え、この第２のアンドゲート２４の
出力を前記第１のセレクタ１３に対する選択信号ＡＳと
して出力するようになっている。

【００２９】また、このレジスタ群制御回路２２は、ａ
入力への前記ロード信号ＲＤと、ｂ入力への前記ライト
信号ＷＲのいずれか一方を選択して、前記第２のセレク
タ１４に対するライト信号ＢＷとして出力する第４のセ
レクタ２５と、ａ入力への前記ライト信号ＷＲと、ｂ入
力への前記ロード信号ＲＤのいずれか一方を選択して、
前記第１のセレクタ１３に対するライト信号ＡＷとして
出力する第５のセレクタ２６とを備えている。前記第４
のセレクタ２５は、前記Ｔフリップフロップ２１の正転
出力Ｑがハイレベル“Ｈ”のときａ入力を選択し、ロー
レベル“Ｌ”のときｂ入力を選択する。他方、前記第５
のセレクタ２６は、前記Ｔフリップフロップ２１の反転
出力／Ｑがローレベル“Ｌ”のときａ入力を選択し、ハ
イレベル“Ｈ”のときｂ入力を選択する。

【００３０】このように構成された本実施例において
は、予めスローアップテーブル６ａにスローアップ制御
時において段階的に増加するパルス周波数に基いて定ま
るステップ毎のスローアップデータを設定しておく。ま
た、スローダウンテーブル６ｂにスローダウン制御時に
おいて段階的に減少するパルス周波数に基いて定まるス
テップ毎のスローダウンデータを設定しておく。

【００３１】スローアップ運転時において、ステップ毎
に増加するパルス周波数の増加曲線の一例を図５に示
す。また、スローダウン運転時において、ステップ毎に
減少するパルス周波数の減少曲線の一例を図６に示す。
さらに、図５に示す増加曲線のパルス周波数［ＰＰＳ］
を得るのに必要なカウンタ１６でのステップ毎のクロッ
クカウント数と、図６に示す減少曲線のパルス周波数
［ＰＰＳ］を得るのに必要なカウンタ１６でのステップ
毎のクロックカウント数とを次の［表１］に示す。

【００３２】

【表１】 すなわち、前記スローアップデータ及びスローダウンデ
ータは、ステップ毎に対応するクロックカウント数をカ
ウンタ１６がカウントしたときフルカウントとなるよう
に、それぞれステップ毎にカウンタ１６の初期値をセッ
トすればよい。

【００３３】さて、ステッピングモータ１が停止してい
る初期状態では、図４に示すように、第３のセレクタ１
５の選択信号ＲＳがローレベル“Ｌ”であるので、第１
のレジスタ群１１が読出し対象レジスタとして選択さ
れ、第２のレジスタ群１２が書込み対象レジスタとして
選択されている。ただし、各レジスタ群１１，１２の各
レジスタｍ１〜ｍ５，ｎ１〜ｎ５のデータは“０”にク
リアされている。

【００３４】この状態で、ステッピングモータ１の運転
開始に先立ち、ＣＰＵ４はスローアップテーブル６ａよ
り第１ステップから第５ステップまでの５つのスローア
ップデータＢ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５を読出してス
テップ順にデータバスライン７ａに送出するとともに、
ライト信号ＷＲを５パルス送出する。

【００３５】そうすると、このライト信号ＷＲは第２の
レジスタ群１２へのライト信号ＢＷとなって各レジスタ
ｎ１〜ｎ５に与えられ、各レジスタｎ１〜ｎ５はデータ
の書込みとシフトを５回繰り返す。これにより、レジス
タｎ５には第１ステップのスローアップデータＢ１が書
込まれ、レジスタｎ４には第２ステップのスローアップ
データＢ２が書込まれ、レジスタｎ３には第３ステップ
のスローアップデータＢ３が書込まれ、レジスタｎ２に
は第４ステップのスローアップデータＢ４が書込まれ、
レジスタｎ１には第５ステップのスローアップデータＢ
５が書込まれる。したがって、第２のレジスタ群１２の
データバスライン１８には最終段のレジスタｎ５のデー
タＢ１が出力される。

【００３６】次に、ＣＰＵ４は、図４中時点ｔ０にてモ
ータスタート信号ＭＳを立上げてステッピングモータ１
の運転開始を指令する。そうすると、Ｔフリップフロッ
プ２１がリセットされて選択信号ＲＳが立上がる。これ
により、第３のセレクタ１５が切換って第１のレジスタ
群１１が書込み対象レジスタとなり、第２のレジスタ群
１２が読出し対象レジスタとなる。また、モータスター
ト信号ＭＳの立上がりに同期してロード信号ＲＤが立下
がり、その後のカウンタクロック信号ＣＬＫの立上がり
に同期してカウンタ１６に読出し対象レジスタである第
２のレジスタ群１２からの出力データＢ１がロードさ
れ、カウンタ１６はこのデータＢ１からカウントを開始
する。

【００３７】その後、前記ロード信号ＲＤがハイレベル
“Ｈ”に戻ると、その立上がりに同期して第２のレジス
タ群１２へのライト信号ＢＷが各レジスタｎ１〜ｎ５を
アクセスし、各レジスタｎ１〜ｎ５のデータをそれぞれ
次段にシフトする。この結果、第２のレジスタ群１２の
データバスライン１８には最終段のレジスタｎ５のデー
タＢ２が出力される。なお、このとき、初段のレジスタ
ｎ１には第２のセレクタ１４を介して最終段のレジスタ
ｎ５からシフトされたデータＢ１が書込まれている。

【００３８】図４中時点ｔ１にてカウンタ１６がフルカ
ウントしてキャリー信号ＣＡが立上がると、モータドラ
イバ２からステッピングモータ１に対して駆動パルスが
出力される。また、このキャリー信号ＣＡの立上がりに
同期してロード信号ＲＤが立下がり、その後のカウンタ
クロック信号ＣＬＫの立上がりに同期してカウンタ１６
に第２のレジスタ群１２からの出力データＢ２がロード
され、カウンタ１６はこのデータＢ２からカウントを再
開する。

【００３９】その後、前記ロード信号ＲＤがハイレベル
“Ｈ”に戻ると、その立上がりに同期して前記キャリー
信号ＣＡが立ち下がる。また、前記ロード信号ＲＤの立
上がりに同期して第２のレジスタ群１２へのライト信号
ＢＷが各レジスタｎ１〜ｎ５をアクセスし、各レジスタ
ｎ１〜ｎ５のデータをそれぞれ次段にシフトする。この
結果、第２のレジスタ群１２のデータバスライン１８に
は最終段のレジスタｎ５のデータＢ３が出力される。な
お、このとき、初段のレジスタｎ１には第２のセレクタ
１４を介して最終段のレジスタｎ５からシフトされたデ
ータＢ２が書込まれている。

【００４０】以後、カウンタ１６がフルカウントしてキ
ャリー信号ＣＡが立上がる毎に上記動作が繰り返され
る。こうして、図４中時点ｔ２にて第２のレジスタ群１
２を構成するレジスタの個数に相当する５回目のキャリ
ー信号ＣＡが送出されると、キャリー検出回路２０から
トリガ信号が出力される。これにより、Ｔフリップフロ
ップ２１の出力Ｑ，／Ｑの信号レベルが反転して選択信
号ＲＳが立ち下がり、第３のセレクタ１５が切換わって
第１のレジスタ群１１が読出し対象レジスタとなり、第
２のレジスタ群１２が書込み対象レジスタとなる。

【００４１】ところで、ＣＰＵ４はステッピングモータ
１の運転開始から５回目のキャリー信号が出力されるま
での間ｔ０〜ｔ１に、スローアップテーブル６ａより第
６ステップから第１０ステップまでの５つのスローアッ
プデータＡ１．Ａ２．Ａ３．Ａ４．Ａ５を読出してステ
ップ順にデータバスライン７ａに送出するとともに、ラ
イト信号ＷＲを５パルス送出する。

【００４２】そうすると、このライト信号ＷＲは書込み
対象レジスタである第１のレジスタ群１１へのライト信
号ＡＷとなって各レジスタｍ１〜ｍ５に与えられ、各レ
ジスタｍ１〜ｍ５はデータの書込みとシフトを５回繰り
返す。これにより、レジスタｍ５には第６ステップのス
ローアップデータＡ１が書込まれ、レジスタｍ４には第
７ステップのスローアップデータＡ２が書込まれ、レジ
スタｍ３には第８ステップのスローアップデータＡ３が
書込まれ、レジスタｍ２には第９ステップのスローアッ
プデータＡ４が書込まれ、レジスタｍ１には第１０ステ
ップのスローアップデータＡ５が書込まれる。したがっ
て、５回目のキャリー信号が出力されたときには、第１
のレジスタ群１１のデータバスライン１７には最終段の
レジスタｍ５のデータＡ１が出力されている。

【００４３】このため、５回目のキャリー信号ＣＡの立
上がりに同期してロード信号ＲＤが立下がると、その後
のカウンタクロック信号ＣＬＫの立上がりに同期してカ
ウンタ１６に第１のレジスタ群１１からの出力データＡ
１がロードされ、カウンタ１６はこのデータＡ１からカ
ウントを再開する。

【００４４】その後、前記ロード信号ＲＤがハイレベル
“Ｈ”に戻ると、その立上がりに同期して前記キャリー
信号ＣＡが立ち下がる。また、前記ロード信号ＲＤの立
上がりに同期して第１のレジスタ群１１へのライト信号
ＡＷが各レジスタｍ１〜ｍ５をアクセスし、各レジスタ
ｍ１〜ｍ５のデータをそれぞれ次段にシフトする。この
結果、第１のレジスタ群１１のデータバスライン１７に
は最終段のレジスタｍ５のデータＡ２が出力される。な
お、このとき、初段のレジスタｍ１には第１のセレクタ
１３を介して最終段のレジスタｍ５からシフトされたデ
ータＡ１が書込まれている。

【００４５】図４中時点ｔ３にてカウンタ１６がフルカ
ウントして６回目のキャリー信号ＣＡが立上がると、モ
ータドライバ２からステッピングモータ１に対して駆動
パルスが出力される。また、このキャリー信号ＣＡの立
上がりに同期してロード信号ＲＤが立下がり、その後の
カウンタクロック信号ＣＬＫの立上がりに同期してカウ
ンタ１６に第１のレジスタ群１１からの出力データＡ２
がロードされ、カウンタ１６はこのデータＡ２からカウ
ントを再開する。

【００４６】その後、前記ロード信号ＲＤがハイレベル
“Ｈ”に戻ると、その立上がりに同期して前記キャリー
信号ＣＡが立ち下がる。また、前記ロード信号ＲＤの立
上がりに同期して第１のレジスタ群１１へのライト信号
ＡＷが各レジスタｍ１〜ｍ５をアクセスし、各レジスタ
ｍ１〜ｍ５のデータをそれぞれ次段にシフトする。この
結果、第１のレジスタ群１１のデータバスライン１７に
は最終段のレジスタｍ５のデータＡ３が出力される。な
お、このとき、初段のレジスタｍ１には第１のセレクタ
１３を介して最終段のレジスタｍ５からシフトされたデ
ータＡ２が書込まれている。

【００４７】以後、カウンタ１６がフルカウントしてキ
ャリー信号ＣＡが立上がる毎に上記動作が繰り返され
る。こうして、読出し対象レジスタが第１のレジスタ群
１１に切換わった後、この第１のレジスタ群１１を構成
するレジスタの個数に相当する５回目（合計１０回目）
のキャリー信号ＣＡが送出されると、キャリー検出回路
２０からトリガ信号が出力される。これにより、Ｔフリ
ップフロップ２１の出力Ｑ，／Ｑの信号レベルが再び反
転して選択信号ＲＳが立ち上がり、第３のセレクタ１５
が切換わって第１のレジスタ群１１が書込み対象レジス
タとなり、第２のレジスタ群１２が読出し対象レジスタ
となる。

【００４８】ところで、ＣＰＵ４は５回目のキャリー信
号ＣＡが出力されてから１０回目のキャリー信号ＣＡが
出力されるまでの間に、スローアップテーブル６ａより
第１１ステップから第１５ステップまでの５つのスロー
アップデータＢ６．Ｂ７．Ｂ８．Ｂ９．Ｂ１０を読出し
てステップ順にデータバスライン７ａに送出するととも
に、ライト信号ＷＲを５パルス送出する。

【００４９】そうすると、このライト信号ＷＲは書込み
対象レジスタである第２のレジスタ群１２へのライト信
号ＢＷとなって各レジスタｎ１〜ｎ５に与えられ、各レ
ジスタｎ１〜ｎ５はデータの書込みとシフトを５回繰り
返す。これにより、レジスタｎ５には第１１ステップの
スローアップデータＢ６が書込まれ、レジスタｎ４には
第１２ステップのスローアップデータＢ７が書込まれ、
レジスタｎ３には第１３ステップのスローアップデータ
Ｂ８が書込まれ、レジスタｎ２には第１４ステップのス
ローアップデータＢ９が書込まれ、レジスタｎ１には第
１５ステップのスローアップデータＢ１０が書込まれ
る。したがって、１０回目のキャリー信号ＣＡが出力さ
れたときには、第２のレジスタ群１２のデータバスライ
ン１８には最終段のレジスタｎ５のデータＢ６が出力さ
れている。

【００５０】このため、１０回目のキャリー信号ＣＡの
立上がりに同期してロード信号ＲＤが立下がると、その
後のカウンタクロック信号ＣＬＫの立上がりに同期して
カウンタ１６に第２のレジスタ群１２からの出力データ
Ｂ６がロードされ、カウンタ１６はこのデータＢ６から
カウントを再開する。

【００５１】以後、上述した動作が繰り返される。これ
により、スローアップテーブル６ａに設定されている各
ステップのスローアップデータは、ＣＰＵ４によって５
ステップずつ読出されて、第１のレジスタ群１１と第２
のレジスタ群１２とに交互に書込まれる。また、一方の
レジスタ群にデータが書き込まれている間に、他方のレ
ジスタ群から順に各レジスタにセットされている１段階
前の５ステップ分のデータが１ステップずつカウンタ１
６にロードされてその都度カウントが開始され、フルカ
ウントする毎にキャリー信号ＣＡが出力されて、その出
力タイミングでモータドライバ２からステッピングモー
タ１に駆動パルスが出力される。そして、読出し対象の
レジスタ群にセットされていた５ステップ分のデータが
全てカウンタ１６にロードされると、読出し対象レジス
タと書込み対象レジスタとが入替わる。

【００５２】この結果、スローアップテーブル６ａに設
定されている各ステップのスローアップデータに基づい
てステッピングモータ１は徐々に回転速度を上げ、スロ
ーアップ運転を行って所望の定速回転を得る。

【００５３】なお、モータ制御回路３は、定速回転とな
った後もスローアップ運転時と同様に動作する。ただし
ＣＰＵ４は、スローアップテーブル６ａの最終ステップ
のデータを一方のレジスタ群に書込み、その書込み対象
の一方のレジスタ群が読出し対象のレジスタに切換わっ
た後は、予め設定された定速回転速度のパルス周波数に
基づいて算出された定速時データをデータバスライン７
ａに送出するとともに、ライト信号ＷＲを５パルス送出
する。これにより、書込み対象となった他方のレジスタ
群の各レジスタには上記定速時データが共通に書込まれ
る。また、ＣＰＵ４は、その後に書込み対象のレジスタ
群と読出し対象のレジスタ群とが入替ると、再び上記定
速時データをデータバスライン７ａに送出するととも
に、ライト信号ＷＲを５パルス送出する。これにより、
書込み対象となった他方のレジスタ群の各レジスタにも
上記定速時データが共通に書込まれる。その後、ＣＰＵ
４はステッピングモータ１の停止を指令するまでレジス
タ群１１，１２へのデータの書込みは行わない。

【００５４】前述したように、読出し対象のレジスタ群
からカウンタ１６にロードされるデータは、そのレジス
タ群の初段のレジスタにも書込まれる。従って、各レジ
スタ群１１，１２の各レジスタｍ１〜ｍ５，ｎ１〜ｎ５
にそれぞれ１回だけ定速時データを書込んでおけば、常
に共通の定速時データがカウンタ１６にセットされてス
テッピングモータ１は定速回転を維持する。よって、Ｃ
ＰＵ４はステッピングモータ１の停止を指令するまでレ
ジスタ群１１，１２にデータを書込む必要はない。

【００５５】一方、ステッピングモータ１の運転を停止
させる場合には、ＣＰＵ４は、運転開始時と同様にし
て、スローダウンテーブル６ｂのデータを先頭ステップ
から５ステップずつ第１のレジスタ群１１及び第２のレ
ジスタ群１２に交互に書込む。こうすることにより、一
方のレジスタ群が書込み対象のときには他方のレジスタ
群に記憶されている１段階前の５ステップ分のデータが
１ステップずつカウンタ１６にロードされてその都度カ
ウントが開始され、フルカウントする毎にキャリー信号
ＣＡが出力されて、その出力タイミングでモータドライ
バ２からステッピングモータ１に駆動パルスが出力され
る。

【００５６】この結果、スローダウンテーブル６ｂに設
定されている各ステップのスローダウンデータに基づい
てステッピングモータ１は徐々に回転速度を落とし、ス
ローダウン運転を行って停止する。

【００５７】このように本実施例によれば、スローアッ
プ及びスローダウンの制御時において、ＣＰＵ４はステ
ッピングモータ１の相が５回変化するまでに一方のレジ
スタ群に５ステップ分のスローアップデータまたはスロ
ーダウンデータを書込めばよいので、プログラム制御に
よってステッピングモータ１の相が変化するタイミング
を決定する従来の構成に比べて、ＣＰＵ４の負荷を軽減
できる。換言すれば、ＣＰＵ４の許容負荷までステップ
数を増加させることができ、滑らかな起動及び停止が可
能となる。

【００５８】また、定速運転時においては、初期におい
て２回だけ各レジスタ群１１，１２に共通の定速時デー
タを書込めば後は制御不要となるので、この点でもＣＰ
Ｕ４の負荷が軽減される。

【００５９】また、ハードウェアの構成も簡単であり、
小型化が容易である。

【００６０】なお、前記実施例では各レジスタ群１１，
１２を構成するレジスタの個数を５個としたが、これに
限定されるものではない。

【００６１】

【発明の効果】以上詳述したように本発明によれば、構
成の簡略化及び小型化を図るとともに、中央処理装置の
負荷が増大することなく滑らかな起動及び停止ができる
ステッピングモータのスローアップ・ダウン制御装置を
提供できる。

【図面の簡単な説明】

【図１】 本発明の一実施例におけるモータ制御回路の
詳細ブロック図。

【図２】 同実施例であるステッピングモータ搭載機器
の要部構成を示すブロック図

【図３】 図１に示すレジスタ制御回路の詳細ブロック
図。

【図４】 同実施例の作用説明に用いるタイミング図。

【図５】 スローアップ運転時にステップ毎に増加する
パルス周波数の増加曲線の一例を示すグラフ。

【図６】 スローダウン運転時にステップ毎に減少する
パルス周波数の減少曲線の一例を示すグラフ。

【符号の説明】

１…ステッピングモータ ２…モータドライバ ３…モータ駆動回路 ４…ＣＰＵ（中央処
理装置） ６ａ…スローアップテーブル ６ｂ…スローダウン
テーブル １１…第１のレジスタ群 １２…第２のレジス
タ群 １３〜１５…第１〜第３のセレクタ １６…カウンタ １９…ロード出力回
路 ２０…キャリー検出回路 ２１…Ｔフリップフ
ロップ ２２…レジスタ群制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 制御信号の入力タイミングでステッピン
   グモータに駆動パルスを供給するモータドライバと、複
   数個のレジスタを直列に接続してなる第１及び第２のレ
   ジスタ群と、第１及び第２のレジスタ群の一方を書込み
   対象レジスタとして選択し他方を読出し対象レジスタ群
   として選択するレジスタ群選択手段と、前記書込み対象
   レジスタ群の各レジスタにスローアップまたはスローダ
   ウンのデータを書込むデータ書込み手段と、前記読出し
   対象レジスタ群の最終段のレジスタのデータをロード信
   号が入力される毎にロードしそのデータからカウントを
   開始するカウンタと、このカウンタへのロード信号に応
   動して前記読出し対象レジスタ群の各レジスタのデータ
   をそれぞれ次段へシフトするシフト手段と、前記カウン
   タのフルカウントにより出力される前記モータドライバ
   制御信号に応動して前記ロード信号を前記カウンタへ出
   力するロード信号出力手段と、前記モータドライバ制御
   信号を検出する制御信号検出手段と、この検出手段によ
   り前記モータドライバ制御信号を前記読出し対象レジス
   タ群を構成する各レジスタの個数分検出する毎に前記レ
   ジスタ群選択手段による選択対象のレジスタ群を切換え
   るレジスタ群切換手段とを具備したことを特徴とするス
   テッピングモータのスローアップ・ダウン制御装置。