JP2822670B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2822670B2
JP2822670B2 JP2405582A JP40558290A JP2822670B2 JP 2822670 B2 JP2822670 B2 JP 2822670B2 JP 2405582 A JP2405582 A JP 2405582A JP 40558290 A JP40558290 A JP 40558290A JP 2822670 B2 JP2822670 B2 JP 2822670B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
semiconductor device
gold
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2405582A
Other languages
English (en)
Other versions
JPH04221842A (ja
Inventor
三津男 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2405582A priority Critical patent/JP2822670B2/ja
Publication of JPH04221842A publication Critical patent/JPH04221842A/ja
Application granted granted Critical
Publication of JP2822670B2 publication Critical patent/JP2822670B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は封止された半導体チップ
の外部環境からの影響をなくすことで半導体装置として
の特性低下を抑制して生産性の向上を図った半導体装置
とその製造方法に関する。
【0002】ICやLSI等の半導体チップ(以下チッ
プとする)を封止する方法には樹脂モールドによる封止
やセラミックケース,金属ケース等で封入する方法等種
々の方式があり、目的に応じてそれぞれの特徴を生かし
た方式が選択されている。
【0003】そして樹脂モールドによる封止方式では、
例えばチップを直接基板上に実装する Chip On Board
(COB)方式が価格的に安く且つ容易に封止できるた
め多く採用されている。
【0004】このような樹脂封止になる半導体装置では
外部環境から与えられる湿度が長期にわたる使用中に徐
々に封止樹脂中に浸透するが、該水分中に含まれる微量
のハロゲンイオンが半導体チップの接続部等を腐食させ
たり特性を低下させることがあるためその解決が望まれ
ている。
【0005】
【従来の技術】図2は従来の半導体チップの樹脂封止状
態を説明する図であり、(2-1) は側断面図,(2-2)は平面
図をそれぞれ表わしている。
【0006】なお図では上記COB方式になる半導体装
置の場合を例として説明する。図2で、アルミナ(Al2O
3)等からなる基板1の表面所定位置には半導体チップ2
が搭載されており、該半導体チップ2の上面周囲に整列
して形成されている複数のアルミニウム電極2aと上記基
板1上に該各電極2aに対応してパターニング形成されて
いるボンディングパッド1aとの間は金(Au)ワイヤ3でボ
ンディング接続されている。
【0007】また、上記半導体チップ2と少なくとも該
金ワイヤ3を含む領域の全面はエポキシ樹脂等の封止用
樹脂4で被覆されているが、この場合の被覆は例えば半
導体チップ2の上方から該樹脂4を滴下させる等の手段
で該半導体チップ2と金ワイヤ3が完全に埋没するよう
に形成するので該封止用樹脂4の表面は図に示す如く球
面状に形成される。
【0008】そしてこの状態で該封止用樹脂4の周囲全
面をエポキシ系接着剤5で固定した金属キャップ6でカ
バーして所要の半導体装置7を構成するようにしてい
る。かかる半導体装置7では、特別な技術を必要とせず
に所要の半導体装置を容易に構成できるメリットがあ
る。
【0009】しかしかかる半導体装置7が実装されてい
る基板1を長期間にわたって使用していると、温度変動
等によって外気中に含まれる水分が徐々にキャップ6内
に入り更に直接または基板面との境界部分から上記封止
用樹脂4内に浸透する。そしてこの場合の水分に含まれ
る微量の不純物イオンが例えば半導体チップ2上の電極
2aに到達して腐食等の不良要因を誘起する現象が知られ
ている。
【0010】この場合の不純物イオンとしては、塩素イ
オン(Cl-),臭素イオン(Br- ),硫黄イオン(S2- ),硫
酸イオン(SO4 2- ) 等が有害なイオンとして知られてい
るが、例えば塩素イオンが上記アルミニウム電極2aに到
達すると、 Al+3Cl- → AlCl3 +3e- AlCl3 +3H2O → Al(OH)3+H2O の反応で水酸化アルミニウム“Al(OH)3 " が発生し腐食
することになるため金ワイヤ3とのボンディングが不安
定となったり断線することになる。
【0011】そこでかかる不良要因を除去するため、封
止用樹脂4の耐湿性を向上させると共に例えばキャップ
6を大きくしたり封止用樹脂4の封止厚さを厚くして水
分や不純物イオンの通過経路を伸ばす等の手段を講じて
いるが、半導体装置7としての寸法的制約から充分な効
果が得られていない現状にある。
【0012】
【発明が解決しようとする課題】従来の構成になる半導
体装置では、長期間にわたる使用中に特性が低下して所
要の性能が維持できなくなると言う問題があった。
【0013】
【課題を解決するための手段】上記課題は、基板に実装
された半導体チップを該半導体チップがボンディング接
続される上記基板のボンディングパッドと共に樹脂封止
してなる半導体装置であって、上記封止樹脂存在領域内
の基板上には、前記半導体チップを取り囲む周状の絶縁
層と該絶縁層上に同心にパターン形成した少なくとも
銅,銀,金からなる周状体とで構成した第1のイオント
ラップが設けられ、上記封止樹脂には、前記半導体チッ
プを基板面を除く全周囲で覆うように少なくとも銅,
銀,金の薄膜を積層してなる第2のイオントラップが形
成されて構成されている半導体装置によって達成され
る。
【0014】また、基板に実装された半導体チップを該
半導体チップがボンディング接続される上記基板のボン
ディングパッドと共に樹脂封止してなる半導体装置の製
造方法であって、基板の上記半導体チップ搭載位置を中
心とする周囲で該基板のボンディングパッドの上記半導
体チップとの接続箇所を除く領域に、該半導体チップを
取り囲む周状の絶縁層と該絶縁層上に同心にパターン形
成した少なくとも銅,銀,金からなる周状体とで構成し
た第1のイオントラップを設け、該半導体チップを上記
第1のイオントラップ形成領域と共に樹脂封止する封止
樹脂の表面または内部に、上記半導体チップを基板面を
除く全周囲で覆う少なくとも銅,銀,金の薄膜を積層し
てなる第2のイオントラップを形成して構成する半導体
装置の製造方法によって達成される。
【0015】
【作用】半導体装置内の水分や不純物イオンの通過経路
中にイオントラップを形成すると少なくとも水分に含ま
れる不純物イオンを該イオントラップで吸収させること
ができるので上記不純物イオンの半導体チップや金ワイ
ヤへの到達を抑制することができる。
【0016】特にこの場合の有害な不純物イオンは、上
述した如く塩素イオン,臭素イオン,硫黄イオン,硫酸
イオン等であるが、例えば塩素イオンと臭素イオンは銀
に吸着し易く、硫黄イオンは金にまた硫酸イオンは銅に
それぞれ吸着し易いことが知られている。
【0017】そこで本発明では水分や不純物イオンの通
過経路中に銅, 銀, 金からなるイオントラップを設けて
半導体装置を構成するようにしている。従って特性が低
下することなく長期間にわたって所要の性能を保持する
半導体装置を実現することができる。
【0018】
【実施例】図1は本発明になる半導体装置の構成とその
製造方法を説明する図であり、(1-1) は図2同様の側断
面図,(1-2) は平面図である。なお図2と同じ対象物に
は同一の記号を付して表わしている。
【0019】図1でアルミナ(Al2O3)等からなる基板1
の表面所定位置には図2で説明した半導体チップ2が搭
載されており、該半導体チップ2の各アルミニウム電極
2aと上記基板1上のボンディングパッド1aとの間は金ワ
イヤ3でボンディング接続されている。
【0020】特にこの場合の上記基板1の表面(図の上
面)には、上記チップ2の搭載位置を中心とする円周状
の第1のイオントラップ11が上記ボンディングパッド1a
の上層に形成されている。
【0021】なおこの第1のイオントラップ11は、内径
が上記金ワイヤ3のボンディングパッド1aとの接続位置
が露出する大きさで外径が図2のキャップ6で隠される
領域に位置するような大きさの円形で厚さ30〜40μm の
結晶化ガラスからなる絶縁層11a の表面に、例えば内側
から順に銅, 銀, 金からなる直径の異なる3個のリング
11b,11c,11d を厚さ10μm 程度の同心円状に形成して構
成したものであるが、該イオントラップ11は例えば通常
の厚膜印刷技術と焼成技術とによって形成するようにし
ている。従って3個の同心円を形成する該各リング11b,
11c,11d は絶縁層11a の表面に突出した状態になってい
る。
【0022】そこで上記半導体チップ2と該各リング11
b,11c,11dを含む領域の全面を図2で説明した手段でエ
ポキシ樹脂等の封止用樹脂4で被覆すると、上記第1の
イオントラップ11が該封止用樹脂4に埋没すると共に該
封止用樹脂4の表面は図2と同様に球面状に形成される
ので、該封止用樹脂4の全表面に第2のイオントラップ
12を形成して図に示す状態としている。
【0023】特にこの場合の該第2のイオントラップ12
は、通常の蒸着技術によって厚さ 1000 Å程度の銅,
銀, 金の各薄膜12a,12b,12c を順次内側から積層して構
成しているが、部分拡大図(1-3) は該積層状態を断面で
示したものである。
【0024】この状態で該封止用樹脂4の周囲全面を図
2同様に金属キャップ6でカバーすることで所要の半導
体装置13を得ることができる。かかる半導体装置13で
は、キャップ6内に進入し封止用樹脂4に浸透する水分
に含まれる不純物イオンの内有害な塩素イオンと臭素イ
オンは Ag+Cl- → AgCl +e- Ag+Br- → AgBr +e- の如く反応して第2のイオントラップ12の銀薄膜12b に
吸着して除去され、また硫黄イオンは 2Au+S2- → Au2S +2e- または、 2Cu+S2- → Cu2S +2e- となって該トラップ12の金薄膜12c または銅薄膜12a に
吸着して除去され、更に硫酸イオンは、 Cu+SO4 2- → CuSO4+2e- となって該トラップ12の銅薄膜12a に吸着して除去され
る。
【0025】一方、上記封止用樹脂4の基板1との境界
面近傍から該封止用樹脂4に浸透する水分に含まれる不
純物イオンも上記同様の反応によって第1のイオントラ
ップ11の銅, 銀, 金の各リング11b,11c,11d にそれぞれ
吸着して除去される。
【0026】従って、上記半導体装置13の内部に進入す
る水分に含まれる不純物イオンの内有害な上記各イオン
が第1もしくは第2のイオントラップに総て除去される
ので、チップ2の近傍に到達する有害なイオンをなくす
ことができて長期間にわたって特性が安定した生産性の
よい半導体装置を得ることができる。
【0027】
【発明の効果】上述の如く本発明により、封止された半
導体チップの外部環境からの影響をなくして半導体装置
としての特性低下を抑制し生産性の向上を図った半導体
装置とその製造方法を提供することができる。
【0028】なお本発明の説明では、第1および第2の
各イオントラップに形成するリングと薄膜を内側から
銅,銀,金の順に形成する場合について行っているが特
にこの順序に規制されるものでなく如何なる順に形成し
ても同等の効果が得られると共に、第1のイオントラッ
プに形成した円形のリングを例えば角形の周状体に形成
しても同等の効果を得ることができる。
【0029】また、第2のイオントラップの上層を封止
用樹脂で被覆すると半導体装置としての耐湿性を更に向
上させることができる。
【図面の簡単な説明】
【図1】 本発明になる半導体装置の構成とその製造方
法を説明する図である。
【図2】 従来の半導体チップの樹脂封止状態を説明す
る図である。
【符号の説明】
1 基板 1a ボンディ
ングパッド 2 半導体チップ 2a アルミニ
ウム電極 3 金ワイヤ 4 封止樹脂 6 キャップ 11 第1のイオントラップ 11a 絶縁層 11b 銅リング(銅周状体) 11c 銀リング
(銀周状体) 11d 金リング(金周状体) 12 第2のイオントラップ 12a 銅薄膜 12b 銀薄膜 12c 金薄膜 13 半導体装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 23/28 H01L 21/56 H01L 23/29

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板に実装された半導体チップを該半導
    体チップがボンディング接続される上記基板のボンディ
    ングパッドと共に樹脂封止してなる半導体装置であっ
    て、上記封止樹脂存在領域内の基板(1) 上には、前記半
    導体チップ(2) を取り囲む周状の絶縁層(11a) と該絶縁
    層(11a) 上に同心にパターン形成した少なくとも銅,
    銀,金からなる周状体(11b,11c,11d) とで構成した第1
    のイオントラップ(11)が設けられ、上記封止樹脂(4) に
    は、前記半導体チップ(2) を基板面を除く全周囲で覆う
    ように少なくとも銅,銀,金の薄膜(12a,12b,12c) を積
    層してなる第2のイオントラップ(12)が形成されて構成
    されていることを特徴とした半導体装置。
  2. 【請求項2】 基板に実装された半導体チップを該半導
    体チップがボンディング接続される上記基板のボンディ
    ングパッドと共に樹脂封止してなる半導体装置の製造方
    法であって、基板(1) の上記半導体チップ搭載位置を中
    心とする周囲で該基板(1) のボンディングパッド(1a)の
    上記半導体チップ(2) との接続箇所を除く領域に、該半
    導体チップ(2) を取り囲む周状の絶縁層(11a) と該絶縁
    層(11a) 上に同心にパターン形成した少なくとも銅,
    銀,金からなる周状体(11b,11c,11d) とで構成した第1
    のイオントラップ(11)を設け、該半導体チップ(2) を上
    記第1のイオントラップ(11)形成領域と共に樹脂封止す
    る封止樹脂(4) の表面または内部に、上記半導体チップ
    (2) を基板面を除く全周囲で覆う少なくとも銅,銀,金
    の薄膜(12a,12b,12c) を積層してなる第2のイオントラ
    ップ(12)を形成して構成することを特徴とした半導体装
    置の製造方法。
JP2405582A 1990-12-25 1990-12-25 半導体装置とその製造方法 Expired - Lifetime JP2822670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2405582A JP2822670B2 (ja) 1990-12-25 1990-12-25 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2405582A JP2822670B2 (ja) 1990-12-25 1990-12-25 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH04221842A JPH04221842A (ja) 1992-08-12
JP2822670B2 true JP2822670B2 (ja) 1998-11-11

Family

ID=18515187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2405582A Expired - Lifetime JP2822670B2 (ja) 1990-12-25 1990-12-25 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2822670B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3539467B2 (ja) * 1997-03-25 2004-07-07 ミツミ電機株式会社 電子部品モジュール
JP5346182B2 (ja) * 2008-07-30 2013-11-20 富士フイルム株式会社 体腔内超音波探触子
JP5364338B2 (ja) * 2008-11-07 2013-12-11 ローム株式会社 半導体装置
JPWO2022118853A1 (ja) * 2020-12-03 2022-06-09

Also Published As

Publication number Publication date
JPH04221842A (ja) 1992-08-12

Similar Documents

Publication Publication Date Title
JPS6249741B2 (ja)
JP3003624B2 (ja) 半導体装置
JP2822670B2 (ja) 半導体装置とその製造方法
JP3885670B2 (ja) 半導体装置
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS60117763A (ja) 半導体装置
JP2006196929A (ja) 半導体装置とその製造方法
JP2668995B2 (ja) 半導体装置
JPS59161852A (ja) 半導体装置
JPS6060742A (ja) リ−ドフレ−ム
JPH0567069B2 (ja)
JPS63114242A (ja) 半導体装置
JPH02189926A (ja) 半導体集積回路装置
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS59155151A (ja) 樹脂封止半導体装置
JPS6336686Y2 (ja)
JPS60262434A (ja) 半導体装置
JPH0193131A (ja) 半導体装置の製造方法
JPH02110982A (ja) 半導体装置の製造方法
JPH0143872Y2 (ja)
JPS5992537A (ja) 半導体装置
JPS58138045A (ja) 半導体装置
JPS58124251A (ja) 樹脂封止形半導体装置
JPS6181658A (ja) プラスチツクパツケ−ジ形半導体装置
JPS6057219B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980804