JP2817367B2 - リニア／フロート変換器および該変換器を用いた楽音合成装置 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、リニア／フロート変換器およびこれを用
いた楽音合成装置に関する。

「従来の技術」 減衰音の合成に好適な装置として、いわゆる遅延フィ
ードバック型の楽音合成装置が知られている。第２図は
デジタル回路によって構成された遅延フィードバック型
の楽音合成装置の構成を示すブロック図である。同図に
示すように、この楽音合成装置は、加算器１、遅延回路
２、デジタルローパスフィルタ３および乗算器４が閉ル
ープ状に接続されることによって構成されている。

遅延回路２は、例えば加算器１から供給される波形値
に対応したビット幅のシフトレジスタによって構成され
る。また、遅延回路２はRAM（ランダムアクセスメモ
リ）によって実現することも可能である。この場合、所
定の区間をカウントするダウンカウンタを設け、このア
ドレスカウンタのカウント値を書込アドレスとしてRAM
に供給すると共に、例えば加算器等によって書込アドレ
スより所定量加算した値を演算して読出アドレスとして
RAMに供給するようにし、かつ、読み書きが交互に行わ
れるようにモード切換制御を行う。このように構成する
ことにより、加算器１から与えられる波形値が、カウン
タによって指定される書込アドレスに逐次書き込まれる
と共に、その書き込まれた波形値よりの所定時間以前の
波形値がRAMから読み出され、遅延回路としての機能が
実現される。

フィルタ３は音色調整用として設けられたものであ
り、遅延回路２の出力はこのフィルタ３を介すことによ
って帯域制限される。また、フィルタ３の出力は乗算器
４に入力され、所望の減衰エンベロープに応じて予め決
定された減衰係数γが乗算され、加算器１に帰還され
る。

以上説明した構成をマイクロプロセッサ等のソフトウ
ェア処理によって実現しようとする場合、加算器１、フ
ィルタ３および乗算器４に対応した各処理はALU（演算
ユニット）によって実行され、遅延回路２の処理はALU
外部のシフトレジスタあるいはRAMによって実現され
る。

このような構成において、例えばインパルス波形等、
多くの周波数成分を有する初期波形の時系列サンプルデ
ータが図示しない波形メモリから読み出されて加算器１
に供給される。そして、この初期波形の波形値に対し、
乗算器４の出力データを加算したデータが、加算器１か
ら出力され、遅延回路２に入力される。なお、初期状態
において、遅延回路２、フィルタ３の内部の記憶素子は
リセットされており、加算器１から初期波形の波形値が
そのまま出力される。そして、加算器１を介して遅延回
路２に入力された波形値は、所定時間遅延後、フィルタ
３に入力されて帯域制限され、乗算器４を介すことによ
って減衰され、加算器１に帰還される。以後、波形値が
加算器１→遅延回路２→フィルタ３→乗算器４からなる
閉ループを循環すると共にフィルタ３および乗算器４に
よって逐次減衰され、閉ループを循環する波形値が楽音
波形値として取り出される。

「発明が解決しようとする課題」 ところで、上述した遅延フィードバック型の楽音合成
装置において、波形値のビット数が大きいほど量子化雑
音が小さくなり、当該装置において合成される楽音波形
は、より自然な楽音波形に近付く。しかし、ビット数を
大きくすると、遅延手段として用いるシフトレジスタあ
るいはRAMとして大規模なものが必要となり、コストア
ップにつながるという問題を生じる。また、コストアッ
プを避けるため、処理する波形値の構成ビット数を減ら
すと、波形が減衰するに従い出力波形の量子化雑音が大
きくなる。従って、例えば第３図（ａ）に示す楽音波形
が本来得られるべきであるのに、上記量子化雑音の悪影
響により、第３図（ｂ）に示すように楽音波形が歪んで
しまうという問題を生じる。また、遅延フィードバック
型の楽音合成装置に限らず、例えば残響効果付加装置等
の音響装置においても、楽音波形を記憶することによ
り、所定の音響効果を得るようにしているものが多い。
この場合においても、コスト上の制約により波形値の記
憶に要するビット数が制約され、装置の性能が制限され
てしまうという問題があった。

この発明は、上述した問題点に鑑みてなされたもの
で、波形値をビット数の少ない浮動小数点形式に変換
し、しかも、その変換の際の誤差に起因する波形の歪が
小さくなるように考慮されたリニア／フロート変換器を
提供すると共に、このリニア／フロート変換器を用いる
ことにより、小規模でありながら質の良い楽音の合成を
することができる楽音合成装置を提供することを目的と
している。

「課題を解決するための手段」 第１の発明は、リニア形式データを浮動小数点形式デ
ータに変換するリニア／フロート変換手段と、 前記リニア／フロート変換手段から出力される浮動小
数点形式データをリニア形式データに逆変換して出力す
るフロート／リニア変換手段と、 前記リニア／フロート変換手段に入力されるリニア形
式データおよび前記フロート／リニア変換手段から出力
されるリニア形式データの差分を演算する減算手段と、 被処理リニア形式データに対し、前記減算手段から得
られる差分を加算し、該加算結果を前記リニア／フロー
ト変換手段に供給する加算手段とを具備することを特徴
としている。

第２の発明は、リニア形式の波形値が入力され、浮動
小数点形式の波形値に変換して出力する上記第１の発明
によるリニア／フロート変換器と、 前記浮動小数点形式の波形値を所定時間に亙って記憶
する記憶手段と、 前記記憶手段から読み出された浮動小数点形式の波形
値をリニア形式の波形値に変換して出力するフロート／
リニア変換手段と、 前記リニア形式あるいは浮動小数点形式の波形値に対
して所定の処理を施し、同一形式で出力する波形処理手
段とを閉ループ状に接続してなり、該閉ループの任意の
ノードから波形値を取り出すことを特徴としている。

「作用」 上記第１の発明によれば、浮動小数点化に伴う誤差が
その後の浮動小数点化に原波形の波形値に加味されるの
で、浮動小数点化に伴う波形の歪を抑えることができ
る。また、上記第２の発明によれば、楽音波形を合成す
るために波形値の記憶を行うに際し、波形値を浮動小数
点化して記憶するようにしたので、記憶手段の規模を小
さくすることができる。また、この浮動小数点化を第１
の発明によるリニア／フロート変換器によって行うの
で、質の良い楽音合成を行うことができる。

「実施例」 以下、図面を参照してこの発明の一実施例について説
明する。

第１図はこの発明の一実施例による楽音合成装置の構
成を示すブロック図である。この楽音合成装置は、前述
した第２図の構成に加え、加算器５、リニア／フロート
変換器６、フロート／リニア変換器７、減算器８、１サ
ンプリング周期遅延回路９およびフロート／リニア変換
器10が設けられている。初期波形が入力されることによ
り、加算器１から27ビットのリニア形式の波形値が出力
され、この波形値は加算器５の第１の被加算入力端に入
力される。加算器５から出力される27ビットの出力はリ
ニア／フロート変換器６によって指数部４ビットおよび
仮数部12ビットからなる16ビット浮動小数点形式のデー
タに変換され、遅延回路２に入力される。また、この16
ビット浮動小数点形式のデータは、フロート／リニア変
換器７によって27ビットのリニア形式のデータに逆変換
され、減算器８によって元のデータ、すなわち、加算器
５の出力データとの差が演算される。そして、減算器８
の減算結果、すなわち、リニア／フロート変換器６によ
って行われた浮動小数点形式化処理の誤差が１サンプリ
ング周期遅延回路９を介すことにより１サンプリング周
期遅延されて加算器５の第２被加算入力端に入力され、
加算器１からの入力データに加算される。一方、遅延回
路２に入力された16ビット浮動小数点形式のデータは、
所定時間経過後に出力され、フロート／リニア変換器10
によって27ビットのリニア形式のデータに変換され、フ
ィルタ３に入力される。以下、上述した第２図の構成の
場合と同様の動作が行われる。

このように、27ビットの波形値を16ビット浮動小数点
形式のデータに変換して遅延回路２に入力するようにし
ているので、前述した第２図の構成に比べて遅延回路２
のビット幅を削減することができ、必要な素子数を減ら
すことができる。また、この楽音合成装置の場合、加算
器１に与えられた初期波形が、加算器１→加算器５→リ
ニア／フロート変換器６→遅延回路２→フロート／リニ
ア変換器10→フィルタ３→乗算器４からなる閉ループを
繰り返し循環し、循環が繰り返されるに従い、波形値は
次第に小さくなってゆく。ここで、波形値がリニア／フ
ロート変換器６によって変換される際に誤差が発生した
としても、その誤差が１サンプリング周期遅れて加算器
１の出力波形値に加えられる。従って、上記浮動小数点
化に伴う楽音波形への悪影響を実質的に低減することが
でき、質の良い減衰音が得られる。更に、遅延回路９の
出力にノイズを加えるようにすると、量子化ノイズのス
ペクトル分布を平坦化することができ、聴感上のノイズ
レベルを低減することができる。

なお、この発明は、遅延手段を含む各種音響効果装
置、例えば残響効果付与、音場効果付与、フィルタ一般
に適用してもよい。また、特開昭63−40199号公報に示
されたようなウェーブガイドネットワークにも適用する
ことができる。また、減衰音の合成のみならず、波形値
の遅延あるいは記憶を必要とする持続音の合成装置に適
用することも可能である。

「発明の効果」 以上説明したように、この発明によれば、S/N比を損
なうことなく、楽音波形の情報量を縮減することがで
き、楽音波形を記憶する場合の記憶装置の規模を小さく
することができる。また、記憶した波形に基づいて楽音
波形を合成する場合にあっては、質の良い楽音波形が得
られるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による楽音合成装置の構成
を示すブロック図、第２図は従来の楽音合成装置の構成
を示すブロック図、第３図は従来の楽音合成装置の問題
点を説明する図である。 １……加算器、３……デジタルローパスフィルタ、 ４……乗算器、 ２……遅延回路、 ５……加算器、６……リニア／フロート変換器、 7,10……フロート／リニア変換器、８……減算器、９…
…１サンプリング周期遅延回路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】リニア形式データを浮動小数点形式データ
   に変換するリニア／フロート変換手段と、 前記リニア／フロート変換手段から出力される浮動小数
   点形式データをリニア形式データに逆変換して出力する
   フロート／リニア変換手段と、 前記リニア／フロート変換手段に入力されるリニア形式
   データおよび前記フロート／リニア変換手段から出力さ
   れるリニア形式データの差分を演算する減算手段と、 被処理リニア形式データに対し、前記減算手段からえら
   れる差分を加算し、該加算結果を前記リニア／フロート
   変換手段に供給する加算手段と を具備することを特徴とするリニア／フロート変換器。
2. 【請求項２】リニア形式の波形値が入力され、浮動小数
   点形式の波形値に変換して出力する請求項１記載のリニ
   ア／フロート変換器と、 前記浮動小数点形式の波形値を所定時間に亙って記憶す
   る記憶手段と、 前記記憶手段から読み出された浮動小数点形式の波形値
   をリニア形式の波形値に変換して出力するフロート／リ
   ニア変換手段と、 前記リニア形式あるいは浮動小数点形式の波形値に対し
   て所定の処理を施し、同一形式で出力する波形処理手段
   と を閉ループ状に接続してなり、該閉ループの任意のノー
   ドから波形値を取り出すことを特徴とする請求項１記載
   のリニア／フロート変換器を用いた楽音合成装置。