JP2814996B2 - 狭ピッチリード端子対応基板及び混成集積回路装置 - Google Patents
狭ピッチリード端子対応基板及び混成集積回路装置Info
- Publication number
- JP2814996B2 JP2814996B2 JP8198962A JP19896296A JP2814996B2 JP 2814996 B2 JP2814996 B2 JP 2814996B2 JP 8198962 A JP8198962 A JP 8198962A JP 19896296 A JP19896296 A JP 19896296A JP 2814996 B2 JP2814996 B2 JP 2814996B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lands
- lead terminal
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表裏両面にリード
端子取付ランドを有する基板およびその基板を用いた混
成集積回路装置に関する。
端子取付ランドを有する基板およびその基板を用いた混
成集積回路装置に関する。
【０００２】
【従来の技術】図３は、従来の混成集積回路装置の第１
の例の、リード端子取付部の表面を示す平面図、図４
は、図３の線Ｃ−Ｄ断面図、図５は、従来の混成集積回
路装置の第２の例の、リード端子取付部の表面を示す平
面図、図６は、図５の線Ｅ−Ｆ断面図である。
の例の、リード端子取付部の表面を示す平面図、図４
は、図３の線Ｃ−Ｄ断面図、図５は、従来の混成集積回
路装置の第２の例の、リード端子取付部の表面を示す平
面図、図６は、図５の線Ｅ−Ｆ断面図である。
【０００３】図３，図４に従来の第１の例として示すよ
うに、従来の一般の混成集積回路装置では、基板１１端
に等間隔にランド１２，１４が配置され、基板１１をク
ランプする構造のリード端子１６が取り付けられてい
た。
うに、従来の一般の混成集積回路装置では、基板１１端
に等間隔にランド１２，１４が配置され、基板１１をク
ランプする構造のリード端子１６が取り付けられてい
た。
【０００４】混成集積回路装置の製造において、基板に
リード端子を接続する場合、リード端子クランプ部を取
付ランドに重ねるように取り付け、その後半田ディップ
によって取付ランド１２，１４に半田を付着させリード
端子を基板に固定させる。
リード端子を接続する場合、リード端子クランプ部を取
付ランドに重ねるように取り付け、その後半田ディップ
によって取付ランド１２，１４に半田を付着させリード
端子を基板に固定させる。
【０００５】ところが、リードピッチが狭い場合、半田
ディップ工程で隣接するランド間を接続してしまういわ
ゆる半田ブリッジ現象が生ずる。
ディップ工程で隣接するランド間を接続してしまういわ
ゆる半田ブリッジ現象が生ずる。
【０００６】図５，図６に示す従来の第２の例は、この
ような現象を避けるために、例えば特開昭６３−２０４
６９１のように、取付ランド２２，２４を基板２１の表
裏面交互に千鳥状に配置し、ランド間ギャップを広げブ
リッジを防止する方法が採られている。
ような現象を避けるために、例えば特開昭６３−２０４
６９１のように、取付ランド２２，２４を基板２１の表
裏面交互に千鳥状に配置し、ランド間ギャップを広げブ
リッジを防止する方法が採られている。
【０００７】
【発明が解決しようとする課題】近年、混成集積回路装
置の分野でも、小型化、高機能化の要求は強く、基板サ
イズの小型化、リード本数の増加が必要になってきてい
る。
置の分野でも、小型化、高機能化の要求は強く、基板サ
イズの小型化、リード本数の増加が必要になってきてい
る。
【０００８】リード本数の増大あるいは基板の小型化な
どによりリードの約１ｍｍピッチ以下への狭ピッチ化を
図った場合、リード取付の半田ディップ時に隣接する取
付ランド間で半田がショートするいわゆる半田ブリッジ
現象が発生し、歩留まりの低下を引き起こすという欠点
がある。
どによりリードの約１ｍｍピッチ以下への狭ピッチ化を
図った場合、リード取付の半田ディップ時に隣接する取
付ランド間で半田がショートするいわゆる半田ブリッジ
現象が発生し、歩留まりの低下を引き起こすという欠点
がある。
【０００９】例えば１．０ｍｍピッチの場合、０．３５
ｍｍ幅のリード端子を０．７ｍｍ幅のランドに接続した
場合、ギャップ０．３ｍｍとなるが、上述の第１の例の
半田ブリッヂ発生率は、約５０％程度という大きな数字
を示した。
ｍｍ幅のリード端子を０．７ｍｍ幅のランドに接続した
場合、ギャップ０．３ｍｍとなるが、上述の第１の例の
半田ブリッヂ発生率は、約５０％程度という大きな数字
を示した。
【００１０】また半田ショートを防ぐため従来の技術の
欄で述べた上述の第２の例のように、取付ランドを基板
の表裏面交互に千鳥状に配置する場合は、次のような欠
点がある。
欄で述べた上述の第２の例のように、取付ランドを基板
の表裏面交互に千鳥状に配置する場合は、次のような欠
点がある。
【００１１】１．リード端子が基板片側のランドで固定
されているので、リード端子の取付強度が弱い。
されているので、リード端子の取付強度が弱い。
【００１２】２．ランドが片側にのみ配置されているの
で、裏側のランドに配線を接続した場合、スルーホール
等が必要になり、基板コストアップや配線密度の低下を
招く。
で、裏側のランドに配線を接続した場合、スルーホール
等が必要になり、基板コストアップや配線密度の低下を
招く。
【００１３】また、すべてのリード端子取付ランドを細
くすると、リード取付強度が低下したりリード端子幅に
対しリード取付工程でのずれが発生するという欠点があ
る。
くすると、リード取付強度が低下したりリード端子幅に
対しリード取付工程でのずれが発生するという欠点があ
る。
【００１４】そこで本発明の目的は、リードピッチの狭
小化に対応し、基板表裏面に太い幅のランドと細い幅の
ランドとを交互に配置することにより、半田ブリッヂ現
象を発生させず、リード端子の取付強度も優れ、基板コ
ストの上昇や配線密度の低下を招かない、上述の欠点を
解消した基板およびその基板を用いた集積回路装置を提
供することである。
小化に対応し、基板表裏面に太い幅のランドと細い幅の
ランドとを交互に配置することにより、半田ブリッヂ現
象を発生させず、リード端子の取付強度も優れ、基板コ
ストの上昇や配線密度の低下を招かない、上述の欠点を
解消した基板およびその基板を用いた集積回路装置を提
供することである。
【００１５】
【課題を解決するための手段】本発明の狭ピッチリード
端子対応基板は、表裏両面にリード端子取付ランドを有
する基板において、リード端子取付ランドは、表裏それ
ぞれの面内で太いランドと細いランドが交互に配置さ
れ、かつ、基板表面の太いランドの直下の裏面に細いラ
ンドが配置され、基板表面の細いランドの直下の裏面に
は太いランドが配置されていることを特徴としている。
端子対応基板は、表裏両面にリード端子取付ランドを有
する基板において、リード端子取付ランドは、表裏それ
ぞれの面内で太いランドと細いランドが交互に配置さ
れ、かつ、基板表面の太いランドの直下の裏面に細いラ
ンドが配置され、基板表面の細いランドの直下の裏面に
は太いランドが配置されていることを特徴としている。
【００１６】そして本発明の混成集積回路装置は、この
狭ピッチリード端子対応基板を用いたものである。
狭ピッチリード端子対応基板を用いたものである。
【００１７】以上により太い幅のランドと細い幅のラン
ドが表裏で対になって一つのリード端子を支える構造を
採る。
ドが表裏で対になって一つのリード端子を支える構造を
採る。
【００１８】
【発明の実施の形態】次に、本発明の実施形態例につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１９】図１は、本発明の混成集積回路装置の一実
施形態例の、リード端子取付部の表面を示す平面図、図
２は、図１の線Ａ−Ｂ断面図である。
施形態例の、リード端子取付部の表面を示す平面図、図
２は、図１の線Ａ−Ｂ断面図である。
【００２０】図１，図２に示す例では、絶縁性の基板１
に、導体ペーストの印刷等によりリード端子取付ランド
２，３，４，５が形成される。本実施例では、リードピ
ッチが１ｍｍの場合について述べる。
に、導体ペーストの印刷等によりリード端子取付ランド
２，３，４，５が形成される。本実施例では、リードピ
ッチが１ｍｍの場合について述べる。
【００２１】基板１のリード端子取付ランドは、０．７
ｍｍ幅のランド２と０．４ｍｍ幅のランド３を同一ピッ
チで交互に配置されている。この配置により、０．７ｍ
ｍ幅のランドを均一に配置した場合に比べ、ランド間の
間隔を０．３ｍｍから０．４５ｍｍ広げることができ
る。
ｍｍ幅のランド２と０．４ｍｍ幅のランド３を同一ピッ
チで交互に配置されている。この配置により、０．７ｍ
ｍ幅のランドを均一に配置した場合に比べ、ランド間の
間隔を０．３ｍｍから０．４５ｍｍ広げることができ
る。
【００２２】基板１の裏面のリード取付ランドは、表面
と同様、０．７ｍｍ幅のランド４と０．４ｍｍ幅のラン
ド５を交互に配置するが、表裏の関係でも０．７ｍｍの
ランドと０．４ｍｍのランドが対となるように配置す
る。
と同様、０．７ｍｍ幅のランド４と０．４ｍｍ幅のラン
ド５を交互に配置するが、表裏の関係でも０．７ｍｍの
ランドと０．４ｍｍのランドが対となるように配置す
る。
【００２３】これらのランド２，５，３，４に、０．３
５ｍｍ幅のリード端子６を取付ランドと重なるよう圧入
し、半田ディップにより固定する（半田は図示していな
い）。
５ｍｍ幅のリード端子６を取付ランドと重なるよう圧入
し、半田ディップにより固定する（半田は図示していな
い）。
【００２４】この結果、従来例（１．０ｍｍピッチ 取
付ランド幅０．７ｍｍ）による端子取付の場合の半田ブ
リッジ発生率約５３．８％であったものが、本発明
（１．０ｍｍピッチ 取付ランド幅０．７ｍｍ，幅０．
４ｍｍ交互）の場合、発生率０％とすることができた。
付ランド幅０．７ｍｍ）による端子取付の場合の半田ブ
リッジ発生率約５３．８％であったものが、本発明
（１．０ｍｍピッチ 取付ランド幅０．７ｍｍ，幅０．
４ｍｍ交互）の場合、発生率０％とすることができた。
【００２５】また、各リード端子は、幅０．７ｍｍのラ
ンドと幅０．４ｍｍのランドとにより保持されているの
でリード端子取付強度は、幅０．７ｍｍのランドを両面
に均一に配置した場合と比較して殆ど同じであった。
ンドと幅０．４ｍｍのランドとにより保持されているの
でリード端子取付強度は、幅０．７ｍｍのランドを両面
に均一に配置した場合と比較して殆ど同じであった。
【００２６】また、０．４ｍｍ幅のランドで均一に配置
した場合は、リード端子の幅が０．３５ｍｍなのでラン
ドとリード端子の取付け時のずれなどでリード端子取付
強度が弱くなるが、本発明によりこの欠点は回避でき
る。
した場合は、リード端子の幅が０．３５ｍｍなのでラン
ドとリード端子の取付け時のずれなどでリード端子取付
強度が弱くなるが、本発明によりこの欠点は回避でき
る。
【００２７】さらに、本発明による基板では、表裏に同
じ信号のランドがあるため、設計時の配線の自由度が大
きく、また無駄なスルーホールが必要ないので安価で高
機能な混成集積回路を実現できる。
じ信号のランドがあるため、設計時の配線の自由度が大
きく、また無駄なスルーホールが必要ないので安価で高
機能な混成集積回路を実現できる。
【００２８】
【発明の効果】以上説明したように本発明は、リード端
子取付ランドが、基板の表裏両面それぞれの面内で太い
ランドと細いランドとを交互に配置され、かつ基板表面
にある太いまたは細いランドと基板裏面にある細いまた
太いはランドとがそれぞれ対を成すように配置される構
造とすることにより、半田ブリッヂ現象を発生させず、
リード端子の取付強度もよく、基板コストの上昇や配線
密度の低下を招かない、狭ピッチリード端子対応基板お
よびその基板を用いた集積回路装置を提供することがで
きる効果がある。
子取付ランドが、基板の表裏両面それぞれの面内で太い
ランドと細いランドとを交互に配置され、かつ基板表面
にある太いまたは細いランドと基板裏面にある細いまた
太いはランドとがそれぞれ対を成すように配置される構
造とすることにより、半田ブリッヂ現象を発生させず、
リード端子の取付強度もよく、基板コストの上昇や配線
密度の低下を招かない、狭ピッチリード端子対応基板お
よびその基板を用いた集積回路装置を提供することがで
きる効果がある。
【図１】本発明の混成集積回路装置の一実施形態例の、
リード端子取付部の表面を示す平面図である。
リード端子取付部の表面を示す平面図である。
【図２】図１の線Ａ−Ｂ断面図である。
【図３】従来の混成集積回路装置の第１の例の、リード
端子取付部の表面を示す平面図である。
端子取付部の表面を示す平面図である。
【図４】図３の線Ｃ−Ｄ断面図である。
【図５】従来の混成集積回路装置の第２の例の、リード
端子取付部の表面を示す平面図である。
端子取付部の表面を示す平面図である。
【図６】図５の線Ｅ−Ｆ断面図である。
１，１１，２１ 基板 ２，１２，２２ リード端子取付ランド（表面、太
幅） ３ リード端子取付ランド（表面、細幅） ４，１４，２４ リード端子取付ランド（裏面、太
幅） ５ リード端子取付ランド（裏面、細幅） ６，１６，２６ リード端子 ｐ1，ｐ2，ｐ3 リ−ド端子のピッチ Ａ−Ｂ，Ｃ−Ｄ，Ｅ−Ｆ 切断面の線
幅） ３ リード端子取付ランド（表面、細幅） ４，１４，２４ リード端子取付ランド（裏面、太
幅） ５ リード端子取付ランド（裏面、細幅） ６，１６，２６ リード端子 ｐ1，ｐ2，ｐ3 リ−ド端子のピッチ Ａ−Ｂ，Ｃ−Ｄ，Ｅ−Ｆ 切断面の線
Claims (2)
- 【請求項１】 表裏両面にリード端子取付ランドを有す
る基板において、 前記リード端子取付ランドは、表裏それぞれの面内で太
いランドと細いランドが交互に配置され、かつ、基板表
面の太いランドの直下の裏面に細いランドが配置され、
基板表面の細いランドの直下の裏面には太いランドが配
置されていることを特徴とする、狭ピッチリード端子対
応基板。 - 【請求項２】 請求項１記載の狭ピッチリード端子対応
基板を用いた混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198962A JP2814996B2 (ja) | 1996-07-29 | 1996-07-29 | 狭ピッチリード端子対応基板及び混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198962A JP2814996B2 (ja) | 1996-07-29 | 1996-07-29 | 狭ピッチリード端子対応基板及び混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1051091A JPH1051091A (ja) | 1998-02-20 |
| JP2814996B2 true JP2814996B2 (ja) | 1998-10-27 |
Family
ID=16399831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8198962A Expired - Fee Related JP2814996B2 (ja) | 1996-07-29 | 1996-07-29 | 狭ピッチリード端子対応基板及び混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2814996B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7239902B2 (ja) * | 2021-07-14 | 2023-03-15 | 凸版印刷株式会社 | 可撓性配線基板、および調光ユニット |
-
1996
- 1996-07-29 JP JP8198962A patent/JP2814996B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1051091A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0318113A (ja) | ノイズフィルタの取付け構造 | |
| JP2858834B2 (ja) | プリント配線基板 | |
| JP2814996B2 (ja) | 狭ピッチリード端子対応基板及び混成集積回路装置 | |
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| US4785141A (en) | Wiring structure of termination circuit | |
| JPH06260226A (ja) | 基板接続方法及び基板接続端子 | |
| US6693243B1 (en) | Surface mounting component and mounted structure of surface mounting component | |
| JPH06202136A (ja) | 液晶装置 | |
| JP2000261109A (ja) | 配線基板 | |
| JP2961356B2 (ja) | 半田付端子 | |
| JP2863079B2 (ja) | プリント基板用ピンヘッダー | |
| JPH0574526A (ja) | プリント基板とコネクタおよびその接続方法 | |
| CN220798629U (zh) | 软性电路板的内引线结构 | |
| JPH11346036A (ja) | 電気基板および電気実装装着方法 | |
| JP3928152B2 (ja) | プリント配線板 | |
| JP2570581B2 (ja) | 垂直型表面実装半導体パッケージ | |
| JPH05129767A (ja) | プリント配線基板 | |
| JPH0318110A (ja) | ノイズフィルタの取付け構造 | |
| JP2633721B2 (ja) | 面実装用ネットワーク型電子部品 | |
| KR200157441Y1 (ko) | 점퍼용칩 | |
| JPH06204629A (ja) | ワイヤ配線板 | |
| JPH04152708A (ja) | 印刷配線板 | |
| JPH06204652A (ja) | プリント回路基板 | |
| JPH0955580A (ja) | プリント基板 | |
| JPH064605Y2 (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |