CN220798629U - 软性电路板的内引线结构 - Google Patents

软性电路板的内引线结构 Download PDF

Info

Publication number
CN220798629U
CN220798629U CN202322430179.1U CN202322430179U CN220798629U CN 220798629 U CN220798629 U CN 220798629U CN 202322430179 U CN202322430179 U CN 202322430179U CN 220798629 U CN220798629 U CN 220798629U
Authority
CN
China
Prior art keywords
space
redundant
circuit board
flexible circuit
larger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322430179.1U
Other languages
English (en)
Inventor
许文萍
谢依凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Application granted granted Critical
Publication of CN220798629U publication Critical patent/CN220798629U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

一种软性电路板的内引线结构包含软性电路板、线路层及冗余线路层,该软性电路板的芯片设置区用以设置芯片,该芯片的多个导接元件设置于该芯片设置区中的多个导接点上,该线路层具有多个内引线,各该内引线的连接端位设置于各该导接点上而各该导接元件电性连接,相邻的两个内引线之间具有空间,该冗余线路层的至少一个该第一冗余线路设置于该间距大于50um的该空间中使该空间被区分为多个该间距不大于50um的该空间,剩余未设置该第一冗余线路且该间距大于50um的该空间的数量占所有的该空间的数量的0.5%以下。

Description

软性电路板的内引线结构
技术领域
本实用新型是关于一种软性电路板,特别是关于一种软性电路板的内引线结构。
背景技术
软性电路板为一种具有可挠性的电路板,具有可挠性的电路板在安装上具有弹性而相当适用于现今讲求轻薄的电子产品上,一般软性电路板具有软性基板及位于软性基板上的图案化线路,该软性基板上具有芯片设置区供芯片设置,部份的图案化线路也会延伸至芯片设置区中与芯片的多个凸块连接而提供信号传输。部份延伸至芯片设置区中的图案化线路被称为内引线(i nner-l ead),由于内引线的主要目的是提供芯片与其余的图案化线路电性连接,芯片上凸块之间的间距则需视其功能而决定排列方式,因此,凸块之间的间距并非均等,这也造成内引线与内引线之间的间距分布相当不一致。
软性基板上的图案化线路是由湿式蚀刻而成,湿式蚀刻是借由流动的蚀刻液对未被图案化光阻覆盖的金属层进行蚀刻而留下被图案化光阻覆盖的金属层。因此,内引线与内引线之间的间距分布不一致时,会因为图案化光阻的通道空间的大小不同让蚀刻液的流动速度不平均,蚀刻液的流动速度不平均会造成金属层被蚀刻的程度不一,进而导致内引线的宽度分布不均,更甚是让间距较大的内引线的横截面因为蚀刻液流速较快的缘故而被蚀刻为上窄下宽的梯形。
实用新型内容
本实用新型的主要目的是在间距较大的内引线之间设置冗余线路,让内引线之间的空间的间距小于50um,以避免蚀刻液流速不均的问题。
本实用新型的一种软性电路板的内引线结构包含软性电路板、线路层及冗余线路层,该软性电路板具有上表面,该上表面具有芯片设置区,该芯片设置区用以设置芯片,该芯片具有多个导接元件,所述多个导接元件设置于该芯片设置区中的多个导接点上,该线路层设置于该上表面,该线路层具有多个内引线,各该内引线的连接端位于该芯片设置区中,各该连接端并设置于各该导接点上而各该导接元件电性连接,相邻的两个内引线之间具有空间,其中,部份的所述空间的间距大于50um,部份的所述空间的该间距不大于50um,该冗余线路层设置于该上表面,该冗余线路层具有多个第一冗余线路,所述多个第一冗余线路皆并未与任一该导接元件电性连接,至少一个该第一冗余线路设置于该间距大于50um的该空间中使该空间被区分为多个该间距不大于50um的该空间,其中剩余未设置该第一冗余线路且该间距大于50um的该空间的数量占所有的该空间的数量的0.5%以下。
较佳地,该冗余线路层具有至少一个第二冗余线路,所述第二冗余线路皆并未与任一该导接元件电性连接,该第二冗余线路设置于该间距大于50um的该空间中,该第二冗余线路将该空间区分为该间距不大于50um的该空间及该间距大于50um的该空间,该第二冗余线路的横截面为梯形。
较佳地,该冗余线路层具有至少两个该第二冗余线路,两个该第二冗余线路设置于同一该间距大于50um的该空间中,两个该第二冗余线路区分为多个该间距不大于50um的该空间及该间距大于50um的该空间,各该间距不大于50um的该空间位于各该第二冗余线路及各该内引线之间,该间距大于50um的该空间位于所述第二冗余线路之间。
较佳地,各该内引线具有第一显露面及第一连接面,该第一连接面连接该软性电路板的该上表面,该第一连接面的宽度与该第一显露面的宽度之间的差值小于2um。
较佳地,各该第二冗余线路具有第二显露面及第二连接面,该第二连接面连接该软性电路板的该上表面,该第二连接面的宽度大于该第二显露面的宽度,且该第二连接面的该宽度与该第二显露面的该宽度之间的差值大于2um。
较佳地,相邻该第二冗余线路的各该内引线的横截面为矩形。
较佳地,所述空间中最大的该间距与最小的该间距的比值小于6。
较佳地,各该第一冗余线路的宽度介于6~100um之间,各该第一冗余线路的长度大于70um。
较佳地,各该第一冗余线路具有第一线段及第二线段,该第一线段及该第二线段平行各该内引线,该第一线段及该第二线段之间具有让位空间,该让位空间的宽度介于10~30um之间。
较佳地,多个该第一冗余线路设置于该间距大于50um的该空间中使该空间被区分为多个该间距不大于50um的该空间。
本实用新型借由在该间距大于50um的该空间中设置至少一个该第一冗余线路使该空间被区分为多个该间距不大于50um的该空间,让剩余未设置该第一冗余线路且该间距大于50um的该空间的数量占所有的该空间的数量的0.5%以下,以减少蚀刻液在该间距较大的该空间中所产生的流速较快的问题,进而避免该内引线被蚀刻为梯形。
附图说明
图1:依据本实用新型的一实施例,一软性电路板的内引线结构的俯视图。
图2:依据本实用新型的一实施例,一软性电路板的内引线结构的剖视图。
图3:依据本实用新型的第一实施例,一软性电路板的内引线结构的局部放大图。
图4:依据本实用新型的该第一实施例,该软性电路板的内引线结构的局部剖视图。
图5:依据本实用新型的第二实施例,一软性电路板的内引线结构的局部放大图。
图6:依据本实用新型的第三实施例,一软性电路板的内引线结构的局部放大图。
图7:依据本实用新型的第四实施例,一软性电路板的内引线结构的局部放大图。
图8:依据本实用新型的该第四实施例,该软性电路板的内引线结构的局部剖视图。
【主要元件符号说明】
100:软性电路板的内引线结构 110:软性电路板
111:上表面 111a:芯片设置区
111b:传输线路设置区 111c:外引线设置区
111d:导接点 120:线路层
121:内引线 121a:连接端
121b:第一显露面 121c:第一连接面
122:传输线 123:外引线
130:冗余线路层 131:第一冗余线路
131a:第一线段 131b:第二线段
132:第二冗余线路 132a:第二显露面
132b:第二连接面 C:芯片
B:导接元件 S:空间
BS:让位空间 W:宽度
L:长度
具体实施方式
请参阅图1,其为本实用新型的一实施例,一种软性电路板的内引线结构100的俯视图,该软性电路板的内引线结构100包含软性电路板110、线路层120及冗余线路层130,该软性电路板110具有上表面111,该线路层120及该冗余线路层130皆设置于该上表面111,图式中的该线路层120及该冗余线路层130虽是以整片空白显示,但实际上该线路层120及该冗余线路层130是由数个细微线路构成。其中,位于该线路层120两侧的该冗余线路层130并未提供信号传输,而是用以增加该软性电路板110的强度,以利该软性电路板110进行不同工艺。
请参阅图1及图2,图2为该软性电路板的内引线结构100的剖视图,该软性电路板110的该上表面111可区分为芯片设置区111a、传输线路设置区111b及外引线设置区111c,该芯片设置区111a位于该上表面111靠近中心的位置,该外引线设置区111c则位于该上表面111的上下两个边缘,该传输线路设置区111b则位于该芯片设置区111a及该外引线设置区111c之间。该芯片设置区111a用以设置芯片C,该芯片C具有多个导接元件B,所述多个导接元件B设置于该芯片设置区111a中的多个导接点111d上,其中所述多个导接元件B为预先形成于该芯片C上的凸块或焊球,但本实用新型并不在此限。
该线路层120具有多个内引线121、多个传输线122及多个外引线123,所述多个内引线121邻近该芯片设置区111a且部份延伸至该芯片设置区111a中,所述多个外引线123位于该外引线设置区111c中,所述多个传输线122位于该传输线路设置区111b中,且各该传输线122的两端分别连接各该内引线121及各该外引线123以提供各该内引线121及各该外引线123之间电性连接。其中,所述多个内引线121、所述多个传输线122及所述多个外引线123是电镀于该上表面111的铜箔经由图案化蚀刻而成。
请参阅图2及图3,图3为该软性电路板的内引线结构100的第一实施例的芯片设置区111a的局部放大图,图中横虚线以上的区域为设置该芯片的该芯片设置区111a,横虚线以下的区域为该传输线路设置区111b。该内引线121延伸至该芯片设置区111a中的部份定义为各该内引线121的连接端121a,各该连接端121a并设置于各该导接点111d上,而在该芯片C设置于该芯片设置区111a时与各该导接元件B电性连接。其中,该芯片C的各该导接元件B可为锡与其他金属的合金,该芯片C以热压合的方式设置于该芯片设置区111a中时,可让各该内引线121的该导接端121a与各该导接元件B共晶连接而让该芯片C与该线路层120电性连接。在本实施例中,相邻的两个内引线121之间具有空间S,基于该芯片C的各该导接元件B之间间距的不同,部份的所述空间S的间距大于50um,部份的所述空间S的该间距不大于50um。图3中仅揭示有一个该间距大于50um的该空间,但实际上整个该芯片设置区111a会因为该芯片C的所述多个导接元件B的布局设计而有着多个该间距大于50um的该空间,图3仅为局部的示意图。
请参阅图3,该冗余线路层130另具有多个第一冗余线路131,所述多个第一冗余线路131皆并未与任一该导接元件B电性连接,至少一个该第一冗余线路131设置于该间距大于50um的该空间S中使该空间S被区分为多个该间距不大于50um的该空间S,令剩余未设置该第一冗余线路131且该间距大于50um的该空间S的数量占所有的该空间S的数量的0.5%以下,且所述空间S中最大的该间距与最小的该间距的比值小于6,借此让邻近该芯片设置区111a的线路间的空间能够近似。
由于所述多个内引线121、所述多个传输线122及所述多个外引线123是以湿式蚀刻而成,因此,本实施例借由所述多个第一冗余线路131设置于该间距大于50um的该空间S,让所述多个内引线121之间的该空间S的间距不大于50um的比例大于99.5%,可让蚀刻工艺中的蚀刻液通过所述多个内引线121之间的该空间S的流速近似,而避免各该内引线121因为蚀刻程度不同所产生的线路宽度不均的问题。此外,由于所述多个内引线121之间的空间S的间距不大于50um,蚀刻液通过该空间S的流速较为和缓,令所述多个内引线121及所述多个第一冗余线路131的横截面皆为矩形,避免蚀刻液流速过快导致该内引线121的该横截面被蚀刻成上窄下宽的梯形。
请参阅图4,由于湿式蚀刻为等向性蚀刻,实际形成的所述多个内引线121及所述多个第一冗余线路131的该横截面并非几何中的矩形,而是外轮廓近似矩形,本说明书所述的矩形定义如下,各该内引线121具有第一显露面121b及第一连接面121c,该第一连接面121c连接该软性电路板110的该上表面111,该第一连接面121c的宽度与该第一显露面121b的宽度之间的差值小于2um,同样地,各该第一冗余线路131的连接面及显露面的宽度的差异亦小于2um使其外轮廓近似矩形。
较佳的,请参阅图3,各该第一冗余线路131的宽度W介于6~100um之间,各该第一冗余线路131的长度L大于70um,以避免各该第一冗余线路131影响后续芯片下的底部填充胶的流动性,并可防止该软性电路板110的应力因为各该第一冗余线路131的设置而过于集中。
请参阅图5,其为本实用新型的第二实施例,该软性电路板的内引线结构100的局部放大图,在本实施例中,各该第一冗余线路131具有第一线段131a及第二线段131b,该第一线段131a及该第二线段131b平行各该内引线121,该第一线段131a及该第二线段131b之间具有让位空间BS,该让位空间BS的宽度介于10~30um之间。本实施例将各该第一冗余线路131分为两个分离的线段,且两个线段之间的该让位空间BS可供底部填充胶通过而可再进一步地避免各该第一冗余线路131影响底部填充胶的流动。
请参阅图6,其为本实用新型的第三实施例,该软性电路板的内引线结构100的局部放大图,由于大于50um的该空间S的该间距较大,本实施例是将多个该第一冗余线路131设置于单一个该间距大于50um的该空间S中使该空间S被区分为多个该间距不大于50um的该空间S,在单一个该间距大于50um的该空间S中设置多个该第一冗余线路131可降低各该第一冗余线路131的宽度,以避免较宽的该第一冗余线路131让该软性电路板110的应力过于集中而在该芯片C热压合时产生剥离的问题。
请参阅图7,其为本实用新型的第四实施例,该冗余线路层130具有至少一个第二冗余线路132,所述第二冗余线路132皆并未与任一该导接元件B电性连接,该第二冗余线路132设置于该间距大于50um的该空间S中,该第二冗余线路132将该空间S区分为该间距不大于50um的该空间S及该间距大于50um的该空间S。本实施例因为线路布局的限制,无法借由设置一个或多个该第一冗余线路131的方式将该间距大于50um的该空间S区分为多个该间距不大于50um的该空间S,因此通过在该空间S中设置该第二冗余线路132作为牺牲线路保护所述多个内引线121。请配合参阅图8,在湿式蚀刻工艺中,该第二冗余线路132所区分的该间距大于50um的该空间S中蚀刻液的流速会较快,但该第二冗余线路132所区分的该间距不大于50um的该空间S中蚀刻液的流速会较慢,因此,虽然该第二冗余线路132的横截面会因为蚀刻液的流速较快而被蚀刻为上窄下宽的梯形,但邻近该第二冗余线路132的该内引线121则会因为该第二冗余线路132而相邻该间距不大于50um的该空间S,因此蚀刻该内引线121的蚀刻液的流速并不会过快,令邻近该第二冗余线路132的该内引线121的该横截面仍是矩形。
该第二冗余线路132在本实施例中作为牺牲线路而被蚀刻为梯形,因此,该第二冗余线路132具有第二显露面132a及第二连接面132b,该第二连接面132b连接该软性电路板110的该上表面111,该第二连接面132b的宽度大于该第二显露面132a的宽度,且该第二连接面132b的该宽度与该第二显露面132a的该宽度之间的差值大于2um。
请再参阅图7及图8,由于各该空间S是位于两个该内引线121之间,若该空间S中只有单一个该第二冗余线路132时,虽然邻近该第二冗余线路132的该内引线121可受到该第二冗余线路132的保护,但位于另一侧离该第二冗余线路132较远的该内引线121则仍会受到流速较快的蚀刻液的影响。因此,较佳的,在本实施例中,该冗余线路层130具有至少两个该第二冗余线路132,两个该第二冗余线路132设置于同一该间距大于50um的该空间S中,两个该第二冗余线路132将该空间S区分为多个该间距不大于50um的该空间S及该间距大于50um的该空间S,各该间距不大于50um的该空间S位于各该第二冗余线路132及各该内引线121之间,该间距大于50um的该空间S位于所述第二冗余线路132之间。本实施例借由所述第二冗余线路132对该空间S的分割,让原本位于该空间S两侧的该内引线121皆相邻该间距不大于50um的该空间S,而避免在蚀刻中受到流速较快的蚀刻液的蚀刻,进而防止所述多个内引线121的该横截面被蚀刻为梯形。
本实用新型借由在该间距大于50um的该空间S中设置至少一个该第一冗余线路131使该空间S被区分为多个该间距不大于50um的该空间S,让剩余未设置该第一冗余线路131且该间距大于50um的该空间S的数量占所有的该空间S的数量的0.5%以下,以减少蚀刻液在该间距较大的该空间中所产生的流速较快的问题,进而避免该内引线121被蚀刻为梯形。
以上所述,仅是本实用新型的较佳实施例而已,并非对本实用新型做任何形式上的限制,虽然本实用新型已以较佳实施例揭露如上,然而并非用以限定本实用新型,任何熟悉本专业的技术人员,在不脱离本实用新型技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。

Claims (10)

1.一种软性电路板的内引线结构,其特征在于,包含:
软性电路板,具有上表面,该上表面具有芯片设置区,该芯片设置区用以设置芯片,该芯片具有多个导接元件,所述多个导接元件设置于该芯片设置区中的多个导接点上;
线路层,设置于该上表面,该线路层具有多个内引线,各该内引线的连接端位于该芯片设置区中,各该连接端并设置于各该导接点上而各该导接元件电性连接,相邻的两个内引线之间具有空间,其中,部份的所述空间的间距大于50um,部份的所述空间的该间距不大于50um;以及
冗余线路层,设置于该上表面,该冗余线路层具有多个第一冗余线路,所述多个第一冗余线路皆并未与任一该导接元件电性连接,至少一个该第一冗余线路设置于该间距大于50um的该空间中使该空间被区分为多个该间距不大于50um的该空间,其中剩余未设置该第一冗余线路且该间距大于50um的该空间的数量占所有的该空间的数量的0.5%以下。
2.根据权利要求1所述的软性电路板的内引线结构,其特征在于:该冗余线路层具有至少一个第二冗余线路,所述第二冗余线路皆并未与任一该导接元件电性连接,该第二冗余线路设置于该间距大于50um的该空间中,该第二冗余线路将该空间区分为该间距不大于50um的该空间及该间距大于50um的该空间,该第二冗余线路的横截面为梯形。
3.根据权利要求2所述的软性电路板的内引线结构,其特征在于:该冗余线路层具有至少两个该第二冗余线路,两个该第二冗余线路设置于同一该间距大于50um的该空间中,两个该第二冗余线路区分为多个该间距不大于50um的该空间及该间距大于50um的该空间,各该间距不大于50um的该空间位于各该第二冗余线路及各该内引线之间,该间距大于50um的该空间位于所述第二冗余线路之间。
4.根据权利要求2或3所述的软性电路板的内引线结构,其特征在于:各该内引线具有第一显露面及第一连接面,该第一连接面连接该软性电路板的该上表面,该第一连接面的宽度与该第一显露面的宽度之间的差值小于2um。
5.根据权利要求4所述的软性电路板的内引线结构,其特征在于:各该第二冗余线路具有第二显露面及第二连接面,该第二连接面连接该软性电路板的该上表面,该第二连接面的宽度大于该第二显露面的宽度,且该第二连接面的该宽度与该第二显露面的该宽度之间的差值大于2um。
6.根据权利要求2或3所述的软性电路板的内引线结构,其特征在于:相邻该第二冗余线路的各该内引线的横截面为矩形。
7.根据权利要求1所述的软性电路板的内引线结构,其特征在于:所述空间中最大的该间距与最小的该间距的比值小于6。
8.根据权利要求1所述的软性电路板的内引线结构,其特征在于:各该第一冗余线路的宽度介于6~100um之间,各该第一冗余线路的长度大于70um。
9.根据权利要求1所述的软性电路板的内引线结构,其特征在于:各该第一冗余线路具有第一线段及第二线段,该第一线段及该第二线段平行各该内引线,该第一线段及该第二线段之间具有让位空间,该让位空间的宽度介于10~30um之间。
10.根据权利要求1所述的软性电路板的内引线结构,其特征在于:多个该第一冗余线路设置于该间距大于50um的该空间中使该空间被区分为多个该间距不大于50um的该空间。
CN202322430179.1U 2023-07-25 2023-09-07 软性电路板的内引线结构 Active CN220798629U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW112127840 2023-07-25
TW112127840 2023-07-25

Publications (1)

Publication Number Publication Date
CN220798629U true CN220798629U (zh) 2024-04-16

Family

ID=90661163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202322430179.1U Active CN220798629U (zh) 2023-07-25 2023-09-07 软性电路板的内引线结构

Country Status (1)

Country Link
CN (1) CN220798629U (zh)

Similar Documents

Publication Publication Date Title
JP3429718B2 (ja) 表面実装用基板及び表面実装構造
KR20060124600A (ko) 배선 기판, 반도체 장치 및 표시 모듈
JP4819335B2 (ja) 半導体チップパッケージ
US7180182B2 (en) Semiconductor component
US20070096271A1 (en) Substrate frame
CN112445360B (zh) 触摸屏及显示装置
JPH1032221A (ja) プリント配線基板
KR102051533B1 (ko) 연성회로기판의 레이아웃 구조
CN220798629U (zh) 软性电路板的内引线结构
KR20090084710A (ko) 배선 회로 기판 및 그 제조 방법
CN112825600A (zh) 双面铜的软性电路板及其布线结构
KR100313655B1 (ko) 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법
CN104752336A (zh) 用于迹线上凸块(bot)组件的迹线设计
JP3244743U (ja) フレキシブル基板のインナーリード構造
JPH0562978A (ja) フリツプチツプ
JP4083142B2 (ja) 半導体装置
TWM651423U (zh) 軟性電路板之內引線結構
KR20220015913A (ko) 연성 회로 기판의 배선 구조
JP4488073B2 (ja) 電気接続装置
CN219876346U (zh) 一种波峰焊防连锡的插件封装结构
EP1480264A1 (en) Electrical circuit device
JP2638318B2 (ja) 印刷配線板
JPH1140698A (ja) 配線基板
JP2814996B2 (ja) 狭ピッチリード端子対応基板及び混成集積回路装置
CN115707176A (zh) 软性电路板的布线结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant