JP2792280B2 - マスタスライス方式プリスケーラ回路 - Google Patents
マスタスライス方式プリスケーラ回路Info
- Publication number
- JP2792280B2 JP2792280B2 JP3245101A JP24510191A JP2792280B2 JP 2792280 B2 JP2792280 B2 JP 2792280B2 JP 3245101 A JP3245101 A JP 3245101A JP 24510191 A JP24510191 A JP 24510191A JP 2792280 B2 JP2792280 B2 JP 2792280B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- master slice
- resistor
- prescaler circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、分周回路に用いられる
プリスケーラ回路をマスタスライス方式で形成したマス
タスライス方式プリスケーラ回路に関する。
プリスケーラ回路をマスタスライス方式で形成したマス
タスライス方式プリスケーラ回路に関する。
【０００２】
【従来の技術】周知のように、プリスケーラ回路は、複
数のフリップフロップ回路で構成される分周回路である
が、従来は専用設計によって形成される場合が多い。し
かし、ユーザの多様な要求に応えるためにはマスタスラ
イス方式に依る方が望ましい。この場合、プリスケーラ
回路は、ＶＨＦ帯以上の高周波信号による高速動作を要
求される回路である。一方、半導体集積回路では、ＶＨ
Ｆ帯以上の高周波領域となると、配線容量及び負荷抵抗
に寄生する浮遊容量が面積及び周囲長に比例して増加す
る。
数のフリップフロップ回路で構成される分周回路である
が、従来は専用設計によって形成される場合が多い。し
かし、ユーザの多様な要求に応えるためにはマスタスラ
イス方式に依る方が望ましい。この場合、プリスケーラ
回路は、ＶＨＦ帯以上の高周波信号による高速動作を要
求される回路である。一方、半導体集積回路では、ＶＨ
Ｆ帯以上の高周波領域となると、配線容量及び負荷抵抗
に寄生する浮遊容量が面積及び周囲長に比例して増加す
る。
【０００３】
【発明が解決しようとする課題】従って、プリスケーラ
回路をマスタスライス方式によって形成する場合、フリ
ップフロップ回路の負荷抵抗をどのように設定するかが
問題となる。即ち、フリップフロップ回路の負荷抵抗値
を、複数の抵抗パターンをメタライズで選択して設定す
ると、負荷抵抗の周囲長が長くなり、負荷抵抗に寄生す
る浮遊容量のうち周囲長に依存した浮遊容量の増加によ
ってプリスケーラ回路の最高動作周波数が低下する。ま
た、この低下分を補い所定の周波数で動作させるには回
路電流を増加させる必要があるという問題がある。
回路をマスタスライス方式によって形成する場合、フリ
ップフロップ回路の負荷抵抗をどのように設定するかが
問題となる。即ち、フリップフロップ回路の負荷抵抗値
を、複数の抵抗パターンをメタライズで選択して設定す
ると、負荷抵抗の周囲長が長くなり、負荷抵抗に寄生す
る浮遊容量のうち周囲長に依存した浮遊容量の増加によ
ってプリスケーラ回路の最高動作周波数が低下する。ま
た、この低下分を補い所定の周波数で動作させるには回
路電流を増加させる必要があるという問題がある。
【０００４】本発明の目的は、最高動作周波数の低下や
消費電流の増加を生じさせないマスタスライス方式プリ
スケーラ回路を提供することにある。
消費電流の増加を生じさせないマスタスライス方式プリ
スケーラ回路を提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、本発明のマスタスライス方式プリスケーラ回路は次
の如き構成を有する。即ち、第１発明のマスタスライス
方式プリスケーラ回路は、入力信号を分周又は可変分周
するプリスケーラ回路を構成する複数のフリップフロッ
プ回路をマスタスライス方式によって形成するマスタス
ライス方式プリスケーラ回路において； 前記複数のフ
リップフロップ回路の中のプリスケーラ回路を構成する
少なくとも１つのフリップフロップ回路の各負荷抵抗
は、それぞれ１つの抵抗パターンに固定的に配置した３
個以上の抵抗コンタクトを有し、前記各負荷抵抗の一方
の端に配設される抵抗コンタクトは常にフリップフロッ
プ回路に接続され、他の少なくとも２個の抵抗コンタク
トのいずれかによって電源に接続されることによって可
変設定されること； を特徴とするものである。
に、本発明のマスタスライス方式プリスケーラ回路は次
の如き構成を有する。即ち、第１発明のマスタスライス
方式プリスケーラ回路は、入力信号を分周又は可変分周
するプリスケーラ回路を構成する複数のフリップフロッ
プ回路をマスタスライス方式によって形成するマスタス
ライス方式プリスケーラ回路において； 前記複数のフ
リップフロップ回路の中のプリスケーラ回路を構成する
少なくとも１つのフリップフロップ回路の各負荷抵抗
は、それぞれ１つの抵抗パターンに固定的に配置した３
個以上の抵抗コンタクトを有し、前記各負荷抵抗の一方
の端に配設される抵抗コンタクトは常にフリップフロッ
プ回路に接続され、他の少なくとも２個の抵抗コンタク
トのいずれかによって電源に接続されることによって可
変設定されること； を特徴とするものである。
【０００６】また、第２発明のマスタスライス方式プリ
スケーラ回路は、入力信号を分周又は可変分周するプリ
スケーラ回路を構成する複数のフリップフロップ回路を
マスタスライス方式によって形成するマスタスライス方
式プリスケーラ回路において； 前記複数のフリップフ
ロップ回路の中のプリスケーラ回路を構成する少なくと
も１つのフリップフロップ回路の各負荷抵抗は、前記フ
リップフロップ回路に常に接続される一方の端の抵抗コ
ンタクトは固定され、他方の端はそれぞれ１つの抵抗パ
ターンに配置する抵抗コンタクトの位置の変更によって
可変設定されて電源に接続されること； を特徴とする
ものである。
スケーラ回路は、入力信号を分周又は可変分周するプリ
スケーラ回路を構成する複数のフリップフロップ回路を
マスタスライス方式によって形成するマスタスライス方
式プリスケーラ回路において； 前記複数のフリップフ
ロップ回路の中のプリスケーラ回路を構成する少なくと
も１つのフリップフロップ回路の各負荷抵抗は、前記フ
リップフロップ回路に常に接続される一方の端の抵抗コ
ンタクトは固定され、他方の端はそれぞれ１つの抵抗パ
ターンに配置する抵抗コンタクトの位置の変更によって
可変設定されて電源に接続されること； を特徴とする
ものである。
【０００７】
【作用】次に、前記の如く構成される本発明のマスタス
ライス方式プリスケーラ回路の作用を説明する。本発明
では、複数のフリップフロップ回路の中のプリスケーラ
回路を構成する少なくとも１つのフリップフロップ回路
の各負荷抵抗は、それぞれ１つの抵抗パターンに固定的
に配置した３個以上の抵抗コンタクトによって（第１発
明）、或は、それぞれ１つの抵抗パターンに配置する抵
抗コンタクトの位置の変更によって（第２発明）可変設
定される。つまり、各負荷抵抗は、それぞれ１つの抵抗
パターンで構成されるので、周囲長に依存する浮遊容量
の増加は殆どないと考えることができる。
ライス方式プリスケーラ回路の作用を説明する。本発明
では、複数のフリップフロップ回路の中のプリスケーラ
回路を構成する少なくとも１つのフリップフロップ回路
の各負荷抵抗は、それぞれ１つの抵抗パターンに固定的
に配置した３個以上の抵抗コンタクトによって（第１発
明）、或は、それぞれ１つの抵抗パターンに配置する抵
抗コンタクトの位置の変更によって（第２発明）可変設
定される。つまり、各負荷抵抗は、それぞれ１つの抵抗
パターンで構成されるので、周囲長に依存する浮遊容量
の増加は殆どないと考えることができる。
【０００８】従って、マスタスライス化によって最高周
波数が低下したり、消費電流が増加したりすることはな
い。
波数が低下したり、消費電流が増加したりすることはな
い。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係るマスタスライス
方式プリスケーラ回路における基本となる１つのフリッ
プフロップ回路のレイアウト図である。図１に示すフリ
ップフロップ回路は、等価回路で示せば図２のようにな
るが、図１中上方に適宜長さ延在する４本の配線パター
ンが抵抗パターンであり、それぞれ４個の抵抗コンタク
トが固定的に設定されている。
する。図１は、本発明の一実施例に係るマスタスライス
方式プリスケーラ回路における基本となる１つのフリッ
プフロップ回路のレイアウト図である。図１に示すフリ
ップフロップ回路は、等価回路で示せば図２のようにな
るが、図１中上方に適宜長さ延在する４本の配線パター
ンが抵抗パターンであり、それぞれ４個の抵抗コンタク
トが固定的に設定されている。
【００１０】つまり、負荷抵抗ＲL は、電源配線ＶＣＣ
までの長さで抵抗値が決まるが、図示例では３種の抵抗
値を選択できる。
までの長さで抵抗値が決まるが、図示例では３種の抵抗
値を選択できる。
【００１１】ここに、図示例では、電源配線ＶＣＣから
図１中上方に延在する抵抗パターンの部分があるが、こ
の延在部分の浮遊容量は全て電源配線ＶＣＣにぶら下が
る容量値となるので、回路動作的には全く問題とならな
い。従って、負荷抵抗ＲL の周囲長に依存する浮遊容量
は電源配線ＶＣＣに接続される抵抗コンタクトまでを考
慮すれば良いのであり、抵抗パターンの先端にある抵抗
コンタクトを電源配線ＶＣＣに接続しても、複数の独立
した抵抗パターンをメタライズで選ぶ場合よりも周囲長
が小さくなるので、負荷抵抗ＲL に余分に付く浮遊容量
値はほぼ無視できるのである。
図１中上方に延在する抵抗パターンの部分があるが、こ
の延在部分の浮遊容量は全て電源配線ＶＣＣにぶら下が
る容量値となるので、回路動作的には全く問題とならな
い。従って、負荷抵抗ＲL の周囲長に依存する浮遊容量
は電源配線ＶＣＣに接続される抵抗コンタクトまでを考
慮すれば良いのであり、抵抗パターンの先端にある抵抗
コンタクトを電源配線ＶＣＣに接続しても、複数の独立
した抵抗パターンをメタライズで選ぶ場合よりも周囲長
が小さくなるので、負荷抵抗ＲL に余分に付く浮遊容量
値はほぼ無視できるのである。
【００１２】なお、図１では、抵抗パターンに抵抗コン
タクトを予め固定的に設定し、メタライズ工程の変更に
よってマスタスライス化する場合を示したが、当初抵抗
パターンには抵抗コンタクトを設けず、後に抵抗コンタ
クト工程及びメタライズ工程の変更によってマスタスラ
イス化しても良い。この場合には、１工程多くなるが、
使用しない不要な抵抗コンタクトが存在しないので、配
線領域が広くなり、配線の自由度を上げられる利点があ
る。
タクトを予め固定的に設定し、メタライズ工程の変更に
よってマスタスライス化する場合を示したが、当初抵抗
パターンには抵抗コンタクトを設けず、後に抵抗コンタ
クト工程及びメタライズ工程の変更によってマスタスラ
イス化しても良い。この場合には、１工程多くなるが、
使用しない不要な抵抗コンタクトが存在しないので、配
線領域が広くなり、配線の自由度を上げられる利点があ
る。
【００１３】
【発明の効果】以上説明したように、本発明のマスタス
ライス方式プリスケーラ回路によれば、プリスケーラ回
路を構成する複数のフリップフロップ回路の中の少なく
とも１つのフリップフロップ回路の各負荷抵抗は、それ
ぞれ１つの抵抗パターンで構成されるので、周囲長に依
存する浮遊容量の増加は殆どないと考えることができ、
マスタスライス化によって最高周波数が低下したり、消
費電流が増加したりすることは起こらないという効果が
ある。また、第２発明では、１つの抵抗パターンに配置
する抵抗コンタクトの位置の変更によってマスタスライ
ス化するので、使用しない不要な抵抗コンタクトが存在
せず、配線領域が広くなり、配線の自由度を上げられる
効果がある。
ライス方式プリスケーラ回路によれば、プリスケーラ回
路を構成する複数のフリップフロップ回路の中の少なく
とも１つのフリップフロップ回路の各負荷抵抗は、それ
ぞれ１つの抵抗パターンで構成されるので、周囲長に依
存する浮遊容量の増加は殆どないと考えることができ、
マスタスライス化によって最高周波数が低下したり、消
費電流が増加したりすることは起こらないという効果が
ある。また、第２発明では、１つの抵抗パターンに配置
する抵抗コンタクトの位置の変更によってマスタスライ
ス化するので、使用しない不要な抵抗コンタクトが存在
せず、配線領域が広くなり、配線の自由度を上げられる
効果がある。
【図１】本発明の一実施例に係るマスタスライス方式プ
リスケーラ回路における基本となる１つのフリップフロ
ップ回路のレイアウト図である。
リスケーラ回路における基本となる１つのフリップフロ
ップ回路のレイアウト図である。
【図２】図１に示す１つのフリップフロップ回路の等価
回路である。
回路である。
Ｑ１〜Ｑ１４ トランジスタ ＲL 負荷抵抗 Ｒ0 エミッタ抵抗 ＶＣＣ 電源配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 H01L 27/118 H01L 27/04 H01L 21/822
Claims (2)
- 【請求項１】 入力信号を分周又は可変分周するプリス
ケーラ回路を構成する複数のフリップフロップ回路をマ
スタスライス方式によって形成するマスタスライス方式
プリスケーラ回路において； 前記複数のフリップフロ
ップ回路の中のプリスケーラ回路を構成する少なくとも
１つのフリップフロップ回路の各負荷抵抗は、それぞれ
１つの抵抗パターンに固定的に配置した３個以上の抵抗
コンタクトを有し、前記各負荷抵抗の一方の端に配設さ
れる抵抗コンタクトは常にフリップフロップ回路に接続
され、他の少なくとも２個の抵抗コンタクトのいずれか
によって電源に接続されることによって可変設定される
こと； を特徴とするマスタスライス方式プリスケーラ
回路。 - 【請求項２】 入力信号を分周又は可変分周するプリス
ケーラ回路を構成する複数のフリップフロップ回路をマ
スタスライス方式によって形成するマスタスライス方式
プリスケーラ回路において； 前記複数のフリップフロ
ップ回路の中のプリスケーラ回路を構成する少なくとも
１つのフリップフロップ回路の各負荷抵抗は、前記フリ
ップフロップ回路に常に接続される一方の端の抵抗コン
タクトは固定され、他方の端はそれぞれ１つの抵抗パタ
ーンに配置する抵抗コンタクトの位置の変更によって可
変設定されて電源に接続されること； を特徴とするマ
スタスライス方式プリスケーラ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3245101A JP2792280B2 (ja) | 1991-08-30 | 1991-08-30 | マスタスライス方式プリスケーラ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3245101A JP2792280B2 (ja) | 1991-08-30 | 1991-08-30 | マスタスライス方式プリスケーラ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563166A JPH0563166A (ja) | 1993-03-12 |
| JP2792280B2 true JP2792280B2 (ja) | 1998-09-03 |
Family
ID=17128632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3245101A Expired - Lifetime JP2792280B2 (ja) | 1991-08-30 | 1991-08-30 | マスタスライス方式プリスケーラ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792280B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348014A (ja) * | 1986-08-18 | 1988-02-29 | Nec Corp | プリスケ−ラ |
| JP2578164B2 (ja) * | 1988-05-13 | 1997-02-05 | 富士通株式会社 | ゲートアレイ装置 |
| JPH0795590B2 (ja) * | 1988-10-31 | 1995-10-11 | 日本電気株式会社 | セミカスタム半導体集積回路の設計方法 |
| JPH02151051A (ja) * | 1988-12-01 | 1990-06-11 | Nec Corp | 半導体集積回路装置 |
| JPH02177549A (ja) * | 1988-12-28 | 1990-07-10 | Sony Corp | マスタスライス方式の半導体集積回路装置 |
-
1991
- 1991-08-30 JP JP3245101A patent/JP2792280B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563166A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1257342A (en) | Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise | |
| JPS6212147A (ja) | マスタ−スライス方式の半導体装置 | |
| JP2792280B2 (ja) | マスタスライス方式プリスケーラ回路 | |
| US6822526B2 (en) | Voltage plane with high impedance link | |
| US6876234B2 (en) | Integrated circuit with output drivers | |
| GB2052906A (en) | Flip-flop circuits | |
| JP2682727B2 (ja) | 半導体集積回路装置 | |
| JPS643054B2 (ja) | ||
| JPH0422026B2 (ja) | ||
| JP2811740B2 (ja) | 集積回路 | |
| JPS6113413B2 (ja) | ||
| US5091659A (en) | Composite logic gate circuit with means to reduce voltage required by logic transistors from external source | |
| US4189738A (en) | Semiconductor integrated circuit device | |
| JPH04258151A (ja) | 半導体集積回路 | |
| JPH0555403A (ja) | 半導体装置 | |
| JP2652948B2 (ja) | 半導体集積回路 | |
| JPH06196671A (ja) | マスタースライスｉｃ | |
| JPH08250648A (ja) | 半導体装置およびそれを用いた論理回路 | |
| JPS58154264A (ja) | ホ−ル効果半導体集積回路 | |
| JPH0587018B2 (ja) | ||
| JPH0795683B2 (ja) | 論理ｌｓｉ | |
| JPH0846304A (ja) | 印刷配線基板 | |
| JPH0237102B2 (ja) | ||
| JPH0419726B2 (ja) | ||
| JPH0516698B2 (ja) |