JP2788679B2 - ボイス・コイル・モータ駆動回路 - Google Patents
ボイス・コイル・モータ駆動回路Info
- Publication number
- JP2788679B2 JP2788679B2 JP3060227A JP6022791A JP2788679B2 JP 2788679 B2 JP2788679 B2 JP 2788679B2 JP 3060227 A JP3060227 A JP 3060227A JP 6022791 A JP6022791 A JP 6022791A JP 2788679 B2 JP2788679 B2 JP 2788679B2
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- constant current
- circuit
- voice coil
- coil motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Linear Motors (AREA)
Description
【0001】
【産業上の利用分野】この発明は、ボイス・コイル・モ
ータ(以下、VCMと称す)駆動回路、即ち、ハード・
ディスク・ドライブ装置のヘッドを駆動するVCMドラ
イバに関し、特にその保護機能であるオート・リトラク
ト機能の改良に関するものである。なお、ここでいうオ
ート・リトラクト機能とは、電源OFF時、ハード・デ
ィスク・ドライブ装置のヘッドを自動的に所定の収納位
置に戻す機能である。
ータ(以下、VCMと称す)駆動回路、即ち、ハード・
ディスク・ドライブ装置のヘッドを駆動するVCMドラ
イバに関し、特にその保護機能であるオート・リトラク
ト機能の改良に関するものである。なお、ここでいうオ
ート・リトラクト機能とは、電源OFF時、ハード・デ
ィスク・ドライブ装置のヘッドを自動的に所定の収納位
置に戻す機能である。
【0002】
【従来の技術】図6は従来のVCM駆動回路の回路図で
ある。図において、55は入力アンプ(主信号処理回
路)、8Aは主入力信号が入力される入力アンプ55の
反転入力端子、10Aはリトラクト入力端子、56はo
pアンプ、84はopアンプ56の基準電圧、53,5
4はopアンプ(主駆動回路)、83はopアンプ5
3,54,55の基準電圧、102はVCMのコイルで
ある負荷コイル、109は負荷コイル102に流れる電
流を検出するのに使用する電流検出用抵抗、103,1
04はopアンプ55の、105,106はopアンプ
53の、107,108はopアンプ54のゲインを調
整する抵抗である。
ある。図において、55は入力アンプ(主信号処理回
路)、8Aは主入力信号が入力される入力アンプ55の
反転入力端子、10Aはリトラクト入力端子、56はo
pアンプ、84はopアンプ56の基準電圧、53,5
4はopアンプ(主駆動回路)、83はopアンプ5
3,54,55の基準電圧、102はVCMのコイルで
ある負荷コイル、109は負荷コイル102に流れる電
流を検出するのに使用する電流検出用抵抗、103,1
04はopアンプ55の、105,106はopアンプ
53の、107,108はopアンプ54のゲインを調
整する抵抗である。
【0003】図7は図6に示したopアンプ53,54
の回路図である。9Aは反転入力端子、9Bは非反転入
力端子、110Aは出力端子、403はバッファ部、7
3〜75は定電流源、21,22はPNP型のエミッタ
結合トランジスタ、23,24はNPN型のカレントミ
ラートランジスタ、25,26はPNP型,NPN型の
エミッタフォロワトランジスタ、69はエミッタ抵抗、
30,31はダイオード、29はNPN型トランジス
タ、27,28はPNP型,NPN型の出力トランジス
タである。
の回路図である。9Aは反転入力端子、9Bは非反転入
力端子、110Aは出力端子、403はバッファ部、7
3〜75は定電流源、21,22はPNP型のエミッタ
結合トランジスタ、23,24はNPN型のカレントミ
ラートランジスタ、25,26はPNP型,NPN型の
エミッタフォロワトランジスタ、69はエミッタ抵抗、
30,31はダイオード、29はNPN型トランジス
タ、27,28はPNP型,NPN型の出力トランジス
タである。
【0004】次に動作について説明する。opアンプ5
6の非反転入力端子10Aに“Hi”信号を入力するこ
とにより通常動作となる。この時にはopアンプ56は
“Hi”信号を出力しているので、opアンプ55はそ
の非反転入力端子8Aで入力信号を受けてこれを増幅す
る。そして、opアンプ53のゲインと54のゲインを
抵抗105,106と107,108で変え、端子7A
と3Aの間に電位差を発生させ、抵抗109に電流を流
す。その電流が負荷コイル102に流れるので、入力信
号の正,負に応じて端子7Aと4A間に流れる電流の向
きが変わり、その結果VCMのヘッドの駆動方向も、入
力信号の正,負に応じてハード・ディスクの内側から外
側へ向かう方向あるいはその逆の方向に変化する。な
お、端子8Aへの入力信号は通常、sin波である。
6の非反転入力端子10Aに“Hi”信号を入力するこ
とにより通常動作となる。この時にはopアンプ56は
“Hi”信号を出力しているので、opアンプ55はそ
の非反転入力端子8Aで入力信号を受けてこれを増幅す
る。そして、opアンプ53のゲインと54のゲインを
抵抗105,106と107,108で変え、端子7A
と3Aの間に電位差を発生させ、抵抗109に電流を流
す。その電流が負荷コイル102に流れるので、入力信
号の正,負に応じて端子7Aと4A間に流れる電流の向
きが変わり、その結果VCMのヘッドの駆動方向も、入
力信号の正,負に応じてハード・ディスクの内側から外
側へ向かう方向あるいはその逆の方向に変化する。な
お、端子8Aへの入力信号は通常、sin波である。
【0005】これに対し、opアンプ56の非反転入力
端子10Aに“Lo”信号を入力することによりその出
力も“Lo”レベルとなり、リトラクト動作となる。こ
の時、opアンプ53,54の非反転入力レベルがDC
レベル(“Lo”レベル)で一定に固定されるため、上
記sin波は一定のレベルになる。その結果、端子7
A,4Aは一定の電位差となり、抵抗109に定電流が
流れ、かつ負荷コイル102にも一定方向の定電流が流
れるため、VCMは一方向にヘッドを駆動し、オート・
リトラクト機能が実行される。
端子10Aに“Lo”信号を入力することによりその出
力も“Lo”レベルとなり、リトラクト動作となる。こ
の時、opアンプ53,54の非反転入力レベルがDC
レベル(“Lo”レベル)で一定に固定されるため、上
記sin波は一定のレベルになる。その結果、端子7
A,4Aは一定の電位差となり、抵抗109に定電流が
流れ、かつ負荷コイル102にも一定方向の定電流が流
れるため、VCMは一方向にヘッドを駆動し、オート・
リトラクト機能が実行される。
【0006】
【発明が解決しようとする課題】従来のVCM駆動回路
は以上のように構成されており、opアンプによりリト
ラクト機能を実行させているため、オート・リトラクト
動作時の電源電圧がopアンプの動作電源電圧範囲で決
定される。このopアンプの回路図を図7に示したが、
その動作電源電圧は2VBE+2Vsat あるいは、端子9
Aあるいは9Bに入力される基準電圧+VBE+定電流源
73の定電流Vsat で決定されている。従って、この従
来のVCM駆動回路は動作電源電圧範囲が狭いという問
題点があった。
は以上のように構成されており、opアンプによりリト
ラクト機能を実行させているため、オート・リトラクト
動作時の電源電圧がopアンプの動作電源電圧範囲で決
定される。このopアンプの回路図を図7に示したが、
その動作電源電圧は2VBE+2Vsat あるいは、端子9
Aあるいは9Bに入力される基準電圧+VBE+定電流源
73の定電流Vsat で決定されている。従って、この従
来のVCM駆動回路は動作電源電圧範囲が狭いという問
題点があった。
【0007】この発明は、上記のような問題点を解消す
るためになされたもので、通常使用するopアンプに影
響を与えず、なおかつオート・リトラクトの動作電源電
圧を広くでき、低い電源電圧でもオート・リトラクト機
能を実行することができるVCM駆動回路を得ることを
目的としている。
るためになされたもので、通常使用するopアンプに影
響を与えず、なおかつオート・リトラクトの動作電源電
圧を広くでき、低い電源電圧でもオート・リトラクト機
能を実行することができるVCM駆動回路を得ることを
目的としている。
【0008】
【課題を解決するための手段】この発明に係るVCM駆
動回路は、オート・リトラクトに使用する定電流を、通
常使用するopアンプとは別の定電流部により流すよう
にしたものである。また、この発明に係るVCM駆動回
路は、通常使用するopアンプのバイアス源を切って一
定時間をおいて定電流部を動作させる遅延回路を設ける
ようにしたものである。さらに、この発明に係るVCM
駆動回路は、オート・リトラクト動作をしない時は、常
にその遅延用コンデンサの充電電流を放電し、リセット
状態にしておくように上記遅延回路を構成したものであ
る。
動回路は、オート・リトラクトに使用する定電流を、通
常使用するopアンプとは別の定電流部により流すよう
にしたものである。また、この発明に係るVCM駆動回
路は、通常使用するopアンプのバイアス源を切って一
定時間をおいて定電流部を動作させる遅延回路を設ける
ようにしたものである。さらに、この発明に係るVCM
駆動回路は、オート・リトラクト動作をしない時は、常
にその遅延用コンデンサの充電電流を放電し、リセット
状態にしておくように上記遅延回路を構成したものであ
る。
【0009】
【作用】この発明におけるVCM駆動回路は、オートリ
トラクト機能をopアンプとは別の回路により動作させ
るようにしたので、その動作電源電圧は別回路により決
定される。また、この発明におけるVCM駆動回路は、
遅延回路を備えているので、opアンプと別回路が同時
に動作することがない。さらにこの発明におけるVCM
駆動回路は、タイマにその遅延用コンデンサをリセット
する機能を有しているので、電源をオフしたのち再投入
しても、遅延回路が誤動作するのを防止できる。
トラクト機能をopアンプとは別の回路により動作させ
るようにしたので、その動作電源電圧は別回路により決
定される。また、この発明におけるVCM駆動回路は、
遅延回路を備えているので、opアンプと別回路が同時
に動作することがない。さらにこの発明におけるVCM
駆動回路は、タイマにその遅延用コンデンサをリセット
する機能を有しているので、電源をオフしたのち再投入
しても、遅延回路が誤動作するのを防止できる。
【0010】
【実施例】図1はこの発明の第1の実施例によるVCM
駆動回路を示す。図において、3A,4A,7A,8
A,102〜109,53〜55,83は従来回路と全
く同一のものである。51はコンパレータ、1Aはコン
パレータ51の非反転入力端子、81はコンパレータ5
1の基準電圧、402は定電流部である。図2は図1の
定電流部402の詳細図である。図中、101は定電流
を調整する抵抗、2Aは定電流調整端子、3〜19は定
電流部を構成するトランジスタ、61,62は定電流部
を構成する抵抗である。
駆動回路を示す。図において、3A,4A,7A,8
A,102〜109,53〜55,83は従来回路と全
く同一のものである。51はコンパレータ、1Aはコン
パレータ51の非反転入力端子、81はコンパレータ5
1の基準電圧、402は定電流部である。図2は図1の
定電流部402の詳細図である。図中、101は定電流
を調整する抵抗、2Aは定電流調整端子、3〜19は定
電流部を構成するトランジスタ、61,62は定電流部
を構成する抵抗である。
【0011】また、図3はこの発明の第2の実施例を示
す。図において、401以外は図1と全く同一のもので
ある。401はタイマ部(遅延回路)である。図4はタ
イマ部の詳細図である。図中、5Aはタイマ部の入力端
子、6Aはタイマ部の出力端子、1は入力端子5Aの入
力を受けるトランジスタ、32,33および34,35
はカレントミラートランジスタ、76は定電流源、52
はコンパレータ、82はコンパレータの基準電圧、41
はコンデンサである。
す。図において、401以外は図1と全く同一のもので
ある。401はタイマ部(遅延回路)である。図4はタ
イマ部の詳細図である。図中、5Aはタイマ部の入力端
子、6Aはタイマ部の出力端子、1は入力端子5Aの入
力を受けるトランジスタ、32,33および34,35
はカレントミラートランジスタ、76は定電流源、52
はコンパレータ、82はコンパレータの基準電圧、41
はコンデンサである。
【0012】さらに、この発明の第3の実施例は図3の
第2の実施例と同様のブロック構成を持つが、そのタイ
マ部は第2の実施例とは異なる構成を持つものである。
図5はこの第3の実施例におけるタイマ部の詳細を示
す。図中、71,72は定電流源、52はコンパレー
タ、82はコンパレータ52の基準電圧、41はコンデ
ンサ、5Aはタイマ部入力端子、6Aはタイマ部出力端
子である。
第2の実施例と同様のブロック構成を持つが、そのタイ
マ部は第2の実施例とは異なる構成を持つものである。
図5はこの第3の実施例におけるタイマ部の詳細を示
す。図中、71,72は定電流源、52はコンパレー
タ、82はコンパレータ52の基準電圧、41はコンデ
ンサ、5Aはタイマ部入力端子、6Aはタイマ部出力端
子である。
【0013】以下、この発明の第1の実施例の動作につ
いて説明する。図1において、通常動作時はコンパレー
タ51の非反転入力端子1Aに“Hi”が入力される。
このときコンパレータ51の出力は“Hi”となってお
り、opアンプ53,54はそのバイアス源がしゃ断さ
れないために動作状態となり、一方、定電流源402は
その動作を停止している。従って、このときの動作は図
6の従来回路と同様であり、opアンプ55の非反転入
力端子8Aで入力信号を受け、opアンプ53のゲイン
と54のゲインを抵抗105,106と107,108
で変え、端子7Aと3Aの間に電位差を発生させ、抵抗
109に電流を流す。その電流が負荷コイル102に流
れる。
いて説明する。図1において、通常動作時はコンパレー
タ51の非反転入力端子1Aに“Hi”が入力される。
このときコンパレータ51の出力は“Hi”となってお
り、opアンプ53,54はそのバイアス源がしゃ断さ
れないために動作状態となり、一方、定電流源402は
その動作を停止している。従って、このときの動作は図
6の従来回路と同様であり、opアンプ55の非反転入
力端子8Aで入力信号を受け、opアンプ53のゲイン
と54のゲインを抵抗105,106と107,108
で変え、端子7Aと3Aの間に電位差を発生させ、抵抗
109に電流を流す。その電流が負荷コイル102に流
れる。
【0014】次に、リトラクト動作時において、コンパ
レータ51の非反転入力端子に“Lo”が入力される
と、コンパレータ51の出力によりopアンプ53,5
4のバイアス源が切断され、同時に定電流部402が
“ON”し、負荷コイル102に定電流を流す。図2が
定電流部の詳細図である。入力端子1Aより入力信号を
受けると、コンパレータ51の出力は入力と同様に変化
する。従ってコンパレータ51からは入力“Lo”で
“Lo”が出力され、図2のトランジスタ9はOFFす
る。トランジスタ8より出力される定電流はカレントミ
ラー10,11、カレントミラー8,14、カレントミ
ラー18,19により伝達され、これにより、カレント
ミラー18,19の端子4Aは定電流を引込むことがで
きる。また、トランジスタ8より出力される定電流はカ
レントミラー10,11、カレントミラー15,16に
よりトランジスタ17のベース電流を供給し、トランジ
スタ17のコレクタ電流が端子3Aから出力される。上
記に示したトランジスタ8による定電流は、端子2Aと
電源間に挿入された抵抗101を設定すれば決定でき
る。またトランジスタ3,4と抵抗61,62により電
源電圧の変動により定電流変動を緩和している。なお定
電流の方向は端子3Aがソース側,端子4Aがシンク側
で一定である。
レータ51の非反転入力端子に“Lo”が入力される
と、コンパレータ51の出力によりopアンプ53,5
4のバイアス源が切断され、同時に定電流部402が
“ON”し、負荷コイル102に定電流を流す。図2が
定電流部の詳細図である。入力端子1Aより入力信号を
受けると、コンパレータ51の出力は入力と同様に変化
する。従ってコンパレータ51からは入力“Lo”で
“Lo”が出力され、図2のトランジスタ9はOFFす
る。トランジスタ8より出力される定電流はカレントミ
ラー10,11、カレントミラー8,14、カレントミ
ラー18,19により伝達され、これにより、カレント
ミラー18,19の端子4Aは定電流を引込むことがで
きる。また、トランジスタ8より出力される定電流はカ
レントミラー10,11、カレントミラー15,16に
よりトランジスタ17のベース電流を供給し、トランジ
スタ17のコレクタ電流が端子3Aから出力される。上
記に示したトランジスタ8による定電流は、端子2Aと
電源間に挿入された抵抗101を設定すれば決定でき
る。またトランジスタ3,4と抵抗61,62により電
源電圧の変動により定電流変動を緩和している。なお定
電流の方向は端子3Aがソース側,端子4Aがシンク側
で一定である。
【0015】このように、この実施例では、リトラクト
動作時はopアンプにより動作を行なうのではなく、o
pアンプとは別に設けた定電流部により負荷コイルを駆
動するので、opアンプによる電源電圧範囲の制約を解
除でき、広い電源電圧範囲でオート・リトラクト動作を
実行できる。従って、低い電源電圧でもオート・リトラ
クト動作を実行できるので、定電流部の動作電源電圧を
低くすることにより、ハード・ディスク・ドライブ装置
のスピンドルモータの逆起電圧でも動作することができ
る。
動作時はopアンプにより動作を行なうのではなく、o
pアンプとは別に設けた定電流部により負荷コイルを駆
動するので、opアンプによる電源電圧範囲の制約を解
除でき、広い電源電圧範囲でオート・リトラクト動作を
実行できる。従って、低い電源電圧でもオート・リトラ
クト動作を実行できるので、定電流部の動作電源電圧を
低くすることにより、ハード・ディスク・ドライブ装置
のスピンドルモータの逆起電圧でも動作することができ
る。
【0016】次にこの発明の第2の実施例の動作につい
て説明する。図3において、コンパレータ51の非反転
入力端子に“Lo”が入力されると、コンパレータ51
の出力によりopアンプ53,54のバイアス源が切断
され、同時にタイマ部401が“ON”し、一定時間を
おいて定電流部402が“ON”する。これ以降の動作
は第1の実施例と同様である。図4にタイマ部の詳細図
を示す。図4において、コンパレータの出力5Aにより
トランジスタ1がOFFし、カレントミラー32,33
と、カレントミラー34,35を介しコンデンサ41に
定電流が流れ充電を始める。コンデンサ41の電位が基
準電圧82を越えるまでの時間がタイマ時間となり、基
準電圧を越えるとコンパレータ52の出力は反転し、定
電流部402を“ON”する。
て説明する。図3において、コンパレータ51の非反転
入力端子に“Lo”が入力されると、コンパレータ51
の出力によりopアンプ53,54のバイアス源が切断
され、同時にタイマ部401が“ON”し、一定時間を
おいて定電流部402が“ON”する。これ以降の動作
は第1の実施例と同様である。図4にタイマ部の詳細図
を示す。図4において、コンパレータの出力5Aにより
トランジスタ1がOFFし、カレントミラー32,33
と、カレントミラー34,35を介しコンデンサ41に
定電流が流れ充電を始める。コンデンサ41の電位が基
準電圧82を越えるまでの時間がタイマ時間となり、基
準電圧を越えるとコンパレータ52の出力は反転し、定
電流部402を“ON”する。
【0017】このように、この実施例では、タイマを設
けることにより、通常動作からリトラクト動作に移行し
た後、一定時間を経過してから定電流部を動作させるよ
うにしたので、opアンプと定電流部が同時に動作する
ことがなく誤操作を防止することができる。
けることにより、通常動作からリトラクト動作に移行し
た後、一定時間を経過してから定電流部を動作させるよ
うにしたので、opアンプと定電流部が同時に動作する
ことがなく誤操作を防止することができる。
【0018】次に、この発明の第3の実施例の動作につ
いて説明する。この実施例はタイマ部入力からタイマ部
出力までの動作以外は全て上記第2の実施例の動作と同
様である。この実施例におけるタイマ部の詳細図を図5
に示す。図5において、コンパレータ51の出力5Aが
“Hi”であればトランジスタ(リセット手段)20は
“ON”し、定電流源72の定電流を引抜いておりリセ
ット状態となる。オートリトラクト動作以外は5Aの入
力は、コンパレータ51より“Hi”に固定されてい
る。コンパレータ51の入力端子に“Lo”が入力され
るとコンパレータ51の出力5Aは“Lo”となり、ト
ランジスタ20は“OFF”し、コンデンサ41は定電
流源72により充電を始める。コンデンサ41の電位が
基準電圧82を越えるまでの時間がタイマの時間とな
り、基準電圧を越えるとコンパレータ52の出力は反転
し定電流部402を“ON”する。
いて説明する。この実施例はタイマ部入力からタイマ部
出力までの動作以外は全て上記第2の実施例の動作と同
様である。この実施例におけるタイマ部の詳細図を図5
に示す。図5において、コンパレータ51の出力5Aが
“Hi”であればトランジスタ(リセット手段)20は
“ON”し、定電流源72の定電流を引抜いておりリセ
ット状態となる。オートリトラクト動作以外は5Aの入
力は、コンパレータ51より“Hi”に固定されてい
る。コンパレータ51の入力端子に“Lo”が入力され
るとコンパレータ51の出力5Aは“Lo”となり、ト
ランジスタ20は“OFF”し、コンデンサ41は定電
流源72により充電を始める。コンデンサ41の電位が
基準電圧82を越えるまでの時間がタイマの時間とな
り、基準電圧を越えるとコンパレータ52の出力は反転
し定電流部402を“ON”する。
【0019】このように、この実施例では、タイマにリ
セット機能を設けることにより、タイマコンデンサに電
荷が残留することがないようにしたので、常にタイマ初
期値から正確に計時を行なうことができ、タイマ動作が
正確となり、電源をオフしてから一定時間後にリトラク
ト動作に入ることができる。
セット機能を設けることにより、タイマコンデンサに電
荷が残留することがないようにしたので、常にタイマ初
期値から正確に計時を行なうことができ、タイマ動作が
正確となり、電源をオフしてから一定時間後にリトラク
ト動作に入ることができる。
【0020】なお、上記各実施例では図2に示したトラ
ンジスタ17により定電流源のソース側を構成している
が、opアンプ54の詳細回路図である図7のトランジ
スタ27を使用し、図1のトランジスタ16のコレクタ
を図7のトランジスタ27のベースに接続して使用して
もよく、上記実施例と同様の効果を奏する。
ンジスタ17により定電流源のソース側を構成している
が、opアンプ54の詳細回路図である図7のトランジ
スタ27を使用し、図1のトランジスタ16のコレクタ
を図7のトランジスタ27のベースに接続して使用して
もよく、上記実施例と同様の効果を奏する。
【0021】
【発明の効果】以上のように、この発明に係るボイス・
コイル・モータ駆動回路によれば、通常使用するopア
ンプとは別の定電流部にてオート・リトラクト機能を実
行させるようにしたので、opアンプに影響を与えるこ
となく、オート・リトラクトの動作電源電圧を定電流部
により決定でき、動作電源電圧範囲を拡大できる。ま
た、遅延回路を備えているので、opアンプと定電流部
が同時に動作することがなく誤操作を防ぐ効果がある。
さらに、遅延回路にリセット手段を設けたので、タイマ
動作が正確となり、電源をオフしてから一定時間後に必
ずリトラクト動作に入ることができる。
コイル・モータ駆動回路によれば、通常使用するopア
ンプとは別の定電流部にてオート・リトラクト機能を実
行させるようにしたので、opアンプに影響を与えるこ
となく、オート・リトラクトの動作電源電圧を定電流部
により決定でき、動作電源電圧範囲を拡大できる。ま
た、遅延回路を備えているので、opアンプと定電流部
が同時に動作することがなく誤操作を防ぐ効果がある。
さらに、遅延回路にリセット手段を設けたので、タイマ
動作が正確となり、電源をオフしてから一定時間後に必
ずリトラクト動作に入ることができる。
【図1】この発明の第1の実施例によるVCM駆動回路
を示す図である。
を示す図である。
【図2】この発明の第1の実施例の定電流部の詳細を示
す図である。
す図である。
【図3】この発明の第2,第3の実施例によるVCM駆
動回路を示す図である。
動回路を示す図である。
【図4】この発明の第2の実施例によるタイマの詳細を
示す図である。
示す図である。
【図5】この発明の第3の実施例によるリセット機能付
タイマの詳細を示す図である。
タイマの詳細を示す図である。
【図6】従来のオート・リトラクト回路の回路図であ
る。
る。
【図7】従来例のopアンプの詳細を示す図である。
51 リトラクト入力コンパレータ 401 タイマ部 402 定電流部 53,54 パワーopアンプ 55 コントロール入力アンプ 103 バッファ部 20 トランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G11B 19/00 501 G11B 21/02 601 H02P 7/00 101
Claims (3)
- 【請求項1】 主入力信号を処理する主入力信号処理回
路と、 主入力信号処理回路の出力を受けてボイス・コイル・モ
ータを駆動させる主駆動路回路と、 主駆動回路と独立した第2駆動回路である定電流部と、 電源オフ時に入力されるオート・リトラクト信号を受け
て主駆動回路を遮断し定電流部を動作させる信号処理回
路とを備え、 電源オフ時、定電流部の出力によりボイス・コイル・モ
ータを駆動し、ヘッドを所定の収納位置に戻すことを特
徴とするボイス・コイル・モータ駆動回路。 - 【請求項2】 主駆動回路を遮断してから、主駆動回路
と独立した第2駆動回路である定電流部が動作開始する
までの遅延時間を設定する遅延回路を備えたことを特徴
とする請求項1記載のボイス・コイル・モータ駆動回
路。 - 【請求項3】 上記遅延回路にリセット手段を備えたこ
とを特徴とする請求項2記載のボイス・コイル・モータ
駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3060227A JP2788679B2 (ja) | 1991-03-25 | 1991-03-25 | ボイス・コイル・モータ駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3060227A JP2788679B2 (ja) | 1991-03-25 | 1991-03-25 | ボイス・コイル・モータ駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05159484A JPH05159484A (ja) | 1993-06-25 |
JP2788679B2 true JP2788679B2 (ja) | 1998-08-20 |
Family
ID=13136075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3060227A Expired - Lifetime JP2788679B2 (ja) | 1991-03-25 | 1991-03-25 | ボイス・コイル・モータ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2788679B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5836432B2 (ja) * | 1976-09-13 | 1983-08-09 | 三菱電機株式会社 | 磁気ディスク駆動装置 |
JPS61115277A (ja) * | 1984-11-12 | 1986-06-02 | Toshiba Corp | 磁気デイスク装置 |
-
1991
- 1991-03-25 JP JP3060227A patent/JP2788679B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05159484A (ja) | 1993-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7332946B2 (en) | Power supply voltage detection circuitry and methods for use of the same | |
US7839610B2 (en) | Load driving device and electrical device using the same | |
JPH02158903A (ja) | ヘッドドライバー | |
JP3076258B2 (ja) | 入力初段回路 | |
JP2788679B2 (ja) | ボイス・コイル・モータ駆動回路 | |
US6097225A (en) | Mixed signal circuit with analog circuits producing valid reference signals | |
US6466391B1 (en) | Head retraction circuit | |
US5621288A (en) | Motor speed regulating circuit with starter and storage medium drive using the same | |
US5892376A (en) | High-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof | |
JP3443591B2 (ja) | コイル負荷駆動回路 | |
JP2993104B2 (ja) | ピーク検波回路 | |
JPH024504Y2 (ja) | ||
JPH0223118Y2 (ja) | ||
JP4522125B2 (ja) | 基準電圧発生回路 | |
JP3530326B2 (ja) | 増幅装置 | |
JPS6243351B2 (ja) | ||
JPH0650952B2 (ja) | 制御回路 | |
JPH07321288A (ja) | 半導体集積回路、並びにそれを用いたレギュレータ及び温度計 | |
JPH02137506A (ja) | ショック音防止回路 | |
JPH0341318Y2 (ja) | ||
JP2704035B2 (ja) | 電源回路 | |
JPS6116086B2 (ja) | ||
JP2548022Y2 (ja) | 安定化電源回路 | |
JPH0321199Y2 (ja) | ||
US6335844B1 (en) | Magnetic recording apparatus with a magnetic head for writing data to a magnetic disc |