JP2788679B2 - ボイス・コイル・モータ駆動回路 - Google Patents
ボイス・コイル・モータ駆動回路Info
- Publication number
- JP2788679B2 JP2788679B2 JP3060227A JP6022791A JP2788679B2 JP 2788679 B2 JP2788679 B2 JP 2788679B2 JP 3060227 A JP3060227 A JP 3060227A JP 6022791 A JP6022791 A JP 6022791A JP 2788679 B2 JP2788679 B2 JP 2788679B2
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- constant current
- circuit
- voice coil
- coil motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Linear Motors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ボイス・コイル・モ
ータ（以下、ＶＣＭと称す）駆動回路、即ち、ハード・
ディスク・ドライブ装置のヘッドを駆動するＶＣＭドラ
イバに関し、特にその保護機能であるオート・リトラク
ト機能の改良に関するものである。なお、ここでいうオ
ート・リトラクト機能とは、電源ＯＦＦ時、ハード・デ
ィスク・ドライブ装置のヘッドを自動的に所定の収納位
置に戻す機能である。
ータ（以下、ＶＣＭと称す）駆動回路、即ち、ハード・
ディスク・ドライブ装置のヘッドを駆動するＶＣＭドラ
イバに関し、特にその保護機能であるオート・リトラク
ト機能の改良に関するものである。なお、ここでいうオ
ート・リトラクト機能とは、電源ＯＦＦ時、ハード・デ
ィスク・ドライブ装置のヘッドを自動的に所定の収納位
置に戻す機能である。
【０００２】
【従来の技術】図６は従来のＶＣＭ駆動回路の回路図で
ある。図において、５５は入力アンプ（主信号処理回
路）、８Ａは主入力信号が入力される入力アンプ５５の
反転入力端子、１０Ａはリトラクト入力端子、５６はｏ
ｐアンプ、８４はｏｐアンプ５６の基準電圧、５３，５
４はｏｐアンプ（主駆動回路）、８３はｏｐアンプ５
３，５４，５５の基準電圧、１０２はＶＣＭのコイルで
ある負荷コイル、１０９は負荷コイル１０２に流れる電
流を検出するのに使用する電流検出用抵抗、１０３，１
０４はｏｐアンプ５５の、１０５，１０６はｏｐアンプ
５３の、１０７，１０８はｏｐアンプ５４のゲインを調
整する抵抗である。
ある。図において、５５は入力アンプ（主信号処理回
路）、８Ａは主入力信号が入力される入力アンプ５５の
反転入力端子、１０Ａはリトラクト入力端子、５６はｏ
ｐアンプ、８４はｏｐアンプ５６の基準電圧、５３，５
４はｏｐアンプ（主駆動回路）、８３はｏｐアンプ５
３，５４，５５の基準電圧、１０２はＶＣＭのコイルで
ある負荷コイル、１０９は負荷コイル１０２に流れる電
流を検出するのに使用する電流検出用抵抗、１０３，１
０４はｏｐアンプ５５の、１０５，１０６はｏｐアンプ
５３の、１０７，１０８はｏｐアンプ５４のゲインを調
整する抵抗である。
【０００３】図７は図６に示したｏｐアンプ５３，５４
の回路図である。９Ａは反転入力端子、９Ｂは非反転入
力端子、１１０Ａは出力端子、４０３はバッファ部、７
３〜７５は定電流源、２１，２２はＰＮＰ型のエミッタ
結合トランジスタ、２３，２４はＮＰＮ型のカレントミ
ラートランジスタ、２５，２６はＰＮＰ型，ＮＰＮ型の
エミッタフォロワトランジスタ、６９はエミッタ抵抗、
３０，３１はダイオード、２９はＮＰＮ型トランジス
タ、２７，２８はＰＮＰ型，ＮＰＮ型の出力トランジス
タである。
の回路図である。９Ａは反転入力端子、９Ｂは非反転入
力端子、１１０Ａは出力端子、４０３はバッファ部、７
３〜７５は定電流源、２１，２２はＰＮＰ型のエミッタ
結合トランジスタ、２３，２４はＮＰＮ型のカレントミ
ラートランジスタ、２５，２６はＰＮＰ型，ＮＰＮ型の
エミッタフォロワトランジスタ、６９はエミッタ抵抗、
３０，３１はダイオード、２９はＮＰＮ型トランジス
タ、２７，２８はＰＮＰ型，ＮＰＮ型の出力トランジス
タである。
【０００４】次に動作について説明する。ｏｐアンプ５
６の非反転入力端子１０Ａに“Ｈｉ”信号を入力するこ
とにより通常動作となる。この時にはｏｐアンプ５６は
“Ｈｉ”信号を出力しているので、ｏｐアンプ５５はそ
の非反転入力端子８Ａで入力信号を受けてこれを増幅す
る。そして、ｏｐアンプ５３のゲインと５４のゲインを
抵抗１０５，１０６と１０７，１０８で変え、端子７Ａ
と３Ａの間に電位差を発生させ、抵抗１０９に電流を流
す。その電流が負荷コイル１０２に流れるので、入力信
号の正，負に応じて端子７Ａと４Ａ間に流れる電流の向
きが変わり、その結果ＶＣＭのヘッドの駆動方向も、入
力信号の正，負に応じてハード・ディスクの内側から外
側へ向かう方向あるいはその逆の方向に変化する。な
お、端子８Ａへの入力信号は通常、ｓｉｎ波である。
６の非反転入力端子１０Ａに“Ｈｉ”信号を入力するこ
とにより通常動作となる。この時にはｏｐアンプ５６は
“Ｈｉ”信号を出力しているので、ｏｐアンプ５５はそ
の非反転入力端子８Ａで入力信号を受けてこれを増幅す
る。そして、ｏｐアンプ５３のゲインと５４のゲインを
抵抗１０５，１０６と１０７，１０８で変え、端子７Ａ
と３Ａの間に電位差を発生させ、抵抗１０９に電流を流
す。その電流が負荷コイル１０２に流れるので、入力信
号の正，負に応じて端子７Ａと４Ａ間に流れる電流の向
きが変わり、その結果ＶＣＭのヘッドの駆動方向も、入
力信号の正，負に応じてハード・ディスクの内側から外
側へ向かう方向あるいはその逆の方向に変化する。な
お、端子８Ａへの入力信号は通常、ｓｉｎ波である。
【０００５】これに対し、ｏｐアンプ５６の非反転入力
端子１０Ａに“Ｌｏ”信号を入力することによりその出
力も“Ｌｏ”レベルとなり、リトラクト動作となる。こ
の時、ｏｐアンプ５３，５４の非反転入力レベルがＤＣ
レベル（“Ｌｏ”レベル）で一定に固定されるため、上
記ｓｉｎ波は一定のレベルになる。その結果、端子７
Ａ，４Ａは一定の電位差となり、抵抗１０９に定電流が
流れ、かつ負荷コイル１０２にも一定方向の定電流が流
れるため、ＶＣＭは一方向にヘッドを駆動し、オート・
リトラクト機能が実行される。
端子１０Ａに“Ｌｏ”信号を入力することによりその出
力も“Ｌｏ”レベルとなり、リトラクト動作となる。こ
の時、ｏｐアンプ５３，５４の非反転入力レベルがＤＣ
レベル（“Ｌｏ”レベル）で一定に固定されるため、上
記ｓｉｎ波は一定のレベルになる。その結果、端子７
Ａ，４Ａは一定の電位差となり、抵抗１０９に定電流が
流れ、かつ負荷コイル１０２にも一定方向の定電流が流
れるため、ＶＣＭは一方向にヘッドを駆動し、オート・
リトラクト機能が実行される。
【０００６】
【発明が解決しようとする課題】従来のＶＣＭ駆動回路
は以上のように構成されており、ｏｐアンプによりリト
ラクト機能を実行させているため、オート・リトラクト
動作時の電源電圧がｏｐアンプの動作電源電圧範囲で決
定される。このｏｐアンプの回路図を図７に示したが、
その動作電源電圧は２ＶBE＋２Ｖsat あるいは、端子９
Ａあるいは９Ｂに入力される基準電圧＋ＶBE＋定電流源
７３の定電流Ｖsat で決定されている。従って、この従
来のＶＣＭ駆動回路は動作電源電圧範囲が狭いという問
題点があった。
は以上のように構成されており、ｏｐアンプによりリト
ラクト機能を実行させているため、オート・リトラクト
動作時の電源電圧がｏｐアンプの動作電源電圧範囲で決
定される。このｏｐアンプの回路図を図７に示したが、
その動作電源電圧は２ＶBE＋２Ｖsat あるいは、端子９
Ａあるいは９Ｂに入力される基準電圧＋ＶBE＋定電流源
７３の定電流Ｖsat で決定されている。従って、この従
来のＶＣＭ駆動回路は動作電源電圧範囲が狭いという問
題点があった。
【０００７】この発明は、上記のような問題点を解消す
るためになされたもので、通常使用するｏｐアンプに影
響を与えず、なおかつオート・リトラクトの動作電源電
圧を広くでき、低い電源電圧でもオート・リトラクト機
能を実行することができるＶＣＭ駆動回路を得ることを
目的としている。
るためになされたもので、通常使用するｏｐアンプに影
響を与えず、なおかつオート・リトラクトの動作電源電
圧を広くでき、低い電源電圧でもオート・リトラクト機
能を実行することができるＶＣＭ駆動回路を得ることを
目的としている。
【０００８】
【課題を解決するための手段】この発明に係るＶＣＭ駆
動回路は、オート・リトラクトに使用する定電流を、通
常使用するｏｐアンプとは別の定電流部により流すよう
にしたものである。また、この発明に係るＶＣＭ駆動回
路は、通常使用するｏｐアンプのバイアス源を切って一
定時間をおいて定電流部を動作させる遅延回路を設ける
ようにしたものである。さらに、この発明に係るＶＣＭ
駆動回路は、オート・リトラクト動作をしない時は、常
にその遅延用コンデンサの充電電流を放電し、リセット
状態にしておくように上記遅延回路を構成したものであ
る。
動回路は、オート・リトラクトに使用する定電流を、通
常使用するｏｐアンプとは別の定電流部により流すよう
にしたものである。また、この発明に係るＶＣＭ駆動回
路は、通常使用するｏｐアンプのバイアス源を切って一
定時間をおいて定電流部を動作させる遅延回路を設ける
ようにしたものである。さらに、この発明に係るＶＣＭ
駆動回路は、オート・リトラクト動作をしない時は、常
にその遅延用コンデンサの充電電流を放電し、リセット
状態にしておくように上記遅延回路を構成したものであ
る。
【０００９】
【作用】この発明におけるＶＣＭ駆動回路は、オートリ
トラクト機能をｏｐアンプとは別の回路により動作させ
るようにしたので、その動作電源電圧は別回路により決
定される。また、この発明におけるＶＣＭ駆動回路は、
遅延回路を備えているので、ｏｐアンプと別回路が同時
に動作することがない。さらにこの発明におけるＶＣＭ
駆動回路は、タイマにその遅延用コンデンサをリセット
する機能を有しているので、電源をオフしたのち再投入
しても、遅延回路が誤動作するのを防止できる。
トラクト機能をｏｐアンプとは別の回路により動作させ
るようにしたので、その動作電源電圧は別回路により決
定される。また、この発明におけるＶＣＭ駆動回路は、
遅延回路を備えているので、ｏｐアンプと別回路が同時
に動作することがない。さらにこの発明におけるＶＣＭ
駆動回路は、タイマにその遅延用コンデンサをリセット
する機能を有しているので、電源をオフしたのち再投入
しても、遅延回路が誤動作するのを防止できる。
【００１０】
【実施例】図１はこの発明の第１の実施例によるＶＣＭ
駆動回路を示す。図において、３Ａ，４Ａ，７Ａ，８
Ａ，１０２〜１０９，５３〜５５，８３は従来回路と全
く同一のものである。５１はコンパレータ、１Ａはコン
パレータ５１の非反転入力端子、８１はコンパレータ５
１の基準電圧、４０２は定電流部である。図２は図１の
定電流部４０２の詳細図である。図中、１０１は定電流
を調整する抵抗、２Ａは定電流調整端子、３〜１９は定
電流部を構成するトランジスタ、６１，６２は定電流部
を構成する抵抗である。
駆動回路を示す。図において、３Ａ，４Ａ，７Ａ，８
Ａ，１０２〜１０９，５３〜５５，８３は従来回路と全
く同一のものである。５１はコンパレータ、１Ａはコン
パレータ５１の非反転入力端子、８１はコンパレータ５
１の基準電圧、４０２は定電流部である。図２は図１の
定電流部４０２の詳細図である。図中、１０１は定電流
を調整する抵抗、２Ａは定電流調整端子、３〜１９は定
電流部を構成するトランジスタ、６１，６２は定電流部
を構成する抵抗である。
【００１１】また、図３はこの発明の第２の実施例を示
す。図において、４０１以外は図１と全く同一のもので
ある。４０１はタイマ部（遅延回路）である。図４はタ
イマ部の詳細図である。図中、５Ａはタイマ部の入力端
子、６Ａはタイマ部の出力端子、１は入力端子５Ａの入
力を受けるトランジスタ、３２，３３および３４，３５
はカレントミラートランジスタ、７６は定電流源、５２
はコンパレータ、８２はコンパレータの基準電圧、４１
はコンデンサである。
す。図において、４０１以外は図１と全く同一のもので
ある。４０１はタイマ部（遅延回路）である。図４はタ
イマ部の詳細図である。図中、５Ａはタイマ部の入力端
子、６Ａはタイマ部の出力端子、１は入力端子５Ａの入
力を受けるトランジスタ、３２，３３および３４，３５
はカレントミラートランジスタ、７６は定電流源、５２
はコンパレータ、８２はコンパレータの基準電圧、４１
はコンデンサである。
【００１２】さらに、この発明の第３の実施例は図３の
第２の実施例と同様のブロック構成を持つが、そのタイ
マ部は第２の実施例とは異なる構成を持つものである。
図５はこの第３の実施例におけるタイマ部の詳細を示
す。図中、７１，７２は定電流源、５２はコンパレー
タ、８２はコンパレータ５２の基準電圧、４１はコンデ
ンサ、５Ａはタイマ部入力端子、６Ａはタイマ部出力端
子である。
第２の実施例と同様のブロック構成を持つが、そのタイ
マ部は第２の実施例とは異なる構成を持つものである。
図５はこの第３の実施例におけるタイマ部の詳細を示
す。図中、７１，７２は定電流源、５２はコンパレー
タ、８２はコンパレータ５２の基準電圧、４１はコンデ
ンサ、５Ａはタイマ部入力端子、６Ａはタイマ部出力端
子である。
【００１３】以下、この発明の第１の実施例の動作につ
いて説明する。図１において、通常動作時はコンパレー
タ５１の非反転入力端子１Ａに“Ｈｉ”が入力される。
このときコンパレータ５１の出力は“Ｈｉ”となってお
り、ｏｐアンプ５３，５４はそのバイアス源がしゃ断さ
れないために動作状態となり、一方、定電流源４０２は
その動作を停止している。従って、このときの動作は図
６の従来回路と同様であり、ｏｐアンプ５５の非反転入
力端子８Ａで入力信号を受け、ｏｐアンプ５３のゲイン
と５４のゲインを抵抗１０５，１０６と１０７，１０８
で変え、端子７Ａと３Ａの間に電位差を発生させ、抵抗
１０９に電流を流す。その電流が負荷コイル１０２に流
れる。
いて説明する。図１において、通常動作時はコンパレー
タ５１の非反転入力端子１Ａに“Ｈｉ”が入力される。
このときコンパレータ５１の出力は“Ｈｉ”となってお
り、ｏｐアンプ５３，５４はそのバイアス源がしゃ断さ
れないために動作状態となり、一方、定電流源４０２は
その動作を停止している。従って、このときの動作は図
６の従来回路と同様であり、ｏｐアンプ５５の非反転入
力端子８Ａで入力信号を受け、ｏｐアンプ５３のゲイン
と５４のゲインを抵抗１０５，１０６と１０７，１０８
で変え、端子７Ａと３Ａの間に電位差を発生させ、抵抗
１０９に電流を流す。その電流が負荷コイル１０２に流
れる。
【００１４】次に、リトラクト動作時において、コンパ
レータ５１の非反転入力端子に“Ｌｏ”が入力される
と、コンパレータ５１の出力によりｏｐアンプ５３，５
４のバイアス源が切断され、同時に定電流部４０２が
“ＯＮ”し、負荷コイル１０２に定電流を流す。図２が
定電流部の詳細図である。入力端子１Ａより入力信号を
受けると、コンパレータ５１の出力は入力と同様に変化
する。従ってコンパレータ５１からは入力“Ｌｏ”で
“Ｌｏ”が出力され、図２のトランジスタ９はＯＦＦす
る。トランジスタ８より出力される定電流はカレントミ
ラー１０，１１、カレントミラー８，１４、カレントミ
ラー１８，１９により伝達され、これにより、カレント
ミラー１８，１９の端子４Ａは定電流を引込むことがで
きる。また、トランジスタ８より出力される定電流はカ
レントミラー１０，１１、カレントミラー１５，１６に
よりトランジスタ１７のベース電流を供給し、トランジ
スタ１７のコレクタ電流が端子３Ａから出力される。上
記に示したトランジスタ８による定電流は、端子２Ａと
電源間に挿入された抵抗１０１を設定すれば決定でき
る。またトランジスタ３，４と抵抗６１，６２により電
源電圧の変動により定電流変動を緩和している。なお定
電流の方向は端子３Ａがソース側，端子４Ａがシンク側
で一定である。
レータ５１の非反転入力端子に“Ｌｏ”が入力される
と、コンパレータ５１の出力によりｏｐアンプ５３，５
４のバイアス源が切断され、同時に定電流部４０２が
“ＯＮ”し、負荷コイル１０２に定電流を流す。図２が
定電流部の詳細図である。入力端子１Ａより入力信号を
受けると、コンパレータ５１の出力は入力と同様に変化
する。従ってコンパレータ５１からは入力“Ｌｏ”で
“Ｌｏ”が出力され、図２のトランジスタ９はＯＦＦす
る。トランジスタ８より出力される定電流はカレントミ
ラー１０，１１、カレントミラー８，１４、カレントミ
ラー１８，１９により伝達され、これにより、カレント
ミラー１８，１９の端子４Ａは定電流を引込むことがで
きる。また、トランジスタ８より出力される定電流はカ
レントミラー１０，１１、カレントミラー１５，１６に
よりトランジスタ１７のベース電流を供給し、トランジ
スタ１７のコレクタ電流が端子３Ａから出力される。上
記に示したトランジスタ８による定電流は、端子２Ａと
電源間に挿入された抵抗１０１を設定すれば決定でき
る。またトランジスタ３，４と抵抗６１，６２により電
源電圧の変動により定電流変動を緩和している。なお定
電流の方向は端子３Ａがソース側，端子４Ａがシンク側
で一定である。
【００１５】このように、この実施例では、リトラクト
動作時はｏｐアンプにより動作を行なうのではなく、ｏ
ｐアンプとは別に設けた定電流部により負荷コイルを駆
動するので、ｏｐアンプによる電源電圧範囲の制約を解
除でき、広い電源電圧範囲でオート・リトラクト動作を
実行できる。従って、低い電源電圧でもオート・リトラ
クト動作を実行できるので、定電流部の動作電源電圧を
低くすることにより、ハード・ディスク・ドライブ装置
のスピンドルモータの逆起電圧でも動作することができ
る。
動作時はｏｐアンプにより動作を行なうのではなく、ｏ
ｐアンプとは別に設けた定電流部により負荷コイルを駆
動するので、ｏｐアンプによる電源電圧範囲の制約を解
除でき、広い電源電圧範囲でオート・リトラクト動作を
実行できる。従って、低い電源電圧でもオート・リトラ
クト動作を実行できるので、定電流部の動作電源電圧を
低くすることにより、ハード・ディスク・ドライブ装置
のスピンドルモータの逆起電圧でも動作することができ
る。
【００１６】次にこの発明の第２の実施例の動作につい
て説明する。図３において、コンパレータ５１の非反転
入力端子に“Ｌｏ”が入力されると、コンパレータ５１
の出力によりｏｐアンプ５３，５４のバイアス源が切断
され、同時にタイマ部４０１が“ＯＮ”し、一定時間を
おいて定電流部４０２が“ＯＮ”する。これ以降の動作
は第１の実施例と同様である。図４にタイマ部の詳細図
を示す。図４において、コンパレータの出力５Ａにより
トランジスタ１がＯＦＦし、カレントミラー３２，３３
と、カレントミラー３４，３５を介しコンデンサ４１に
定電流が流れ充電を始める。コンデンサ４１の電位が基
準電圧８２を越えるまでの時間がタイマ時間となり、基
準電圧を越えるとコンパレータ５２の出力は反転し、定
電流部４０２を“ＯＮ”する。
て説明する。図３において、コンパレータ５１の非反転
入力端子に“Ｌｏ”が入力されると、コンパレータ５１
の出力によりｏｐアンプ５３，５４のバイアス源が切断
され、同時にタイマ部４０１が“ＯＮ”し、一定時間を
おいて定電流部４０２が“ＯＮ”する。これ以降の動作
は第１の実施例と同様である。図４にタイマ部の詳細図
を示す。図４において、コンパレータの出力５Ａにより
トランジスタ１がＯＦＦし、カレントミラー３２，３３
と、カレントミラー３４，３５を介しコンデンサ４１に
定電流が流れ充電を始める。コンデンサ４１の電位が基
準電圧８２を越えるまでの時間がタイマ時間となり、基
準電圧を越えるとコンパレータ５２の出力は反転し、定
電流部４０２を“ＯＮ”する。
【００１７】このように、この実施例では、タイマを設
けることにより、通常動作からリトラクト動作に移行し
た後、一定時間を経過してから定電流部を動作させるよ
うにしたので、ｏｐアンプと定電流部が同時に動作する
ことがなく誤操作を防止することができる。
けることにより、通常動作からリトラクト動作に移行し
た後、一定時間を経過してから定電流部を動作させるよ
うにしたので、ｏｐアンプと定電流部が同時に動作する
ことがなく誤操作を防止することができる。
【００１８】次に、この発明の第３の実施例の動作につ
いて説明する。この実施例はタイマ部入力からタイマ部
出力までの動作以外は全て上記第２の実施例の動作と同
様である。この実施例におけるタイマ部の詳細図を図５
に示す。図５において、コンパレータ５１の出力５Ａが
“Ｈｉ”であればトランジスタ（リセット手段）２０は
“ＯＮ”し、定電流源７２の定電流を引抜いておりリセ
ット状態となる。オートリトラクト動作以外は５Ａの入
力は、コンパレータ５１より“Ｈｉ”に固定されてい
る。コンパレータ５１の入力端子に“Ｌｏ”が入力され
るとコンパレータ５１の出力５Ａは“Ｌｏ”となり、ト
ランジスタ２０は“ＯＦＦ”し、コンデンサ４１は定電
流源７２により充電を始める。コンデンサ４１の電位が
基準電圧８２を越えるまでの時間がタイマの時間とな
り、基準電圧を越えるとコンパレータ５２の出力は反転
し定電流部４０２を“ＯＮ”する。
いて説明する。この実施例はタイマ部入力からタイマ部
出力までの動作以外は全て上記第２の実施例の動作と同
様である。この実施例におけるタイマ部の詳細図を図５
に示す。図５において、コンパレータ５１の出力５Ａが
“Ｈｉ”であればトランジスタ（リセット手段）２０は
“ＯＮ”し、定電流源７２の定電流を引抜いておりリセ
ット状態となる。オートリトラクト動作以外は５Ａの入
力は、コンパレータ５１より“Ｈｉ”に固定されてい
る。コンパレータ５１の入力端子に“Ｌｏ”が入力され
るとコンパレータ５１の出力５Ａは“Ｌｏ”となり、ト
ランジスタ２０は“ＯＦＦ”し、コンデンサ４１は定電
流源７２により充電を始める。コンデンサ４１の電位が
基準電圧８２を越えるまでの時間がタイマの時間とな
り、基準電圧を越えるとコンパレータ５２の出力は反転
し定電流部４０２を“ＯＮ”する。
【００１９】このように、この実施例では、タイマにリ
セット機能を設けることにより、タイマコンデンサに電
荷が残留することがないようにしたので、常にタイマ初
期値から正確に計時を行なうことができ、タイマ動作が
正確となり、電源をオフしてから一定時間後にリトラク
ト動作に入ることができる。
セット機能を設けることにより、タイマコンデンサに電
荷が残留することがないようにしたので、常にタイマ初
期値から正確に計時を行なうことができ、タイマ動作が
正確となり、電源をオフしてから一定時間後にリトラク
ト動作に入ることができる。
【００２０】なお、上記各実施例では図２に示したトラ
ンジスタ１７により定電流源のソース側を構成している
が、ｏｐアンプ５４の詳細回路図である図７のトランジ
スタ２７を使用し、図１のトランジスタ１６のコレクタ
を図７のトランジスタ２７のベースに接続して使用して
もよく、上記実施例と同様の効果を奏する。
ンジスタ１７により定電流源のソース側を構成している
が、ｏｐアンプ５４の詳細回路図である図７のトランジ
スタ２７を使用し、図１のトランジスタ１６のコレクタ
を図７のトランジスタ２７のベースに接続して使用して
もよく、上記実施例と同様の効果を奏する。
【００２１】
【発明の効果】以上のように、この発明に係るボイス・
コイル・モータ駆動回路によれば、通常使用するｏｐア
ンプとは別の定電流部にてオート・リトラクト機能を実
行させるようにしたので、ｏｐアンプに影響を与えるこ
となく、オート・リトラクトの動作電源電圧を定電流部
により決定でき、動作電源電圧範囲を拡大できる。ま
た、遅延回路を備えているので、ｏｐアンプと定電流部
が同時に動作することがなく誤操作を防ぐ効果がある。
さらに、遅延回路にリセット手段を設けたので、タイマ
動作が正確となり、電源をオフしてから一定時間後に必
ずリトラクト動作に入ることができる。
コイル・モータ駆動回路によれば、通常使用するｏｐア
ンプとは別の定電流部にてオート・リトラクト機能を実
行させるようにしたので、ｏｐアンプに影響を与えるこ
となく、オート・リトラクトの動作電源電圧を定電流部
により決定でき、動作電源電圧範囲を拡大できる。ま
た、遅延回路を備えているので、ｏｐアンプと定電流部
が同時に動作することがなく誤操作を防ぐ効果がある。
さらに、遅延回路にリセット手段を設けたので、タイマ
動作が正確となり、電源をオフしてから一定時間後に必
ずリトラクト動作に入ることができる。
【図１】この発明の第１の実施例によるＶＣＭ駆動回路
を示す図である。
を示す図である。
【図２】この発明の第１の実施例の定電流部の詳細を示
す図である。
す図である。
【図３】この発明の第２，第３の実施例によるＶＣＭ駆
動回路を示す図である。
動回路を示す図である。
【図４】この発明の第２の実施例によるタイマの詳細を
示す図である。
示す図である。
【図５】この発明の第３の実施例によるリセット機能付
タイマの詳細を示す図である。
タイマの詳細を示す図である。
【図６】従来のオート・リトラクト回路の回路図であ
る。
る。
【図７】従来例のｏｐアンプの詳細を示す図である。
５１ リトラクト入力コンパレータ ４０１ タイマ部 ４０２ 定電流部 ５３，５４ パワーｏｐアンプ ５５ コントロール入力アンプ １０３ バッファ部 ２０ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G11B 19/00 501 G11B 21/02 601 H02P 7/00 101
Claims (3)
- 【請求項１】 主入力信号を処理する主入力信号処理回
路と、 主入力信号処理回路の出力を受けてボイス・コイル・モ
ータを駆動させる主駆動路回路と、 主駆動回路と独立した第２駆動回路である定電流部と、 電源オフ時に入力されるオート・リトラクト信号を受け
て主駆動回路を遮断し定電流部を動作させる信号処理回
路とを備え、 電源オフ時、定電流部の出力によりボイス・コイル・モ
ータを駆動し、ヘッドを所定の収納位置に戻すことを特
徴とするボイス・コイル・モータ駆動回路。 - 【請求項２】 主駆動回路を遮断してから、主駆動回路
と独立した第２駆動回路である定電流部が動作開始する
までの遅延時間を設定する遅延回路を備えたことを特徴
とする請求項１記載のボイス・コイル・モータ駆動回
路。 - 【請求項３】 上記遅延回路にリセット手段を備えたこ
とを特徴とする請求項２記載のボイス・コイル・モータ
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060227A JP2788679B2 (ja) | 1991-03-25 | 1991-03-25 | ボイス・コイル・モータ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060227A JP2788679B2 (ja) | 1991-03-25 | 1991-03-25 | ボイス・コイル・モータ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05159484A JPH05159484A (ja) | 1993-06-25 |
| JP2788679B2 true JP2788679B2 (ja) | 1998-08-20 |
Family
ID=13136075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060227A Expired - Lifetime JP2788679B2 (ja) | 1991-03-25 | 1991-03-25 | ボイス・コイル・モータ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788679B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5836432B2 (ja) * | 1976-09-13 | 1983-08-09 | 三菱電機株式会社 | 磁気ディスク駆動装置 |
| JPS61115277A (ja) * | 1984-11-12 | 1986-06-02 | Toshiba Corp | 磁気デイスク装置 |
-
1991
- 1991-03-25 JP JP3060227A patent/JP2788679B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05159484A (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7332946B2 (en) | Power supply voltage detection circuitry and methods for use of the same | |
| US7839610B2 (en) | Load driving device and electrical device using the same | |
| JPH02158903A (ja) | ヘッドドライバー | |
| JP2788679B2 (ja) | ボイス・コイル・モータ駆動回路 | |
| US6097225A (en) | Mixed signal circuit with analog circuits producing valid reference signals | |
| US6466391B1 (en) | Head retraction circuit | |
| US5621288A (en) | Motor speed regulating circuit with starter and storage medium drive using the same | |
| US5892376A (en) | High-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof | |
| JP3443591B2 (ja) | コイル負荷駆動回路 | |
| JPH05259833A (ja) | コンパレ−タ始動回路 | |
| JPH024504Y2 (ja) | ||
| JPH0223118Y2 (ja) | ||
| JP4522125B2 (ja) | 基準電圧発生回路 | |
| JP3530326B2 (ja) | 増幅装置 | |
| JPS6243351B2 (ja) | ||
| JPH0650952B2 (ja) | 制御回路 | |
| JPH07321288A (ja) | 半導体集積回路、並びにそれを用いたレギュレータ及び温度計 | |
| JPH02137506A (ja) | ショック音防止回路 | |
| JPH0341318Y2 (ja) | ||
| JP2704035B2 (ja) | 電源回路 | |
| JPS6116086B2 (ja) | ||
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPH0321199Y2 (ja) | ||
| US6335844B1 (en) | Magnetic recording apparatus with a magnetic head for writing data to a magnetic disc | |
| JPH05335922A (ja) | 光検出装置 |