JP2773155B2 - 配線パターン層生成方式 - Google Patents

配線パターン層生成方式

Info

Publication number
JP2773155B2
JP2773155B2 JP63247964A JP24796488A JP2773155B2 JP 2773155 B2 JP2773155 B2 JP 2773155B2 JP 63247964 A JP63247964 A JP 63247964A JP 24796488 A JP24796488 A JP 24796488A JP 2773155 B2 JP2773155 B2 JP 2773155B2
Authority
JP
Japan
Prior art keywords
wiring pattern
pattern layer
generation method
layers
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63247964A
Other languages
English (en)
Other versions
JPH0293984A (ja
Inventor
喜代信 早崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63247964A priority Critical patent/JP2773155B2/ja
Publication of JPH0293984A publication Critical patent/JPH0293984A/ja
Application granted granted Critical
Publication of JP2773155B2 publication Critical patent/JP2773155B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は配線パターン層生成方式、特に複数電圧で動
作するアナログ回路の配線パターンをコンピュータ・エ
イデッド・デザイン（CAD）で設計するときの配線パタ
ーン層生成方式に関する。
〔従来の技術〕 従来のこの種の配線パターン層生成方式は、１つの層
に層内の配線パターンをすべて収容し、先ず、単一のデ
ザインルールチェック（以下DRCと記す）を行ない、そ
の後で、人間の手による各配線パターン個別に異なるDR
Cを行なうか、又は人間の目で配線パターン間隙チェッ
クを行なうようにしている。
このような複数回のDRCは、アナログ回路には電圧値
の異なる回路が混在するが、配線パターン間隙の許容量
は電圧値によって異なるため、単一のDRCでは設計チェ
ックが完了しないことによるからである。
〔発明が解決しようとする問題点〕
上述した従来方式は、人手に依存する度合が強いた
め、DRCが遅く、またチェックミスや修正ミスも起り易
いという欠点がある。
〔問題点を解決するための手段〕 本発明の方式は、１つの配線パターン層をデザインル
ールチェックのレベルの異なる複数のサブ配線パターン
層に分割するようにネットリストを構成し、この各層に
デザインルールチェックの優先順位を設け、サブ配線パ
ターン層を透視図法により重ね合せて１つの配線パター
ン層を形成するようにしたことを特徴とする。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の１実施例を示す図であり、１〜ｎは
各々DRCレベルの異なるサブ配線パターン層を示す。Ｉ
はサブ配線パターン層１〜ｎを透視図法による重ね合せ
た配線パターン層でこれが実際のプリント板等の１層の
配線パターンとなる。
サブ配線パターン層１〜ｎは、例えばサブ配線パター
ン層１はAC100ボルト系とし、パターン間隙は最小2.54m
m,…またサブ配線パターン層ｎは５ボルト系でパターン
最小間隙は0.25mmというように設定する。そして、最小
パターン間隙条件に厳しい高電圧回路の順にDRCの優先
順位を与える。
一方、設計対象となる回路時は、結線情報を有するネ
ットリストにサブ配線パターン層１〜ｎに対応する標識
を与え、結線は対応する配線パターン層に配線によるよ
うに構成する。
配線設計は、サブ配線パターン層１〜ｎを重ね合せた
配線パターン層Ｉの上で行い、設計が完了した時点で１
からｎの順にDRCを配線パターン層Ｉの上で行い、回路
図との照合も配線パターン層Ｉの上で行う。
本方式は、手動配線，自動配線共同様に適用でき、DR
Cの稼働はリアルタイム，バッチ処理共に付与すること
ができる。
〔発明の効果〕
本発明は、以上説明したような構成を採用することに
より、高圧，低圧パターンの混在するアナログ回路の配
線パターンのDRCを全自動で行うことができるので、人
手によるチェック，修正のミスを排除し、かつDRCを高
速化することができる。
【図面の簡単な説明】
第１図は本発明の１実施例を示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】１つの配線パターン層をデザインルールチ
    ェックのレベルの異なる複数のサブ配線パターン層に分
    割するようにネットリストを構成し、該各層にデザイン
    ルールチェックの優先順位を設け、前記サブ配線パター
    ン層を透視図法により重ね合せて前記配線パターン層を
    形成するようにしたことを特徴とするCADによる配線パ
    ターン層生成方式。
JP63247964A 1988-09-30 1988-09-30 配線パターン層生成方式 Expired - Fee Related JP2773155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63247964A JP2773155B2 (ja) 1988-09-30 1988-09-30 配線パターン層生成方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63247964A JP2773155B2 (ja) 1988-09-30 1988-09-30 配線パターン層生成方式

Publications (2)

Publication Number Publication Date
JPH0293984A JPH0293984A (ja) 1990-04-04
JP2773155B2 true JP2773155B2 (ja) 1998-07-09

Family

ID=17171172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63247964A Expired - Fee Related JP2773155B2 (ja) 1988-09-30 1988-09-30 配線パターン層生成方式

Country Status (1)

Country Link
JP (1) JP2773155B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180189A (en) * 1991-09-03 1993-01-19 General Motors Corporation Vehicle steering column installation
DE102005036207A1 (de) * 2005-08-02 2007-02-22 X-Fab Semiconductor Foundries Ag Verfahren zum Entwurf von integrierten Schaltungen

Also Published As

Publication number Publication date
JPH0293984A (ja) 1990-04-04

Similar Documents

Publication Publication Date Title
US20020127479A1 (en) Phase shift masking for complex patterns with proximity adjustments
JP2773155B2 (ja) 配線パターン層生成方式
JPH0743742B2 (ja) 自動配線方法
US5249134A (en) Method of layout processing including layout data verification
Ding et al. Detailed routing for spacer-is-metal type self-aligned double/quadruple patterning lithography
JPH04186866A (ja) 半導体装置における電源線の配線方法及び電源配線決定装置
JP2621506B2 (ja) トリム・データ生成方法
Lunney Jr Copyright Protection for ASIC Gate Configurations: PLDs, Custom and Semicustom Chips
JPH02140952A (ja) 集積回路の電源配線方法
JP3139451B2 (ja) 回路図エディタ、回路図作成方法及び記録媒体
JP3122040B2 (ja) プリント基板設計装置におけるスパイラル・ビア設計装置
GB2131577A (en) Circuit route planning
JP2576904B2 (ja) プリント基板における部品の自動配置方法
JP2655473B2 (ja) 対話型配線設計方法
Odawara et al. A rule-based placement system for printed wiring boards
JPH05216961A (ja) ブロック配置修正方式
JP2985278B2 (ja) 部品配置設計支援方式
JPH0221634A (ja) 半導体集積回路のマスクレイアウト方法
JPH04243485A (ja) 自動配線装置におけるヴァイア発生位置制限方式
JPH0520789B2 (ja)
JP3630243B2 (ja) プリント板設計チェック処理装置
JPS63226774A (ja) 集積回路における自動配線方法
JPH0289342A (ja) スタンダードセル上配線通過位置登録方法
JPH0547933A (ja) 半導体集積回路
JPH0944535A (ja) レイアウト編集方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees