JP2761310B2 - ユーザ構成可能な回路アレーアーキテクチャ - Google Patents

ユーザ構成可能な回路アレーアーキテクチャ

Info

Publication number
JP2761310B2
JP2761310B2 JP3214573A JP21457391A JP2761310B2 JP 2761310 B2 JP2761310 B2 JP 2761310B2 JP 3214573 A JP3214573 A JP 3214573A JP 21457391 A JP21457391 A JP 21457391A JP 2761310 B2 JP2761310 B2 JP 2761310B2
Authority
JP
Japan
Prior art keywords
interconnect
segments
functional circuit
interconnect layer
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3214573A
Other languages
English (en)
Other versions
JPH08162535A (ja
Inventor
ジヨン・エル・マツコラム
アバス・エイ・エル・ガマル
ジヨナサン・ダブリユ・グリーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi SoC Corp
Original Assignee
Actel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actel Corp filed Critical Actel Corp
Publication of JPH08162535A publication Critical patent/JPH08162535A/ja
Application granted granted Critical
Publication of JP2761310B2 publication Critical patent/JP2761310B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Stored Programmes (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はユーザ構成可能な集積回
路に係る。より詳細には、本発明は複数のユーザプログ
ラマブル相互接続エレメントを相互間に配置した複数の
相互接続層により覆われた機能回路モジュールのアレー
を含むユーザ構成可能な集積回路のためのアーキテクチ
ャに係る。
【０００２】
【従来の技術】現在知られているユーザ構成可能な回路
アーキテクチャは半導体基板上に配置された複数の機能
回路モジュールを含む。機能モジュールは相互接続エレ
メントとして機能する１以上の導体チャネルと、同様に
機能回路エレメント間で基板に配置された複数のユーザ
プログラマブル相互接続エレメントの試験及びプログラ
ミング中に使用するために選択された導体を一時的に相
互に接続するように機能する複数のパストランジスタと
を含むスペースにより相互に分離される。これらの特徴
の１以上を利用する従来技術のユーザ構成可能な回路ア
ーキテクチャの例は、米国特許第４７５８７４５号及び
米国特許第４６４２４８７号に開示されているアーキテ
クチャを含む。
【０００３】
【発明が解決しようとする課題】この従来技術に開示さ
れている型のアーキテクチャは有用であることが立証さ
れているが、ユーザ構成可能な回路アレーの速度及び密
度を更に改良する余地がある。
【０００４】
【課題を解決するための手段】本発明によれば、半導体
基板に配置され且つ列及び行のアレーで配列された機能
回路の二次元アレーと、前記半導体基板の上に配置され
且つ該半導体基板から絶縁されており、複数の第１の導
体を含む第１の相互接続層と、前記第１の相互接続層の
上に配置され且つ該第１の相互接続層から絶縁されてお
り、セグメントに分けられたトラックを形成し且つ第１
の方向に延びる複数の第２の導体を含む第２の相互接続
層と、前記第２の相互接続層の上に配置され且つ該第２
の相互接続層から絶縁されており、第２の方向に延びる
第３の導体（１２０−１４０）を形成する複数のセグメ
ントに分けられたトラックを有する第３の相互接続層と
を備えており、該第３の導体のセグメントのいくつかが
前記第２の相互接続層における第２の導体のセグメント
のそれぞれと交点を形成しており、更に、前記第２及び
第３の相互接続層の間で該第２及び第３の相互接続層の
セグメントに分けられた導体の選択されたセグメントの
交点に直接配置された複数の第１のユーザー構成可能な
相互接続エレメントと、前記第２及び第３の相互接続層
のそれぞれにおいて、セグメントに分けられた導体の隣
接セグメントの間に配置された複数の第２のユーザー構
成可能な相互接続エレメントと、前記機能回路のモジュ
ール間で前記半導体基板に配置され、前記第２及び第３
の相互接続層の隣接セグメント間に接続される直列パス
トランジスタとを含む、ユーザ構成可能な回路アレーア
ーキテクチャが提供される。
【０００５】
【０００６】本発明は、機能回路モジュールのアレーの
頂部にセグメント化されたルーチングトラックを直接配
置することにより、従来開示されているプログラマブル
相互接続アーキテクチャの機能密度を強化するものであ
る。アレーにおける機能回路モジュールの隣接モジュー
ル間の間隔は、従来技術のように専用ルーチングチャネ
ルの間隔を含む必要がない。アレーにおける機能回路モ
ジュールはより狭い間隔で配置されるので、より短い相
互接続長を使用することができ、こうしてマップトアプ
リケーションの全体の性能を改良することができる。
【０００７】本発明はユーザ構成可能な相互接続アーキ
テクチャを改良し、基板の上の層に相互接続エレメント
を配置する結果として相互接続導体の長さを短くし、相
互接続エレメントの容量を減らすため、アレー寸法面積
を著しく減らすと共に速度を増加することができる。
【０００８】
【実施例】まず図１について説明すると、本発明の好適
実施例に従うアレーアーキテクチャは半導体基板１０の
上に製造され得、複数の機能回路モジュール１２を含
む。図１のアレーは３×４マトリックスとして配置され
ているが、当業者に自明のように、この実施例は単なる
例示に過ぎず、アレー寸法は任意で、純粋に設計上の要
件により決定される。
【０００９】機能回路モジュールの隣接モジュールの間
の間隔は、参照符号１４で示すような複数の直列パスト
ランジスタの場所を確保するに十分であればよい。直列
パストランジスタは回路の試験及びプログラミング中に
一時的接続のために使用される。
【００１０】当業者に自明のように、機能回路モジュー
ル１２について示した矩形境界線は多少任意であり、機
能回路モジュールにより占められる実際の面積は機能回
路モジュールのエレメントの拡散面積要件により決定さ
れる。この点で、隣接機能回路モジュール間の領域にお
ける直列パストランジスタの配置は、可能であれば機能
回路モジュールのコンポーネント間の利用可能な基板ス
ペースにこれらのトランジスタを配置することを除外し
ないものと当業者により理解されるべきである。実際に
本発明の好適実施例によると、相互接続層の１つに関連
する直列パストランジスタは機能回路モジュールの回路
エレメント間に配置され得る。
【００１１】図１のアレーの一部を示す図２について説
明すると、第１の相互接続層は機能回路モジュール１２
ａ及び１２ｂを含む基板の表面の上に配置され、複数の
導電部材１６を含む。第１の相互接続層が従来の半導体
処理技術により基板１０の表面の上に形成され且つ該表
面から絶縁された従来の金属化層又は他の相互接続層で
あり得ることは当業者に理解されよう。本発明の好適実
施例によると、第１の相互接続層の導体１６の個々の導
体は従来のデポジション、エッチング及びコンタクト形
成技術を使用することにより機能回路モジュールの１つ
の内側で回路エレメントを相互に結合するために固定又
は専用相互接続エレメントとして使用される。第１の相
互接続層の具体的なパターンは、併用される特定の回路
に完全に依存する。図２に示す実施例では、導体１６は
モジュールの２つの内部ノードを相互に結合するため、
即ちＡＮＤゲート１８の出力をフリップフロップ２０の
トグル入力に、フリップフロップ２０の出力を出力バッ
ファ２２の入力に結合するために機能回路モジュール１
２ａで使用される。
【００１２】特定の設計で使用される機能回路モジュー
ルの種類に依存して、第１の相互接続層は機能回路モジ
ュール間の所定の相互接続にも使用され得る。図２に示
す実施例では、機能回路モジュールは論理機能を実施す
るための回路を含み、第１の機能回路モジュール１２ａ
と第２の機能回路モジュール１２ｂとの間に相互接続が
形成され得る。こうして機能回路モジュール１２ａから
の選択された内部ノードを機能回路モジュール１２ｂの
入力マルチプレクサ２６の１つの入力に接続するために
導体２４が使用される。マルチプレクサ２６の他の入力
は機能回路モジュール１２ｂへの正規入力ライン２８の
１つである。マルチプレクサ２６の制御入力は下記に詳
述する相互接続導体の上部層に配置された導体３０に接
続されている。ユーザ構成可能なエレメント３２及び３
４は導体３０と、導体３０を含む層とは異なる相互接続
導体の上部層に配置された導体３６及び３８との間に接
続される。ユーザ構成可能なエレメント３２又は３４の
プログラミングは、マルチプレクサ２６が入力２８を選
択するのか又は導体２４からくる機能回路モジュール１
２ａのフリップフロップ２０の出力の内部ノードを選択
するのかを選択する。このように機能回路モジュール１
２ａ及び１２ｂを相互に直接接続するように選択するこ
とにより、機能回路モジュール１２ａの出力バッファ２
２に固有の遅延を除去することができ、導体２４を通っ
てより短い通路を使用して接続を形成し、こうして機能
回路モジュール１２ａ及び１２ｂから構成される回路は
より高速で機能することができる。
【００１３】図１に戻ると、既知の多層相互接続技術に
より相互に絶縁された第２及び第３の相互接続層は第１
の相互接続層（図示せず）の上に配置され該第１の相互
接続層から絶縁されている。これらの層は複数の導体を
含み得る。第２及び第３の相互接続層は従来の半導体処
理技術により第１の相互接続層の上に形成され、該第１
の相互接続層から絶縁され且つ相互に絶縁された従来の
金属化又は他の相互接続層であり得る。
【００１４】第２の相互接続層は第１の方向（図３の横
方向）に延びる複数の導体トラック４０,４２,４４,４
６,４８,５０,５２,５４,５６,５８,６０及び６２を含
む。図１に示すように、これらのトラックはセグメント
に区分されている。使用されるセグメントの数、長さ及
び分布は好ましくは、参考資料として本願の一部に加え
る本願出願人名義の１９９０年６月２２日付け米国特許
出願”Ｓｅｇｍｅｎｔｅｄ Ｒｏｕｔｉｎｇ Ａｒｃｈ
ｉｔｅｃｔｕｒｅ”の開示に従う。図１は導体間に分配
されたセグメントの組み合わせの例を略示するが、当業
者に自明のようにこれは単なる例示に過ぎず、他のセグ
メント長の分布を使用することもできる。こうしてトラ
ック４０はセグメント６４及び６６を含み、トラック４
２はセグメント６８,７０及び７２を含み、トラック４
４はセグメント７４及び７６を含み、トラック４６はセ
グメント７８,８０及び８２を含み、トラック４８はセ
グメント８４及び８６を含み、トラック５０はセグメン
ト８８及び９０を含み、トラック５２はセグメント９２
及び９４を含み、トラック５４はセグメント９６及び９
８を含み、トラック５６はセグメント１００及び１０２
を含み、トラック５８はセグメント１０４及び１０６を
含み、トラック６０はセグメント１０８及び１１０を含
み、トラック６２はセグメント１１２,１１４及び１１
６を含む。
【００１５】第３の相互接続層は更に、第２の方向（図
３の縦方向）に延び且つ同様にセグメントに区分された
複数の導体トラック１２０,１２４,１２６,１２８,１３
０,１３２,１３６,１３８及び１４０を含む。第３の相
互接続層で使用されるセグメントの数、長さ及び分布は
好ましくは、１９９０年６月２２日付け米国特許出願”
Ｓｅｇｍｅｎｔｅｄ Ｒｏｕｔｉｎｇ Ａｒｃｈｉｔｅ
ｃｔｕｒｅ”の開示に従う。図１に示す実施例による
と、トラック１２０はセグメント１４２及び１４４を含
み、トラック１２４はセグメント１４６,１４８,１５０
及び１５２を含み、トラック１２６はセグメント１５
４,１５６及び１５８を含み、トラック１２８はセグメ
ント１６０及び１６２を含み、トラック１３０はセグメ
ント１６４,１６６及び１６８を含み、トラック１３２
はセグメント１７０及び１７２を含み、トラック１３６
はセグメント１７４,１７６,１７８及び１８０を含み、
トラック１３８はセグメント１８２,１８４及び１８６
を含み、トラック１４０はセグメント１８８及び１９０
を含む。
【００１６】第２及び第３の相互接続層のトラックを構
成する個々のセグメントは、基板に配置された直列パス
トランジスタによりその端部において相互に結合され
る。セグメント１４２及び１４４は直列パストランジス
タ２００により結合されている。セグメント１４６及び
１４８は直列パストランジスタ２０２により結合されて
いる。セグメント１４８及び１５０は直列パストランジ
スタ２０４により結合されている。セグメント１５０及
び１５２は直列パストランジスタ２０６により結合され
ている。セグメント１５６４及び１５６は直列パストラ
ンジスタ２０８により結合されている。セグメント１５
６及び１５８は直列パストランジスタ２１０により結合
されている。セグメント１６０及び１６２は直列パスト
ランジスタ２１２により結合されている。セグメント１
６４及び１６６は直列パストランジスタ２１４により結
合されている。セグメント１６６及び１６８は直列パス
トランジスタ２１６により結合されている。セグメント
１７０及び１７２は直列パストランジスタ２１８により
結合されている。セグメント１７４及び１７６は直列パ
ストランジスタ２２０により結合されている。セグメン
ト１７６及び１７８は直列パストランジスタ２２２によ
り結合されている。セグメント１７８及び１８０は直列
パストランジスタ２２４により結合されている。セグメ
ント１８２及び１８４は直列パストランジスタ２２６に
より結合されている。セグメント１８４及び１８６は直
列パストランジスタ２２８により結合されている。セグ
メント１８８及び１９０は直列パストランジスタ２３０
により結合されている。セグメント６４及び６６は直列
パストランジスタ２３２により結合されている。セグメ
ント６８及び７０は直列パストランジスタ２３４により
結合されている。セグメント７０及び７２は直列パスト
ランジスタ２３６により結合されている。セグメント７
４及び７６は直列パストランジスタ２３８により結合さ
れている。セグメント７８及び８０は直列パストランジ
スタ２４０により結合されている。セグメント８０及び
８２は直列パストランジスタ２４２により結合されてい
る。セグメント８４及び８６は直列パストランジスタ２
４４により結合されている。セグメント８８及び９０は
直列パストランジスタ２４６により結合されている。セ
グメント９２及び９４は直列パストランジスタ２４８に
より結合されている。セグメント９６及び９８は直列パ
ストランジスタ２５０により結合されている。セグメン
ト１００及び１０２は直列パストランジスタ２５２によ
り結合されている。セグメント１０４及び１０６は直列
パストランジスタ２５４により結合されている。セグメ
ント１０８及び１１０は直列パストランジスタ２５６に
より結合されている。セグメント１１２及び１１４は直
列パストランジスタ２５８により結合されている。セグ
メント１１４及び１１６は直列パストランジスタ２６０
により結合されている。
【００１７】第２及び第３の相互接続層の横及び縦トラ
ックを構成するセグメントはユーザ構成可能な相互接続
エレメントにより相互に結合される。本発明の好適実施
例によると、これらのユーザ構成可能な相互接続エレメ
ントは、参考資料として本願に加える本願出願人名義の
１９９０年４月１２日付け米国特許出願第５０８３０６
号”Ｉｍｐｒｏｖｅｄ Ｅｌｅｃｔｒｉｃａｌｌｙ ｐ
ｒｏｇｒａｍｍａｂｌｅ Ａｎｔｉｆｕｓｅ Ｅｌｅｍ
ｅｎｔ”に開示及び請求されているようなアンチヒュー
ズであり得る。第２及び第３の相互接続層の間の絶縁層
に配置され得る他のユーザ構成可能なエレメントも本発
明で使用するのに適切であり得ることは当業者に理解さ
れよう。単一トラックの全隣接セグメント間にこのよう
なエレメントを配置すべきか否かの決定は設計の選択の
問題であり、具体的用途に強く依存する。図１に示す実
施例によると、ユーザ構成可能な相互接続エレメント２
６２,２６４,２６６,２６８,２７０,２７２,２７４,２
７６,２７８,２８０,２８２,２８４及び２８６は夫々直
列パストランジスタ２３４,２３６,２３８,２０８,２４
０,２４４,２００,２２２,２４８,２５０,２１０,２１
８及び２５４の分路である。
【００１８】本発明の好適実施例によると、ユーザ構成
可能なエレメントは同様に第２及び第３の相互接続層の
セグメント間の交差点に形成された交点に配置される。
図例のユーザ構成可能な相互接続エレメント２９０,２
９２,２９４,２９６,２９８,３００,３０２,３０４,３
０６及び３０８は夫々交差セグメント対６４−１４６,
６４−１５４,６８−１４６,６８−１５４,７４−１４
２,７４−１５４,７８−１４８,８４−１５６,８４−１
３２及び９０−１６６を接続している。これらのユーザ
構成可能なエレメントを備える交差セグメントの数は同
様に設計の選択の問題であり、アーキテクチャの具体的
用途に強く依存する。
【００１９】当業者に既知の従来のコンタクト技術によ
り直列パストランジスタを介して種々の相互接続層の間
で接続が形成される。種々の金属層はユーザ構成可能な
相互接続エレメントの電極として機能する。図３ａは、
第２の相互接続層の隣接導体セグメントを相互に接続す
るための、ユーザ構成可能な相互接続エレメントと関連
する直列パストランジスタとの配置を示す。半導体基板
３１０において、拡散領域３１４及び３１６は夫々ゲー
トエレメント３１８を有する直列パストランジスタのソ
ース及びドレーンを形成する。コンタクト３２０及び３
２２はソース及びドレーン領域３１４及び３１６を第１
の層金属導体３２４及び３２６に接続する。コンタクト
３２８は第１の層金属セグメント３２４を第２の層金属
セグメント３３２に接続する。コンタクト３３０は第１
の層金属セグメント３２６を第２の層金属セグメント３
３４に接続する。ユーザ構成可能な相互接続エレメント
３３６は第３の金属層のコンタクト３３８及び導体３４
０を介して第２の層金属セグメント３３２及び３３４を
相互に接続するために使用される。種々の相互接続層で
コンタクト及び導体を含むこの方法を使用することによ
り、ユーザ構成可能な相互接続エレメント及び直列パス
トランジスタは相互接続層の導体で相互接続され得る。
【００２０】図３ｂは第２及び第３の相互接続層の交差
導体間のユーザ構成可能な相互接続エレメントの接続を
示す。２つの直列パストランジスタ３５０及び３５２は
基板３６２の夫々拡散ソース及びドレーン領域３５４,
３５６,３５８及び３６０から形成される。拡散領域３
５４及び３５６の上でそれらの間にはトランジスタ３５
０のゲート３６４が配置されている。拡散領域３５８及
び３６０の上でそれらの間にはトランジスタ３５２のゲ
ート３６６が配置されている。コンタクト３６８は拡散
領域３５６を第１の相互接続層の第１の部分３７０に接
続する。コンタクト３７２は拡散領域３５８を第１の相
互接続層の第２の部分３７４に接続する。コンタクト３
７６は第１の相互接続層の部分３７０を第２の相互接続
層の第１の部分３７８に接続する。同様に、コンタクト
３８０は第１の相互接続層の第２の部分３７４を第２の
相互接続層の第２の部分３８２に接続する。ユーザ構成
可能なエレメント３８４は、第２の相互接続層の第２の
部分３８２と、第２の相互接続層の第２の部分３８２に
交差する第３の相互接続層の第１の部分３８６との間に
配置される。コンタクト３８８はコンタクト３６８及び
３７６、並びに第１及び第２の相互接続層導体３６８の
上記部分３７０及び３７８を介して、第３の相互接続層
の第１の部分３８６を直列パストランジスタ３５０に接
続する。図３ｂに非限定的示す拡散領域３５４及び３６
０が相互接続エレメント３８４をプログラムするために
使用すべきプログラミング電圧を供給する回路ノードに
接続されることは当業者に理解されよう。
【００２１】図１に戻ると、行又は列により並ぶ全直列
パストランジスタのゲートは共通してゲート駆動ライン
に接続されている。従って、ゲートライン３８０は直列
パストランジスタ２３２,２３４,２４０,２４６,２４
８,２５２,２５６及び２５８のゲートを制御し、ゲート
ライン３８２は直列パストランジスタ２３６,２３８,２
４２,２４４,２５０,２５４及び２６０のゲートを制御
し、ゲートライン３８４は直列パストランジスタ２０
２,２０８,２１４,２２０及び２２６のゲートを制御
し、ゲートライン３８６は直列パストランジスタ２０
０,２０４,２１２,２２２及び２３０のゲートを制御
し、ゲートライン３８８は直列パストランジスタ２０
６,２１０,２１６,２１８,２２４及び２２８のゲートを
制御する。直列パストランジスタの動作を制御するため
の回路は好ましくは機能回路のアレーの周囲の外側に配
置され、参考資料として本願の一部に加える本願出願人
名義の米国特許第４７５８７４５号に開示されている。
この特許は更に、本発明のユーザ構成可能な回路エレメ
ントをプログラミングするために使用される方法も開示
している。
【００２２】以上、本発明の好適実施例について説明し
たが、当業者は以上の開示及び図面から本発明の変形例
を想到できよう。これらの変形例は特許請求の範囲のみ
に限定される本発明の範囲に含まれる。
【図面の簡単な説明】
【図１】本発明の好適実施例に従う機能的回路モジュー
ルの構成と、本発明の好適実施例に従う２つのユーザ構
成可能な相互接続層の特徴とを示す、本発明の好適実施
例に従うアーキテクチャの概略図である。
【図２】本発明の好適実施例に従う専用相互接続層の一
部を更に含む図１の機能回路モジュールの構成の一部を
示す本発明の好適実施例に従うアーキテクチャの概略図
である。
【図３】第１の相互接続層、第２の相互接続層、第３の
相互接続層、直列パストランジスタ及びユーザ構成可能
な相互接続エレメントの間の相互接続を示す説明図であ
る。
【符号の説明】
１０ 半導体基板 １２ 機能回路モジュール １４ 直列パストランジスタ １６,２４ 導体 ２０ フリップフロップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジヨナサン・ダブリユ・グリーン アメリカ合衆国、カリフオルニア・ 94301、パロ・アルト、ピツトマン・ア ベニユー・1481 (56)参考文献 特開 昭61−112347（ＪＰ，Ａ) 特開 昭52−104882（ＪＰ，Ａ) 特開 平２−153552（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 H03K 19/177

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板に配置され且つ列及び行のア
    レーで配列された機能回路の二次元アレーと、 前記半導体基板の上に配置され且つ該半導体基板から絶
    縁されており、複数の第１の導体を含む第１の相互接続
    層と、 前記第１の相互接続層の上に配置され且つ該第１の相互
    接続層から絶縁されており、セグメントに分けられたト
    ラックを形成し且つ第１の方向に延びる複数の第２の導
    体を含む第２の相互接続層と、 前記第２の相互接続層の上に配置され且つ該第２の相互
    接続層から絶縁されており、第２の方向に延びる第３の
    導体（１２０−１４０）を形成する複数のセグメントに
    分けられたトラックを有する第３の相互接続層とを備え
    ており、該第３の導体のセグメントのいくつかが前記第
    ２の相互接続層における第２の導体のセグメントのそれ
    ぞれと交点を形成しており、更に、 前記第２及び第３の相互接続層の間で該第２及び第３の
    相互接続層のセグメントに分けられた導体の選択された
    セグメントの交点に直接配置された複数の第１のユーザ
    ー構成可能な相互接続エレメントと、 前記第２及び第３の相互接続層のそれぞれにおいて、セ
    グメントに分けられた導体の隣接セグメントの間に配置
    された複数の第２のユーザー構成可能な相互接続エレメ
    ントと、 前記機能回路のモジュール間で前記半導体基板に配置さ
    れ、前記第２及び第３の相互接続層の隣接セグメント間
    に接続される直列パストランジスタとを含む、ユーザ構
    成可能な回路アレーアーキテクチャ。
  2. 【請求項２】前記第２の方向は、前記第１の方向に実質
    的に垂直であり、前記複数の第２の導体は、隣接の機能
    回路に直接延びる請求項1記載の回路アレーアーキテク
    チャ。
  3. 【請求項３】前記第１の導体が、各機能回路の内部接続
    を形成する請求項１または２に記載の回路アレーアーキ
    テクチャ。
  4. 【請求項４】前記直列パストランジスタの少なくとも一
    つが、前記第２のユーザ構成可能な相互接続エレメント
    の少なくとも一つに接続されている請求項１から３のい
    ずれか一項に記載の機能回路アレーアーキテクチャ。
  5. 【請求項５】選択された機能回路の各ノードが、前記第
    １の相互接続層に配置された一つまたは複数の導体によ
    り、互いに直接接続される請求項１から４のいずれか一
    項に記載の機能回路アレーアーキテクチャ。
JP3214573A 1990-08-01 1991-07-31 ユーザ構成可能な回路アレーアーキテクチャ Expired - Fee Related JP2761310B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/561,110 US5132571A (en) 1990-08-01 1990-08-01 Programmable interconnect architecture having interconnects disposed above function modules
US561110 1990-08-01

Publications (2)

Publication Number Publication Date
JPH08162535A JPH08162535A (ja) 1996-06-21
JP2761310B2 true JP2761310B2 (ja) 1998-06-04

Family

ID=24240673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3214573A Expired - Fee Related JP2761310B2 (ja) 1990-08-01 1991-07-31 ユーザ構成可能な回路アレーアーキテクチャ

Country Status (6)

Country Link
US (1) US5132571A (ja)
EP (1) EP0469728B1 (ja)
JP (1) JP2761310B2 (ja)
AT (1) ATE216131T1 (ja)
DE (1) DE69132984T2 (ja)
ES (1) ES2174821T3 (ja)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451887A (en) * 1986-09-19 1995-09-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
JP3027990B2 (ja) * 1991-03-18 2000-04-04 富士通株式会社 半導体装置の製造方法
US5322812A (en) 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US5208491A (en) * 1992-01-07 1993-05-04 Washington Research Foundation Field programmable gate array
US5412261A (en) * 1992-04-14 1995-05-02 Aptix Corporation Two-stage programmable interconnect architecture
US5304871A (en) * 1992-07-24 1994-04-19 Actel Corporation Programmable interconnect architecture employing leaky programmable elements
EP0585601B1 (en) * 1992-07-31 1999-04-28 Hughes Electronics Corporation Integrated circuit security system and method with implanted interconnections
US5317698A (en) * 1992-08-18 1994-05-31 Actel Corporation FPGA architecture including direct logic function circuit to I/O interconnections
US5341043A (en) * 1992-09-30 1994-08-23 Actel Corporation Series linear antifuse array
US5400376A (en) * 1993-04-02 1995-03-21 Simmonds Precision Products, Inc. Ultrasonic fuel gauging system using state machine control
JP3144967B2 (ja) * 1993-11-08 2001-03-12 株式会社日立製作所 半導体集積回路およびその製造方法
EP0667679B1 (en) * 1994-01-06 1997-06-25 Texas Instruments Incorporated Improvements in or relating to routing architectures
IL109491A (en) * 1994-05-01 1999-11-30 Quick Tech Ltd Customizable logic array device
US5689195A (en) * 1995-05-17 1997-11-18 Altera Corporation Programmable logic array integrated circuit devices
US5424655A (en) * 1994-05-20 1995-06-13 Quicklogic Corporation Programmable application specific integrated circuit employing antifuses and methods therefor
US5590069A (en) * 1994-10-17 1996-12-31 Qualcomm Incorporated Method and apparatus for providing ROM in an integrated circuit having update through single substance layer modification capability
US5495181A (en) * 1994-12-01 1996-02-27 Quicklogic Corporation Integrated circuit facilitating simultaneous programming of multiple antifuses
US5552720A (en) * 1994-12-01 1996-09-03 Quicklogic Corporation Method for simultaneous programming of multiple antifuses
US5963049A (en) * 1995-05-17 1999-10-05 Altera Corporation Programmable logic array integrated circuit architectures
US5909126A (en) * 1995-05-17 1999-06-01 Altera Corporation Programmable logic array integrated circuit devices with interleaved logic array blocks
US5625301A (en) * 1995-05-18 1997-04-29 Actel Corporation Flexible FPGA input/output architecture
US5783846A (en) * 1995-09-22 1998-07-21 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
US5744980A (en) * 1996-02-16 1998-04-28 Actel Corporation Flexible, high-performance static RAM architecture for field-programmable gate arrays
US5835998A (en) * 1996-04-04 1998-11-10 Altera Corporation Logic cell for programmable logic devices
US5625631A (en) * 1996-04-26 1997-04-29 International Business Machines Corporation Pass through mode for multi-chip-module die
US5952847A (en) * 1996-06-25 1999-09-14 Actel Corporation Multiple logic family compatible output driver
US5880597A (en) * 1996-09-18 1999-03-09 Altera Corporation Interleaved interconnect for programmable logic array devices
US6300794B1 (en) 1996-10-10 2001-10-09 Altera Corporation Programmable logic device with hierarchical interconnection resources
US5999016A (en) * 1996-10-10 1999-12-07 Altera Corporation Architectures for programmable logic devices
US5858817A (en) * 1996-10-10 1999-01-12 Lockheed Martin Corporation Process to personalize master slice wafers and fabricate high density VLSI components with a single masking step
US5977793A (en) * 1996-10-10 1999-11-02 Altera Corporation Programmable logic device with hierarchical interconnection resources
US5999015A (en) * 1997-02-20 1999-12-07 Altera Corporation Logic region resources for programmable logic devices
US6127844A (en) * 1997-02-20 2000-10-03 Altera Corporation PCI-compatible programmable logic devices
US7148722B1 (en) 1997-02-20 2006-12-12 Altera Corporation PCI-compatible programmable logic devices
US5982195A (en) * 1997-02-20 1999-11-09 Altera Corporation Programmable logic device architectures
US6184710B1 (en) 1997-03-20 2001-02-06 Altera Corporation Programmable logic array devices with enhanced interconnectivity between adjacent logic regions
US5973375A (en) * 1997-06-06 1999-10-26 Hughes Electronics Corporation Camouflaged circuit structure with step implants
DE19726881A1 (de) * 1997-06-24 1999-01-07 Siemens Ag Halbleiterschaltungsvorrichtung und Verfahren zur Herstellung
US6091090A (en) * 1997-09-19 2000-07-18 In-Chip Systems, Inc. Power and signal routing technique for gate array design
US6084427A (en) 1998-05-19 2000-07-04 Altera Corporation Programmable logic devices with enhanced multiplexing capabilities
US6121790A (en) 1997-10-16 2000-09-19 Altera Corporation Programmable logic device with enhanced multiplexing capabilities in interconnect resources
US6107824A (en) 1997-10-16 2000-08-22 Altera Corporation Circuitry and methods for internal interconnection of programmable logic devices
US6107825A (en) * 1997-10-16 2000-08-22 Altera Corporation Input/output circuitry for programmable logic devices
US5981987A (en) 1997-12-02 1999-11-09 Nurlogic Design, Inc. Power ground metallization routing in a semiconductor device
US6169416B1 (en) 1998-09-01 2001-01-02 Quicklogic Corporation Programming architecture for field programmable gate array
US6215326B1 (en) 1998-11-18 2001-04-10 Altera Corporation Programmable logic device architecture with super-regions having logic regions and a memory region
US6507216B1 (en) 1998-11-18 2003-01-14 Altera Corporation Efficient arrangement of interconnection resources on programmable logic devices
US6407576B1 (en) * 1999-03-04 2002-06-18 Altera Corporation Interconnection and input/output resources for programmable logic integrated circuit devices
US6331733B1 (en) 1999-08-10 2001-12-18 Easic Corporation Semiconductor device
US6236229B1 (en) 1999-05-13 2001-05-22 Easic Corporation Integrated circuits which employ look up tables to provide highly efficient logic cells and logic functionalities
US6194912B1 (en) 1999-03-11 2001-02-27 Easic Corporation Integrated circuit device
ATE285634T1 (de) * 1999-03-11 2005-01-15 Easic Corp Technologie fuer integrierte schaltungen
US6245634B1 (en) 1999-10-28 2001-06-12 Easic Corporation Method for design and manufacture of semiconductors
US6236232B1 (en) * 1999-10-15 2001-05-22 Agilent Technologies, Inc. Multi-purpose transistor array
US6774671B2 (en) 1999-10-15 2004-08-10 Agilent Technologies, Inc. Multi-purpose transistor array
US6396368B1 (en) 1999-11-10 2002-05-28 Hrl Laboratories, Llc CMOS-compatible MEM switches and method of making
US6331790B1 (en) 2000-03-10 2001-12-18 Easic Corporation Customizable and programmable cell array
US6756811B2 (en) * 2000-03-10 2004-06-29 Easic Corporation Customizable and programmable cell array
US7283381B2 (en) 2000-08-17 2007-10-16 David Earl Butz System and methods for addressing a matrix incorporating virtual columns and addressing layers
US6462977B2 (en) 2000-08-17 2002-10-08 David Earl Butz Data storage device having virtual columns and addressing layers
US7217977B2 (en) * 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US6791191B2 (en) 2001-01-24 2004-09-14 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6774413B2 (en) 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6740942B2 (en) * 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US6777977B1 (en) * 2002-05-01 2004-08-17 Actel Corporation Three input field programmable gate array logic circuit configurable as a three input look up table, a D-latch or a D flip-flop
US6774667B1 (en) 2002-05-09 2004-08-10 Actel Corporation Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays
US6897535B2 (en) 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
US6891394B1 (en) * 2002-06-04 2005-05-10 Actel Corporation Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers
US7378867B1 (en) 2002-06-04 2008-05-27 Actel Corporation Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers
US7434080B1 (en) * 2002-09-03 2008-10-07 Actel Corporation Apparatus for interfacing and testing a phase locked loop in a field programmable gate array
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6750674B1 (en) 2002-10-02 2004-06-15 Actel Corporation Carry chain for use between logic modules in a field programmable gate array
US6885218B1 (en) 2002-10-08 2005-04-26 Actel Corporation Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA
US7269814B1 (en) 2002-10-08 2007-09-11 Actel Corporation Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA
US6727726B1 (en) 2002-11-12 2004-04-27 Actel Corporation Field programmable gate array architecture including a buffer module and a method of distributing buffer modules in a field programmable gate array
US6979606B2 (en) 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
AU2003293540A1 (en) * 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
US6946871B1 (en) 2002-12-18 2005-09-20 Actel Corporation Multi-level routing architecture in a field programmable gate array having transmitters and receivers
US6891396B1 (en) 2002-12-27 2005-05-10 Actel Corporation Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks
US7385420B1 (en) 2002-12-27 2008-06-10 Actel Corporation Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks
US6838902B1 (en) * 2003-05-28 2005-01-04 Actel Corporation Synchronous first-in/first-out block memory for a field programmable gate array
US7375553B1 (en) 2003-05-28 2008-05-20 Actel Corporation Clock tree network in a field programmable gate array
US6825690B1 (en) 2003-05-28 2004-11-30 Actel Corporation Clock tree network in a field programmable gate array
US6867615B1 (en) 2003-05-30 2005-03-15 Actel Corporation Dedicated input/output first in/first out module for a field programmable gate array
US7385419B1 (en) 2003-05-30 2008-06-10 Actel Corporation Dedicated input/output first in/first out module for a field programmable gate array
US7170315B2 (en) * 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US7521960B2 (en) * 2003-07-31 2009-04-21 Actel Corporation Integrated circuit including programmable logic and external-device chip-enable override control
US7138824B1 (en) * 2004-05-10 2006-11-21 Actel Corporation Integrated multi-function analog circuit including voltage, current, and temperature monitor and gate-driver circuit blocks
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
JP2006114668A (ja) * 2004-10-14 2006-04-27 Sony Corp 半導体集積回路およびその製造方法
US7116181B2 (en) * 2004-12-21 2006-10-03 Actel Corporation Voltage- and temperature-compensated RC oscillator circuit
US7119398B1 (en) * 2004-12-22 2006-10-10 Actel Corporation Power-up and power-down circuit for system-on-a-chip integrated circuit
US7446378B2 (en) 2004-12-29 2008-11-04 Actel Corporation ESD protection structure for I/O pad subject to both positive and negative voltages
US7919979B1 (en) 2005-01-21 2011-04-05 Actel Corporation Field programmable gate array including a non-volatile user memory and method for programming
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US11671099B2 (en) 2021-05-21 2023-06-06 Microchip Technology Inc. Logic cell for programmable gate array

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5858809B2 (ja) * 1976-02-28 1983-12-27 富士通株式会社 半導体装置の製造方法
JPS60144956A (ja) * 1984-01-06 1985-07-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4642487A (en) * 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
JPS61112347A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 自己増殖型半導体装置
US4963768A (en) * 1985-03-29 1990-10-16 Advanced Micro Devices, Inc. Flexible, programmable cell array interconnected by a programmable switch matrix
WO1987000969A1 (en) * 1985-07-29 1987-02-12 American Telephone & Telegraph Company Three-level interconnection scheme for integrated circuits
DE3611557A1 (de) * 1986-04-07 1987-10-29 Nixdorf Computer Ag In integrierter technik hergestellter logik-array-baustein zur erstellung integrierter schaltungen
US4758745B1 (en) * 1986-09-19 1994-11-15 Actel Corp User programmable integrated circuit interconnect architecture and test method
US4786904A (en) * 1986-12-15 1988-11-22 Zoran Corporation Electronically programmable gate array having programmable interconnect lines
JPS63278250A (ja) * 1987-05-11 1988-11-15 Toshiba Corp 半導体装置
JP2692099B2 (ja) * 1988-01-14 1997-12-17 日本電気株式会社 マスタースライス方式の集積回路
US4933576A (en) * 1988-05-13 1990-06-12 Fujitsu Limited Gate array device having macro cells for forming master and slave cells of master-slave flip-flop circuit

Also Published As

Publication number Publication date
EP0469728B1 (en) 2002-04-10
ES2174821T3 (es) 2002-11-16
US5132571A (en) 1992-07-21
DE69132984D1 (de) 2002-05-16
DE69132984T2 (de) 2003-01-23
JPH08162535A (ja) 1996-06-21
ATE216131T1 (de) 2002-04-15
EP0469728A1 (en) 1992-02-05

Similar Documents

Publication Publication Date Title
JP2761310B2 (ja) ユーザ構成可能な回路アレーアーキテクチャ
US5191241A (en) Programmable interconnect architecture
US4745084A (en) Method of making a customized semiconductor integrated device
US5512765A (en) Extendable circuit architecture
US4458297A (en) Universal interconnection substrate
US4207556A (en) Programmable logic array arrangement
US20100308863A1 (en) Architecture of Function Blocks and Wirings in a Structured ASIC and Configurable Driver Cell of a Logic Cell Zone
US4727268A (en) Logic circuitry having two programmable interconnection arrays
JPH08213574A (ja) ゲートアレイ装置及びその製造方法
JPS5851451B2 (ja) ロンリジツコウソウチ
JPH077143A (ja) 二重バッファベースゲートアレイセル
JP2001127161A (ja) 集積回路
JPS5837637B2 (ja) 電気的に切換え可能な読取り専門記憶装置
KR970008363B1 (ko) 트리밍 회로
US20040105207A1 (en) Via programmable gate array interconnect architecture
US5206184A (en) Method of making single layer personalization
JPH0434309B2 (ja)
JPH0254576A (ja) ゲートアレイ
US5404034A (en) Symmetrical multi-layer metal logic array with continuous substrate taps
EP0012244B1 (en) Programmable logic array
EP0046197A1 (en) FET convolved logic
KR0134854B1 (ko) 반도체 장치의 설계장치 및 방법
EP0069762A4 (en) UNIVERSAL INTERCONNECTION SUBSTRATE.
JP3289999B2 (ja) 半導体集積回路
USH512H (en) Automated universal array

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees