JP2754681B2 - 分散型コントローラ - Google Patents
分散型コントローラInfo
- Publication number
- JP2754681B2 JP2754681B2 JP6545589A JP6545589A JP2754681B2 JP 2754681 B2 JP2754681 B2 JP 2754681B2 JP 6545589 A JP6545589 A JP 6545589A JP 6545589 A JP6545589 A JP 6545589A JP 2754681 B2 JP2754681 B2 JP 2754681B2
- Authority
- JP
- Japan
- Prior art keywords
- controller
- enable signal
- access enable
- access
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control By Computers (AREA)
- Programmable Controllers (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】 〔発明の分野〕 本発明は生産システムにおいてプログラマブルコント
ローラや温度調節器，位置コントローラ等のコントロー
ラを有機的に結合するようにした分散型コントローラに
関するものである。
ローラや温度調節器，位置コントローラ等のコントロー
ラを有機的に結合するようにした分散型コントローラに
関するものである。
近年ファクトリーオートメーション（FA）等の分野に
おいては、プログラマブルコントローラ（PC）や温度調
節器，位置コントローラ（NC）等の複数の制御機器が分
散して配置されている。そしてファクトリーオートメー
ションを更に進めるためにはこれらのコントローラを有
機的に結合して協調させていく必要がある。このような
コントローラ群を結合し相互にデータ伝送を行う場合に
は、従来MAP等のシリアル通信ネットワークを利用する
方法が知られている。又マルチバス方式やVMEバス等の
規格化されたバスを用いてこれらの制御装置を結合する
ことも考えられる。
おいては、プログラマブルコントローラ（PC）や温度調
節器，位置コントローラ（NC）等の複数の制御機器が分
散して配置されている。そしてファクトリーオートメー
ションを更に進めるためにはこれらのコントローラを有
機的に結合して協調させていく必要がある。このような
コントローラ群を結合し相互にデータ伝送を行う場合に
は、従来MAP等のシリアル通信ネットワークを利用する
方法が知られている。又マルチバス方式やVMEバス等の
規格化されたバスを用いてこれらの制御装置を結合する
ことも考えられる。
しかしながらMAP等のシリアル通信ネットワークで
は、伝送速度が遅く通信速度や価格の点から見てプログ
ラマブルコントローラ，温度調節器，位置コントローラ
等のリアルタイムデータの通信には適していないという
欠点がある。又規格化されたバスを用いてのデータ伝送
ではバスアビトレーションに時間がかかり、優先順位の
低いコントローラはなかなか所望のデータを伝送するこ
とができないことがあるという欠点があった。特にFAシ
ステムでは周期的なデータ伝送が必要なことが多いが、
規格化されたバス方式では一定周期でバスをアクセスす
ることが困難であり、アビトレーションのために周期が
ずれることがあるという欠点があった。
は、伝送速度が遅く通信速度や価格の点から見てプログ
ラマブルコントローラ，温度調節器，位置コントローラ
等のリアルタイムデータの通信には適していないという
欠点がある。又規格化されたバスを用いてのデータ伝送
ではバスアビトレーションに時間がかかり、優先順位の
低いコントローラはなかなか所望のデータを伝送するこ
とができないことがあるという欠点があった。特にFAシ
ステムでは周期的なデータ伝送が必要なことが多いが、
規格化されたバス方式では一定周期でバスをアクセスす
ることが困難であり、アビトレーションのために周期が
ずれることがあるという欠点があった。
本発明はこのような従来の問題点に着目してなされた
ものであって、各コントローラ間の制御情報を高速で一
定周期で伝送することができるようにすることを技術的
課題とする。
ものであって、各コントローラ間の制御情報を高速で一
定周期で伝送することができるようにすることを技術的
課題とする。
本発明は複数のコントローラが共通バスに接続されて
構成される分散型コントローラであって、アクセスイネ
ーブル信号を発生し出力端より出力すると共に入端より
アクセスイネーブル信号を受け取るアクセスイネーブル
信号発生器を有し、各コントローラは入出力端を有する
アクセスイネーブル処理部を夫々有し、アクセスイネー
ブル信号発生器の入出力端と共にデジチェーン接続され
て構成され、各コントローラのアクセスイネーブル処理
部はアクセスイネーブル信号が入力された後共通バスの
アクセスを可能としアクセス終了後に後続のコントロー
ラにアクセスイネーブル信号を出力することを特徴とす
るものである。
構成される分散型コントローラであって、アクセスイネ
ーブル信号を発生し出力端より出力すると共に入端より
アクセスイネーブル信号を受け取るアクセスイネーブル
信号発生器を有し、各コントローラは入出力端を有する
アクセスイネーブル処理部を夫々有し、アクセスイネー
ブル信号発生器の入出力端と共にデジチェーン接続され
て構成され、各コントローラのアクセスイネーブル処理
部はアクセスイネーブル信号が入力された後共通バスの
アクセスを可能としアクセス終了後に後続のコントロー
ラにアクセスイネーブル信号を出力することを特徴とす
るものである。
このような特徴を有する本発明によれば、アクセスイ
ネーブル信号発生器の出力端よりアクセスイネーブル信
号を発生してコントローラにアクセスイネーブル信号が
与えられる。そうすればコントローラは共通バスをアク
セスし、アクセス終了後に後続のコントローラにアクセ
スイネーブル信号を与えている。こうしてアクセスイネ
ーブル処理部の入出力端とアクセスイネーブル信号発生
器がデジチェーン接続された各コントローラは順次共通
バスをアクセスすることができ、最終のコントローラが
アクセスイネーブル信号をアクセスイネーブル信号発生
器に戻すようにしている。
ネーブル信号発生器の出力端よりアクセスイネーブル信
号を発生してコントローラにアクセスイネーブル信号が
与えられる。そうすればコントローラは共通バスをアク
セスし、アクセス終了後に後続のコントローラにアクセ
スイネーブル信号を与えている。こうしてアクセスイネ
ーブル処理部の入出力端とアクセスイネーブル信号発生
器がデジチェーン接続された各コントローラは順次共通
バスをアクセスすることができ、最終のコントローラが
アクセスイネーブル信号をアクセスイネーブル信号発生
器に戻すようにしている。
そのため本発明によれば、比較的簡単な構成で各コン
トローラが順次共通バスをアクセスすることができ、ア
クセスの周期性を保持することが可能となる。又シリア
ル伝送と異なり共通バスをアクセスするようにしている
ため、通信速度を短縮することができバスアビトレーシ
ョンも不要になるという効果が得られる。
トローラが順次共通バスをアクセスすることができ、ア
クセスの周期性を保持することが可能となる。又シリア
ル伝送と異なり共通バスをアクセスするようにしている
ため、通信速度を短縮することができバスアビトレーシ
ョンも不要になるという効果が得られる。
第１図は本発明の一実施例による分散型コントローラ
の構成を示すブロック図である。本図においてコントロ
ーラ1,2……Ｎが共通バス４に接続されている。各コン
トローラは例えばプログラマブルコントローラ，温度調
節器，位置コントローラ等であって、夫々固有のCPU及
びメモリや入出力装置を有している。さて各コントロー
ラ１〜Ｎはアクセスイネーブル（以下AEともいう）処理
部1a〜Naを有しており、各アクセスイネーブル処理部は
アクセスイネーブル信号の入力端AEIN及び出力端AEOUT
が設けられる。又パラレルの共通バス４にはアクセスイ
ネーブル信号発生器５が接続されている。アクセスイネ
ーブル信号発生器５は所定周期でアクセスイネーブル信
号を発生するものであり、各コントローラのAE処理部1a
〜Naと同様に入出力端子AEIN,AEOUTを有している。そし
て第１図に示すようにアクセスイネーブル信号発生器５
と各コントローラ１〜ＮのAE処理部の入出力端とがデジ
チェーン接続されている。
の構成を示すブロック図である。本図においてコントロ
ーラ1,2……Ｎが共通バス４に接続されている。各コン
トローラは例えばプログラマブルコントローラ，温度調
節器，位置コントローラ等であって、夫々固有のCPU及
びメモリや入出力装置を有している。さて各コントロー
ラ１〜Ｎはアクセスイネーブル（以下AEともいう）処理
部1a〜Naを有しており、各アクセスイネーブル処理部は
アクセスイネーブル信号の入力端AEIN及び出力端AEOUT
が設けられる。又パラレルの共通バス４にはアクセスイ
ネーブル信号発生器５が接続されている。アクセスイネ
ーブル信号発生器５は所定周期でアクセスイネーブル信
号を発生するものであり、各コントローラのAE処理部1a
〜Naと同様に入出力端子AEIN,AEOUTを有している。そし
て第１図に示すようにアクセスイネーブル信号発生器５
と各コントローラ１〜ＮのAE処理部の入出力端とがデジ
チェーン接続されている。
第２図はアクセスイネーブル信号発生器５の一例を示
すブロック図、第３図は各コントローラの詳細を示すブ
ロック図である。これらの図に示すようにアクセスイネ
ーブル信号発生器５は所定の周期T1の信号を発生するマ
ルチバイブレータ11とRSフリップフロップ12を有してお
り、マルチバイブレータ11の出力がRSフリップフロップ
12のセット入力端に、そのＱ出力がマルチバイブレータ
11のトリガ入力端及びAEOUTとしてコントローラ１のア
クセスイネーブル処理部1aの入力端に与えられている。
又終端のコントローラＮのアクセスイネーブル処理部Na
からの出力はアクセスイネーブル信号発生器５のフリッ
プフロップ12のリセット入力端に与えられる。
すブロック図、第３図は各コントローラの詳細を示すブ
ロック図である。これらの図に示すようにアクセスイネ
ーブル信号発生器５は所定の周期T1の信号を発生するマ
ルチバイブレータ11とRSフリップフロップ12を有してお
り、マルチバイブレータ11の出力がRSフリップフロップ
12のセット入力端に、そのＱ出力がマルチバイブレータ
11のトリガ入力端及びAEOUTとしてコントローラ１のア
クセスイネーブル処理部1aの入力端に与えられている。
又終端のコントローラＮのアクセスイネーブル処理部Na
からの出力はアクセスイネーブル信号発生器５のフリッ
プフロップ12のリセット入力端に与えられる。
さて各コントローラは同一の構成を有しているため、
コントローラ１について説明する。コントローラ１のア
クセスイネーブル処理部1aもマルチバイブレータ13とRS
フリップフロップ14を有しており、上位のコントローラ
又はコントローラ１にとってはアクセスイネーブル発生
器５からのアクセスイネーブル信号がマルチバイブレー
タ13にトリガ入力として及びコントローラ１のCPU15の
アクセス開始の入力信号として与えられる。マルチバイ
ブレータ13は一定の周期T2の動作時間を有するものであ
り、その出力はRSフリップフロップ14にセット入力とし
て与えられる。又RSフリップフロップのＱ出力はコント
ローラ１のCPU15に制御信号として与えられ、同時に下
位のコントローラ、この場合にはコントローラ２にアク
セスイネーブル信号として与えられる。コントローラ１
は所定の処理プログラムを実行するCPU15とリードオン
リメモリ（以下ROMという）16やランダムアクセスメモ
リ（以下RAMという）17等のメモリ及び入出力装置18を
有している。
コントローラ１について説明する。コントローラ１のア
クセスイネーブル処理部1aもマルチバイブレータ13とRS
フリップフロップ14を有しており、上位のコントローラ
又はコントローラ１にとってはアクセスイネーブル発生
器５からのアクセスイネーブル信号がマルチバイブレー
タ13にトリガ入力として及びコントローラ１のCPU15の
アクセス開始の入力信号として与えられる。マルチバイ
ブレータ13は一定の周期T2の動作時間を有するものであ
り、その出力はRSフリップフロップ14にセット入力とし
て与えられる。又RSフリップフロップのＱ出力はコント
ローラ１のCPU15に制御信号として与えられ、同時に下
位のコントローラ、この場合にはコントローラ２にアク
セスイネーブル信号として与えられる。コントローラ１
は所定の処理プログラムを実行するCPU15とリードオン
リメモリ（以下ROMという）16やランダムアクセスメモ
リ（以下RAMという）17等のメモリ及び入出力装置18を
有している。
次に本実施例の動作についてタイムチャートを参照し
つつ説明する。まず電源をリセットした場合にはアクセ
スイネーブル信号発生器５のマルチバイブレータ11の出
力は“L"レベル、RSフリップフロップ12のＱ出力が“H"
レベルとなっているものとする。この状態で第１図に示
すようにデジチェーン接続されているため、アクセスイ
ネーブル信号が第４図（ｂ）に示すようにコントローラ
１のアクセスイネーブル処理部1aに伝えられる。そうす
ればフリップフロップ14がリセットされ、同時にマルチ
バイブレータ13にトリガ信号として与えられる。そして
第４図（ｃ）に示すようにマルチバイブレータ13で定ま
る一定時間T2の間コントローラ１は共通バス４を用いて
データ伝送を行うようにしている。そしてマルチバイブ
レータ13の所定時間T2の経過前にアクセスを終了しマル
チバイブレータ13よりセット出力が与えられると、RSフ
リップフロップ14が第４図（ｃ）に示すように反転し、
同時にコントローラ２にアクセスイネーブル信号が伝え
られる。コントローラ２も同様にしてアクセスイネーブ
ル信号が与えられたときにマルチバイブレータがトリガ
され、同時にコントローラ２より共通バス４をアクセス
するようにしている。その後コントローラ２のアクセス
イネーブル処理部2aのマルチバイブレータが出力を与え
ると、フリップフロップが反転して第４図（ｅ）に示す
ようにコントローラ３にアクセスイネーブル信号として
伝えられる。最終のコントローラを３とした場合には、
コントローラ３も同様にしてマルチバイブレータで定ま
る一定時間バスアクセスを行い、その後フリップフロッ
プが反転すればアクセスイネーブル信号を元のアクセス
イネーブル信号発生器５に与える。この信号によってア
クセスイネーブル信号発生器５のRSフリップフロップ12
がリセットされ、その反転出力によってマルチバイブレ
ータ11がトリガされる。又RSフリップフロップ12の反転
により第４図（ｃ），（ｅ），（ｇ）に示すように各コ
ントローラのアクセスイネーブル処理部1a〜Na（3a）の
RSフリップフロップも同様にリセットされることとな
る。さてアクセスイネーブル信号発生器５のマルチバイ
ブレータ11が一定時間T1後に反転してRSフリップフロッ
プ12をセットする。そうすれば電源リセット後と同様に
してコントローラ１にアクセスイネーブル信号が伝えら
れ、再びコントローラ１から順次共通バス４をアクセス
することができる。
つつ説明する。まず電源をリセットした場合にはアクセ
スイネーブル信号発生器５のマルチバイブレータ11の出
力は“L"レベル、RSフリップフロップ12のＱ出力が“H"
レベルとなっているものとする。この状態で第１図に示
すようにデジチェーン接続されているため、アクセスイ
ネーブル信号が第４図（ｂ）に示すようにコントローラ
１のアクセスイネーブル処理部1aに伝えられる。そうす
ればフリップフロップ14がリセットされ、同時にマルチ
バイブレータ13にトリガ信号として与えられる。そして
第４図（ｃ）に示すようにマルチバイブレータ13で定ま
る一定時間T2の間コントローラ１は共通バス４を用いて
データ伝送を行うようにしている。そしてマルチバイブ
レータ13の所定時間T2の経過前にアクセスを終了しマル
チバイブレータ13よりセット出力が与えられると、RSフ
リップフロップ14が第４図（ｃ）に示すように反転し、
同時にコントローラ２にアクセスイネーブル信号が伝え
られる。コントローラ２も同様にしてアクセスイネーブ
ル信号が与えられたときにマルチバイブレータがトリガ
され、同時にコントローラ２より共通バス４をアクセス
するようにしている。その後コントローラ２のアクセス
イネーブル処理部2aのマルチバイブレータが出力を与え
ると、フリップフロップが反転して第４図（ｅ）に示す
ようにコントローラ３にアクセスイネーブル信号として
伝えられる。最終のコントローラを３とした場合には、
コントローラ３も同様にしてマルチバイブレータで定ま
る一定時間バスアクセスを行い、その後フリップフロッ
プが反転すればアクセスイネーブル信号を元のアクセス
イネーブル信号発生器５に与える。この信号によってア
クセスイネーブル信号発生器５のRSフリップフロップ12
がリセットされ、その反転出力によってマルチバイブレ
ータ11がトリガされる。又RSフリップフロップ12の反転
により第４図（ｃ），（ｅ），（ｇ）に示すように各コ
ントローラのアクセスイネーブル処理部1a〜Na（3a）の
RSフリップフロップも同様にリセットされることとな
る。さてアクセスイネーブル信号発生器５のマルチバイ
ブレータ11が一定時間T1後に反転してRSフリップフロッ
プ12をセットする。そうすれば電源リセット後と同様に
してコントローラ１にアクセスイネーブル信号が伝えら
れ、再びコントローラ１から順次共通バス４をアクセス
することができる。
こうすれば各コントローラが共通バスにアクセスする
周期はアクセスイネーブル信号発生器の出力と同期する
ため、アクセス周期を完全に固定にすることができる。
周期はアクセスイネーブル信号発生器の出力と同期する
ため、アクセス周期を完全に固定にすることができる。
尚本実施例は各コントローラのアクセス可能な時間を
同一としてアクセス周期を完全に固定としているが、第
５図に示すように各コントローラが共通バスにアクセス
する時間をコントローラ毎に任意にすることも可能であ
る。この場合にはマルチバイブレータを用いることなく
アクセスイネーブル信号によって各コントローラはバス
のアクセスを開始し、終了後RSフリップフロップをセッ
トする。こうすれば必要な時間だけアクセスを終えた
後、低位のコントローラにアクセスイネーブル信号を伝
えることができ、バスの使用効率を改善することができ
る。
同一としてアクセス周期を完全に固定としているが、第
５図に示すように各コントローラが共通バスにアクセス
する時間をコントローラ毎に任意にすることも可能であ
る。この場合にはマルチバイブレータを用いることなく
アクセスイネーブル信号によって各コントローラはバス
のアクセスを開始し、終了後RSフリップフロップをセッ
トする。こうすれば必要な時間だけアクセスを終えた
後、低位のコントローラにアクセスイネーブル信号を伝
えることができ、バスの使用効率を改善することができ
る。
第１図は本発明の一実施例による分散型コントローラの
全体構成を示すブロック図、第２図はアクセスイネーブ
ル信号発生器の構成を示すブロック図、第３図は各コン
トローラの詳細な構成を示すブロック図、第４図は本実
施例の動作を示すタイムチャート、第５図は本発明の第
２実施例による動作を示すタイムチャートである。 1,2〜Ｎ……コントローラ、1a,2a〜Na……アクセスイネ
ーブル処理部、４……共通バス、５……アクセスイネー
ブル信号発生器、11,13……マルチバイブレータ、12,14
……RSフリップフロップ
全体構成を示すブロック図、第２図はアクセスイネーブ
ル信号発生器の構成を示すブロック図、第３図は各コン
トローラの詳細な構成を示すブロック図、第４図は本実
施例の動作を示すタイムチャート、第５図は本発明の第
２実施例による動作を示すタイムチャートである。 1,2〜Ｎ……コントローラ、1a,2a〜Na……アクセスイネ
ーブル処理部、４……共通バス、５……アクセスイネー
ブル信号発生器、11,13……マルチバイブレータ、12,14
……RSフリップフロップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉川 典雄 京都府京都市右京区花園土堂町10番地 立石電機株式会社内 (72)発明者 外山 久雄 京都府京都市右京区花園土堂町10番地 立石電機株式会社内 (56)参考文献 特開 昭53−49683（ＪＰ，Ａ) 特開 昭55−36830（ＪＰ，Ａ) 特開 昭62−90702（ＪＰ，Ａ)
Claims (1)
- 【請求項１】複数のコントローラが共通バスに接続され
て構成される分散型コントローラであって、 アクセスイネーブル信号を発生し出力端より出力すると
共に入力端よりアクセスイネーブル信号を受け取るアク
セスイネーブル信号発生器を有し、 前記各コントローラは入出力端を有するアクセスイネー
ブル処理部を夫々有し、前記アクセスイネーブル信号発
生器の入出力端と共にデジチェーン接続されて構成さ
れ、前記各コントローラのアクセスイネーブル処理部は
アクセスイネーブル信号が入力された後共通バスのアク
セスを可能としアクセス終了後に後続のコントローラに
アクセスイネーブル信号を出力するものであることを特
徴とする分散型コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6545589A JP2754681B2 (ja) | 1989-03-16 | 1989-03-16 | 分散型コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6545589A JP2754681B2 (ja) | 1989-03-16 | 1989-03-16 | 分散型コントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02242402A JPH02242402A (ja) | 1990-09-26 |
| JP2754681B2 true JP2754681B2 (ja) | 1998-05-20 |
Family
ID=13287630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6545589A Expired - Fee Related JP2754681B2 (ja) | 1989-03-16 | 1989-03-16 | 分散型コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754681B2 (ja) |
-
1989
- 1989-03-16 JP JP6545589A patent/JP2754681B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02242402A (ja) | 1990-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117082078A (zh) | 设备间数据同步方法、系统以及设备 | |
| JP2754681B2 (ja) | 分散型コントローラ | |
| CN114995587B (zh) | 时钟信号获得方法、装置、芯片及存储介质 | |
| Park et al. | Development of ethercat slave based on multi-core dsp | |
| JP2006171833A (ja) | Ｐｌｃのデータ交換システム、及びｐｌｃのデータ交換システムの制御方法 | |
| JPS62160564A (ja) | パイプライン制御方式 | |
| JP2730189B2 (ja) | 分散型コントローラ | |
| CN211123733U (zh) | 一种可扩展的plc核心模块 | |
| CN112902990B (zh) | 一种位置传感器的位置数据获取方法、装置及设备 | |
| JPH0736373A (ja) | プログラマブルコントローラ | |
| JP2724373B2 (ja) | 分散型コントローラ | |
| US20200293429A1 (en) | Semiconductor Apparatus and Debug System | |
| US7065669B2 (en) | System and method for providing a write strobe signal to a receiving element before both an address and data signal | |
| JP6885801B2 (ja) | バンク方式のデュアルポートメモリ | |
| JP2850354B2 (ja) | 分散型コントローラ | |
| JP2743780B2 (ja) | 分散処理装置 | |
| KR0149687B1 (ko) | 멀티프로세서 시스템의 공통메모리 억세스 제어회로 | |
| JPS62190947A (ja) | サイクリツク伝送システム | |
| JPS5858667A (ja) | メモリ共有方式 | |
| TWI242719B (en) | RS232 adapter and system for time trigged protocol | |
| JP2001005742A (ja) | データ転送方式 | |
| Alessandro | University of Dublin, Trinity College | |
| JP2002232440A (ja) | 通信端末の内部通信方法 | |
| JPH05108119A (ja) | シリアル伝送ラインを用いた通信処理方法 | |
| JP2001318906A (ja) | マルチプロセッサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |