JP2724373B2 - 分散型コントローラ - Google Patents
分散型コントローラInfo
- Publication number
- JP2724373B2 JP2724373B2 JP15428689A JP15428689A JP2724373B2 JP 2724373 B2 JP2724373 B2 JP 2724373B2 JP 15428689 A JP15428689 A JP 15428689A JP 15428689 A JP15428689 A JP 15428689A JP 2724373 B2 JP2724373 B2 JP 2724373B2
- Authority
- JP
- Japan
- Prior art keywords
- controller
- data
- controllers
- bus
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control By Computers (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】 〔発明の分野〕 本発明は生産システムにおいてプログラマブルコント
ローラや温度調節器，位置コントローラ等のコントロー
ラを有機的に結合するようにした分散型コントローラに
関するものである。
ローラや温度調節器，位置コントローラ等のコントロー
ラを有機的に結合するようにした分散型コントローラに
関するものである。
近年ファクトリーオートメーション（FA）等の分野に
おいては、プログラマブルコントローラ（PC）や温度調
節器，位置コントローラ（NC）等の複数の制御機器が分
散して配置されている。そしてファクトリーオートメー
ションを更に進めるためにはこれらのコントローラを有
機的に結合して協調させていく必要がある。このような
コントローラ群を結合し相互にデータ伝送を行う場合に
は、従来MAP等のシリアル通信ネットワークを利用する
方法が知られている。又マルチバス方式やVMEバス等の
規格化されたバスを用いてこれらの制御装置を結合する
ことも考えられる。
おいては、プログラマブルコントローラ（PC）や温度調
節器，位置コントローラ（NC）等の複数の制御機器が分
散して配置されている。そしてファクトリーオートメー
ションを更に進めるためにはこれらのコントローラを有
機的に結合して協調させていく必要がある。このような
コントローラ群を結合し相互にデータ伝送を行う場合に
は、従来MAP等のシリアル通信ネットワークを利用する
方法が知られている。又マルチバス方式やVMEバス等の
規格化されたバスを用いてこれらの制御装置を結合する
ことも考えられる。
しかしながらMAP等のシリアル通信ネットワークで
は、伝送速度が遅く通信速度や価格の点から見てプログ
ラマブルコントローラ，温度調節器，位置コントローラ
等のリアルタイムデータの通信には適していないという
欠点がある。又規格化されたバスを用いてのデータ伝送
ではバスアビトレーションに時間がかかり、優先順位の
低いコントローラはなかなか所望のデータを伝送するこ
とができないことがあるという欠点があった。特にFAシ
ステムでは周期的なデータ伝送が必要なことが多いが、
規格化されたバス方式では一定周期でバスをアクセスす
ることが困難であり、アビトレーションのために周期が
ずれることがあるという欠点があった。又周期的に他の
制御装置に伝送すべきデータの他に、周期性を要求され
ない大量のデータを送る必要がある場合があり、このよ
うなデータを周期性を要求されるデータと混在して伝送
することが困難であるという欠点があった。
は、伝送速度が遅く通信速度や価格の点から見てプログ
ラマブルコントローラ，温度調節器，位置コントローラ
等のリアルタイムデータの通信には適していないという
欠点がある。又規格化されたバスを用いてのデータ伝送
ではバスアビトレーションに時間がかかり、優先順位の
低いコントローラはなかなか所望のデータを伝送するこ
とができないことがあるという欠点があった。特にFAシ
ステムでは周期的なデータ伝送が必要なことが多いが、
規格化されたバス方式では一定周期でバスをアクセスす
ることが困難であり、アビトレーションのために周期が
ずれることがあるという欠点があった。又周期的に他の
制御装置に伝送すべきデータの他に、周期性を要求され
ない大量のデータを送る必要がある場合があり、このよ
うなデータを周期性を要求されるデータと混在して伝送
することが困難であるという欠点があった。
本発明はこのような従来の問題点に着目してなされた
ものであって、各コントローラ間で周期性の必要なデー
タを高速で一定周期で伝送すると共に、周期性を要求さ
れないデータを混在させて伝送できるようにすることを
技術的課題とする。
ものであって、各コントローラ間で周期性の必要なデー
タを高速で一定周期で伝送すると共に、周期性を要求さ
れないデータを混在させて伝送できるようにすることを
技術的課題とする。
本発明は複数のコントローラがグローバルバスに接続
されて構成される分散型コントローラであって、各コン
トローラは、全てのコントローラから伝送されるサイク
リックデータを保持する領域を有する黒板式メモリと、
他のコントローラに伝送すべきイベントデータを保持す
る送信バッファメモリと、他のコントローラより伝送さ
れたイベントデータを保持する受信バッファメモリと、
入出力端が全てのコントローラに渡ってデジチェーン接
続された単安定マルチバイブレータ及び該単安定マルチ
バイブレータによって起動され、全てのコントローラに
渡ってデジチェーン接続されたトークン信号の入力端が
設けられる制御ユニットを有し、マルチバイブレータの
出力に周期的により黒板式メモリのデータを他のコント
ローラに伝送すると共に、トークン信号の受信により送
信バッファメモリに保持されているデータを黒板式メモ
リのデータ伝送期間を除いて順次他のコントローラに伝
送するバスコントローラと、を有することを特徴とする
ものである。
されて構成される分散型コントローラであって、各コン
トローラは、全てのコントローラから伝送されるサイク
リックデータを保持する領域を有する黒板式メモリと、
他のコントローラに伝送すべきイベントデータを保持す
る送信バッファメモリと、他のコントローラより伝送さ
れたイベントデータを保持する受信バッファメモリと、
入出力端が全てのコントローラに渡ってデジチェーン接
続された単安定マルチバイブレータ及び該単安定マルチ
バイブレータによって起動され、全てのコントローラに
渡ってデジチェーン接続されたトークン信号の入力端が
設けられる制御ユニットを有し、マルチバイブレータの
出力に周期的により黒板式メモリのデータを他のコント
ローラに伝送すると共に、トークン信号の受信により送
信バッファメモリに保持されているデータを黒板式メモ
リのデータ伝送期間を除いて順次他のコントローラに伝
送するバスコントローラと、を有することを特徴とする
ものである。
このような特徴を有する本発明によれば、各コントロ
ーラは他の全てのコントローラに周期的に伝送すべきサ
イクリックデータを保持する黒板式メモリとイベントデ
ータを保持する送信データメモリ、受信したイベントデ
ータを保持する受信バッファメモリを有している。そし
てバスコントローラのマルチバイブレータが起動される
毎に周期的に黒板式メモリのデータを他のコントローラ
に伝送しており、バスコントローラは送信バッファメモ
リにデータが保持されているときに黒板式メモリのデー
タ伝送期間を除いてイベントデータを順次他のコントロ
ーラに伝送するようにしている。
ーラは他の全てのコントローラに周期的に伝送すべきサ
イクリックデータを保持する黒板式メモリとイベントデ
ータを保持する送信データメモリ、受信したイベントデ
ータを保持する受信バッファメモリを有している。そし
てバスコントローラのマルチバイブレータが起動される
毎に周期的に黒板式メモリのデータを他のコントローラ
に伝送しており、バスコントローラは送信バッファメモ
リにデータが保持されているときに黒板式メモリのデー
タ伝送期間を除いてイベントデータを順次他のコントロ
ーラに伝送するようにしている。
そのため本発明によれば、比較的簡単な構成で各コン
トローラは周期的にサイクリックデータを伝送して各コ
ントローラ内の黒板式メモリに保持することにより、デ
ータをリフレッシュすることができる。又イベントデー
タがある場合には、送信バッファメモリにそのデータを
保持しておくことにより黒板式メモリのリフレッシュサ
イクルの終了後にそのイベントデータを所定の他のコン
トローラに伝送することができる。このように全てのコ
ントローラは全く対等であるためコントローラの増減が
容易となる。又各コントローラ間の内部のバスとグロー
バルバスとが分離されているため、一部のコントローラ
が故障してもその故障は他のコントローラに波及し難い
という効果が得られる。更に特定のコントローラを分離
して保守，点検作業等を行うことも可能となる。
トローラは周期的にサイクリックデータを伝送して各コ
ントローラ内の黒板式メモリに保持することにより、デ
ータをリフレッシュすることができる。又イベントデー
タがある場合には、送信バッファメモリにそのデータを
保持しておくことにより黒板式メモリのリフレッシュサ
イクルの終了後にそのイベントデータを所定の他のコン
トローラに伝送することができる。このように全てのコ
ントローラは全く対等であるためコントローラの増減が
容易となる。又各コントローラ間の内部のバスとグロー
バルバスとが分離されているため、一部のコントローラ
が故障してもその故障は他のコントローラに波及し難い
という効果が得られる。更に特定のコントローラを分離
して保守，点検作業等を行うことも可能となる。
第１図は本発明の一実施例による分散型コントローラ
の構成を示すブロック図である。本図においてコントロ
ーラ1,2……Ｎがグローバルバス４に接続されている。
各コントローラは例えばプログラマブルコントローラ，
温度調節器，位置コントローラ等であって、夫々固有の
CPU及びメモリや入出力装置を有している。さて各コン
トローラ１〜Ｎは第１図に示すようにCPUユニット５−
1,5−２……と複数のI/Oユニット６−1,6−２……を有
しており、各I/Oユニットにはセンサやリレー,SSR等の
入出力機器が接続される。又各CPUユニット５−1,5−２
……はバスインターフェース回路７−1,7−２……を介
してグローバルバス４に接続されている。そして各コン
トローラ内ではCPUユニットとI/Oユニットとが夫々ロー
カルバス８−1,8−２……によって接続されている。バ
スインターフェース回路７−1,7−２……は各コントロ
ーラ内のCPUユニットとI/Oユニット及びグローバルバス
４とのデータ伝送を行うものである。
の構成を示すブロック図である。本図においてコントロ
ーラ1,2……Ｎがグローバルバス４に接続されている。
各コントローラは例えばプログラマブルコントローラ，
温度調節器，位置コントローラ等であって、夫々固有の
CPU及びメモリや入出力装置を有している。さて各コン
トローラ１〜Ｎは第１図に示すようにCPUユニット５−
1,5−２……と複数のI/Oユニット６−1,6−２……を有
しており、各I/Oユニットにはセンサやリレー,SSR等の
入出力機器が接続される。又各CPUユニット５−1,5−２
……はバスインターフェース回路７−1,7−２……を介
してグローバルバス４に接続されている。そして各コン
トローラ内ではCPUユニットとI/Oユニットとが夫々ロー
カルバス８−1,8−２……によって接続されている。バ
スインターフェース回路７−1,7−２……は各コントロ
ーラ内のCPUユニットとI/Oユニット及びグローバルバス
４とのデータ伝送を行うものである。
次に各コントローラの詳細な構成について第２図を参
照しつつ説明する。各コントローラのCPUユニット１は
同一の構成を有しているためコントローラ１について以
下に詳細に説明する。コントローラ１のCPUユニット５
−１のバスインターフェース回路７−１にはグローバル
バス４に接続された各コントローラから周期的に伝送さ
れるデータ（以下サイクリックデータという）を夫々保
持する領域を有する、いわゆる黒板式メモリ11を有して
おり、更に周期性を要求されないが比較的情報量の多い
データ（以下イベントデータという）を他のコントロー
ラに送出する際に一旦保持する送信バッファメモリ12、
及び他のコントローラから得られるイベントデータを一
次保持する受信バッファメモリ13を有している。黒板式
メモリ11と送受信バッファメモリ12,13とは例えばデュ
アルポートRAMによって構成される。又バスインターフ
ェース回路７−１にはバスコントローラ14が設けられ
る。バスコントローラ14は図示のように単安定マルチバ
イブレータ（MM）15と制御ユニット16を有している。制
御ユニット16内にはCPU17とその制御プログラムを記憶
するROM18及びタイマ19を有している。マルチバイブレ
ータ15は外部からのアクセスイネーブル信号SAEによっ
てトリガされ、所定時間後にSAE出力信号をグローバル
バス４に与えると共に制御ユニット16のCPU17にトリガ
信号を与えるものである。又制御ユニット16にはグロー
バルバス４によりサイクリックデータの入出力信号CYI
N,CYOUTが与えられ、又トークンに相当するアクセス信
号EAがグローバルバス４より与えられ、又その出力をグ
ローバルバス４に与えるように構成されている。制御ユ
ニット16はグローバルバス４の制御ラインからの信号に
基づいて黒板式メモリ11と送受信バッファメモリ12,13
のデータをグローバルバス４に与えるものである。
照しつつ説明する。各コントローラのCPUユニット１は
同一の構成を有しているためコントローラ１について以
下に詳細に説明する。コントローラ１のCPUユニット５
−１のバスインターフェース回路７−１にはグローバル
バス４に接続された各コントローラから周期的に伝送さ
れるデータ（以下サイクリックデータという）を夫々保
持する領域を有する、いわゆる黒板式メモリ11を有して
おり、更に周期性を要求されないが比較的情報量の多い
データ（以下イベントデータという）を他のコントロー
ラに送出する際に一旦保持する送信バッファメモリ12、
及び他のコントローラから得られるイベントデータを一
次保持する受信バッファメモリ13を有している。黒板式
メモリ11と送受信バッファメモリ12,13とは例えばデュ
アルポートRAMによって構成される。又バスインターフ
ェース回路７−１にはバスコントローラ14が設けられ
る。バスコントローラ14は図示のように単安定マルチバ
イブレータ（MM）15と制御ユニット16を有している。制
御ユニット16内にはCPU17とその制御プログラムを記憶
するROM18及びタイマ19を有している。マルチバイブレ
ータ15は外部からのアクセスイネーブル信号SAEによっ
てトリガされ、所定時間後にSAE出力信号をグローバル
バス４に与えると共に制御ユニット16のCPU17にトリガ
信号を与えるものである。又制御ユニット16にはグロー
バルバス４によりサイクリックデータの入出力信号CYI
N,CYOUTが与えられ、又トークンに相当するアクセス信
号EAがグローバルバス４より与えられ、又その出力をグ
ローバルバス４に与えるように構成されている。制御ユ
ニット16はグローバルバス４の制御ラインからの信号に
基づいて黒板式メモリ11と送受信バッファメモリ12,13
のデータをグローバルバス４に与えるものである。
又コントローラ１のCPUユニット５−１はこのコント
ローラの特定の動作、例えば温度調節器の場合はその温
度を調節するためのCPU21及びその動作プログラムを記
憶するメモリ22が設けられており、ローカルバス８−１
を介してI/Oユニット６−１との間でデータ伝送を行う
と共に他のコントローラに送出すべきデータを黒板式メ
モリ11及び送信バッファメモリ12に書込んでいる。又黒
板式メモリ11に得られる他のコントローラのデータ及び
受信バッファメモリ12のデータを読出すようにしてい
る。
ローラの特定の動作、例えば温度調節器の場合はその温
度を調節するためのCPU21及びその動作プログラムを記
憶するメモリ22が設けられており、ローカルバス８−１
を介してI/Oユニット６−１との間でデータ伝送を行う
と共に他のコントローラに送出すべきデータを黒板式メ
モリ11及び送信バッファメモリ12に書込んでいる。又黒
板式メモリ11に得られる他のコントローラのデータ及び
受信バッファメモリ12のデータを読出すようにしてい
る。
第３図はこのグローバルバス４の詳細な構成を示す図
である。本図ではコントローラ1,2,3から成るものと
し、各コントローラにはグローバルバス４のアドレスバ
ス31,データバス32が夫々接続される。又サイクリック
データを伝送するためのSA信号とCY信号及びイベントデ
ータを転送するためのEA信号の入出力線とが図示のよう
にデジチェーン式に接続されてグローバルバス４が構成
される。そしてグローバルバス４には通常のバスアービ
タ33が設けられる。
である。本図ではコントローラ1,2,3から成るものと
し、各コントローラにはグローバルバス４のアドレスバ
ス31,データバス32が夫々接続される。又サイクリック
データを伝送するためのSA信号とCY信号及びイベントデ
ータを転送するためのEA信号の入出力線とが図示のよう
にデジチェーン式に接続されてグローバルバス４が構成
される。そしてグローバルバス４には通常のバスアービ
タ33が設けられる。
次にタイムチャートを参照しつつ本実施例の動作につ
いて説明する。第４図はサイクリックデータを交互に伝
送する場合の動作を示すタイムチャートである。まず電
源が投入されるといずれかのコントローラのバスコント
ローラ内にあるマルチバイブレータがトリガされるよう
に構成されているものとする。本実施例では第２図に示
すコントローラ１のマルチバイブレータ15がトリガされ
ているものとすれば、第４図（ａ）に示すように電源投
入によりリセットされる時刻t1にその出力即ちSA1が
「Ｈ」レベルとなる。マルチバイブレータ15の動作時間
は図示のように周期T1に設定されており、これと同時に
トリガ信号が制御ユニット16に伝わってCY1が「Ｈ」レ
ベルとなる。そして制御ユニット16は第４図（ｂ）に示
すようにこのとき黒板式メモリ11に保持されているコン
トローラ１のデータをグローバルバス４を介して他の全
てのコントローラ2,3……Ｎに伝送する。この伝送周期T
2はマルチバイブレータ15の動作時間T1より短いものと
する。さてサイクリックデータの伝送を終了した時刻t2
以後のマルチバイブレータ15の出力SA1が「Ｌ」レベル
となる時刻t3には、コントローラ２のマルチバイブレー
タが第４図（ｄ）に示すようにトリガされて一定の周期
T1の間「Ｈ」レベルとなり、この間にCY2が「Ｈ」レベ
ルとなってコントローラ２の黒板式メモリ11に保持され
ているサイクリックデータがグローバルバス４を介して
他の全てのコントローラに伝送される。そしてこのデー
タ伝送が終了する時刻t4以後の時刻t5には、SA2が
「Ｌ」レベルとなってコントローラ３のSA2入力も同時
に立下るため、第４図（ｇ）に示すようにコントローラ
３のマルチバイブレータがトリガされることとなる。そ
してコントローラ３の黒板式メモリよりそのサイクリッ
クデータが他のコントローラに伝送されることとなり、
時刻t7にはコントローラ３のSA3出力が「Ｌ」レベルと
なる。この信号はデジチェーン接続されているコントロ
ーラ１に伝えられ、時刻t1以後の動作を繰り返す。この
ようにデジチェーン式に接続されている各コントローラ
のSA信号線及びCY信号により、黒板式メモリ11のサイク
リックデータが各コントローラに伝えられる。
いて説明する。第４図はサイクリックデータを交互に伝
送する場合の動作を示すタイムチャートである。まず電
源が投入されるといずれかのコントローラのバスコント
ローラ内にあるマルチバイブレータがトリガされるよう
に構成されているものとする。本実施例では第２図に示
すコントローラ１のマルチバイブレータ15がトリガされ
ているものとすれば、第４図（ａ）に示すように電源投
入によりリセットされる時刻t1にその出力即ちSA1が
「Ｈ」レベルとなる。マルチバイブレータ15の動作時間
は図示のように周期T1に設定されており、これと同時に
トリガ信号が制御ユニット16に伝わってCY1が「Ｈ」レ
ベルとなる。そして制御ユニット16は第４図（ｂ）に示
すようにこのとき黒板式メモリ11に保持されているコン
トローラ１のデータをグローバルバス４を介して他の全
てのコントローラ2,3……Ｎに伝送する。この伝送周期T
2はマルチバイブレータ15の動作時間T1より短いものと
する。さてサイクリックデータの伝送を終了した時刻t2
以後のマルチバイブレータ15の出力SA1が「Ｌ」レベル
となる時刻t3には、コントローラ２のマルチバイブレー
タが第４図（ｄ）に示すようにトリガされて一定の周期
T1の間「Ｈ」レベルとなり、この間にCY2が「Ｈ」レベ
ルとなってコントローラ２の黒板式メモリ11に保持され
ているサイクリックデータがグローバルバス４を介して
他の全てのコントローラに伝送される。そしてこのデー
タ伝送が終了する時刻t4以後の時刻t5には、SA2が
「Ｌ」レベルとなってコントローラ３のSA2入力も同時
に立下るため、第４図（ｇ）に示すようにコントローラ
３のマルチバイブレータがトリガされることとなる。そ
してコントローラ３の黒板式メモリよりそのサイクリッ
クデータが他のコントローラに伝送されることとなり、
時刻t7にはコントローラ３のSA3出力が「Ｌ」レベルと
なる。この信号はデジチェーン接続されているコントロ
ーラ１に伝えられ、時刻t1以後の動作を繰り返す。この
ようにデジチェーン式に接続されている各コントローラ
のSA信号線及びCY信号により、黒板式メモリ11のサイク
リックデータが各コントローラに伝えられる。
次にイベントデータのデータ伝送について第５図のタ
イムチャートを参照しつつ説明する。第５図にT3で示す
時間帯には全てのコントローラは送信バッファに他に伝
送すべきデータがなく、トークンに相当するEA信号がデ
ジチェーン接続されているEA信号線により第５図
（ａ），（ｃ），（ｅ）に示すように順次伝えられてい
る。さてコントローラ１の送信バッファメモリ12にCPU
ユニット５−１からイベントデータが設定されたときに
は、コントローラ１のアクセス可能な時間帯となるEA3
の立下りの時刻t11にEA1が「Ｈ」レベルとなる。この場
合には第５図（ｂ）に示すようにコントローラ１から特
定の他のコントローラ、例えばコントローラ３にイベン
トデータが伝送される。コントローラ１のバスコントロ
ーラ14はまずコントローラ３の受信バッファメモリ12が
フル状態かどうかをチェックし、フル状態でなければ第
５図（ｂ）に示すようにイベントデータを伝送する。こ
のイベントデータの伝送期間T4は前述したサイクリック
データの各伝送周期T1内のサイクリックデータが伝送し
た後の時間、即ち時刻t2〜t3の間，時刻t4〜t5の間及び
時刻t6〜t7の間である。従ってコントローラ１〜３に伝
送すべきイベントデータのデータ量が多い場合には、サ
イクリックデータの伝送によって中断されることもあり
得る。さて時刻t12にコントローラ１からコントローラ
３に対するイベントデータの送出が終了すると、EA1の
信号が「Ｌ」レベルとなりトークン、即ち送信権がコン
トローラ２に転送される。そしてコントローラ２からコ
ントローラ３にデータ伝送を行う。この場合にはあらか
じめコントローラ３の受信バッファのバッファフルフラ
グをチェックし、受信バッファにデータ保持の余裕があ
る場合にのみデータ伝送を行う。そしてバッファがフル
状態となり送信不可能となれば送信を停止して第５図
（ｅ）に示すように時刻t13に送信権をコントローラ３
に送る。コントローラ３には転送すべきデータがなけれ
ば直ちにコントローラ１に送信権が送られる。同様にし
てコントローラ１にも送信すべきイベントデータがなけ
れば再びコントローラ２に送信権が与えられる。従って
コントローラ２は時刻t14以後第５図（ｄ）に示すよう
にコントローラ３にデータ伝送を行う。このようなイベ
ントデータの伝送は前述したサイクリックデータの間に
行われるため、第６図に示すようにサイクリックデータ
とイベントデータとが交互に伝送されることとなる。
イムチャートを参照しつつ説明する。第５図にT3で示す
時間帯には全てのコントローラは送信バッファに他に伝
送すべきデータがなく、トークンに相当するEA信号がデ
ジチェーン接続されているEA信号線により第５図
（ａ），（ｃ），（ｅ）に示すように順次伝えられてい
る。さてコントローラ１の送信バッファメモリ12にCPU
ユニット５−１からイベントデータが設定されたときに
は、コントローラ１のアクセス可能な時間帯となるEA3
の立下りの時刻t11にEA1が「Ｈ」レベルとなる。この場
合には第５図（ｂ）に示すようにコントローラ１から特
定の他のコントローラ、例えばコントローラ３にイベン
トデータが伝送される。コントローラ１のバスコントロ
ーラ14はまずコントローラ３の受信バッファメモリ12が
フル状態かどうかをチェックし、フル状態でなければ第
５図（ｂ）に示すようにイベントデータを伝送する。こ
のイベントデータの伝送期間T4は前述したサイクリック
データの各伝送周期T1内のサイクリックデータが伝送し
た後の時間、即ち時刻t2〜t3の間，時刻t4〜t5の間及び
時刻t6〜t7の間である。従ってコントローラ１〜３に伝
送すべきイベントデータのデータ量が多い場合には、サ
イクリックデータの伝送によって中断されることもあり
得る。さて時刻t12にコントローラ１からコントローラ
３に対するイベントデータの送出が終了すると、EA1の
信号が「Ｌ」レベルとなりトークン、即ち送信権がコン
トローラ２に転送される。そしてコントローラ２からコ
ントローラ３にデータ伝送を行う。この場合にはあらか
じめコントローラ３の受信バッファのバッファフルフラ
グをチェックし、受信バッファにデータ保持の余裕があ
る場合にのみデータ伝送を行う。そしてバッファがフル
状態となり送信不可能となれば送信を停止して第５図
（ｅ）に示すように時刻t13に送信権をコントローラ３
に送る。コントローラ３には転送すべきデータがなけれ
ば直ちにコントローラ１に送信権が送られる。同様にし
てコントローラ１にも送信すべきイベントデータがなけ
れば再びコントローラ２に送信権が与えられる。従って
コントローラ２は時刻t14以後第５図（ｄ）に示すよう
にコントローラ３にデータ伝送を行う。このようなイベ
ントデータの伝送は前述したサイクリックデータの間に
行われるため、第６図に示すようにサイクリックデータ
とイベントデータとが交互に伝送されることとなる。
第１図は本発明の一実施例による分散型コントローラの
全体構成を示す図、第２図は各制御装置のバスインター
フェース回路及びその周辺の主要部を示す回路図、第３
図はグローバルバスの詳細な構成を示す図、第４図はサ
イクリックデータのデータ伝送を示すタイムチャート、
第５図はイベントデータのデータ伝送処理を示すタイム
チャート、第６図はイベントデータとサイクリックデー
タとのデータ伝送状態を示すタイムチャートである。 1,2,3〜Ｎ……コントローラ、４……グローバルバス、
５−1,5−２……CPUユニット、６−1,6−２……I/Oユニ
ット、７−1,7−２……バスインターフェース回路、11
……黒板式メモリ、12……送信バッファメモリ、13……
受信バッファメモリ、14……バスコントローラ、15……
マルチバイブレータ、16……制御ユニット、17,21……C
PU、18……ROM、19……タイマ、22……メモリ、31……
アドレスバス、32……データバス、33……バスアービタ
全体構成を示す図、第２図は各制御装置のバスインター
フェース回路及びその周辺の主要部を示す回路図、第３
図はグローバルバスの詳細な構成を示す図、第４図はサ
イクリックデータのデータ伝送を示すタイムチャート、
第５図はイベントデータのデータ伝送処理を示すタイム
チャート、第６図はイベントデータとサイクリックデー
タとのデータ伝送状態を示すタイムチャートである。 1,2,3〜Ｎ……コントローラ、４……グローバルバス、
５−1,5−２……CPUユニット、６−1,6−２……I/Oユニ
ット、７−1,7−２……バスインターフェース回路、11
……黒板式メモリ、12……送信バッファメモリ、13……
受信バッファメモリ、14……バスコントローラ、15……
マルチバイブレータ、16……制御ユニット、17,21……C
PU、18……ROM、19……タイマ、22……メモリ、31……
アドレスバス、32……データバス、33……バスアービタ
フロントページの続き (72)発明者 吉川 典雄 京都府京都市右京区花園土堂町10番地 立石電機株式会社内 (72)発明者 外山 久雄 京都府京都市右京区花園土堂町10番地 立石電機株式会社内
Claims (1)
- 【請求項１】複数のコントローラがグローバルバスに接
続されて構成される分散型コントローラであって、 前記各コントローラは、 全てのコントローラから伝送されるサイクリックデータ
を保持する領域を有する黒板式メモリと、 他のコントローラに伝送すべきイベントデータを保持す
る送信バッファメモリと、 他のコントローラより伝送されたイベントデータを保持
する受信バッファメモリと、 入出力端が全てのコントローラに渡ってデジチェーン接
続された単安定マルチバイブレータ及び該単安定マルチ
バイブレータによって起動され、全てのコントローラに
渡ってデジチェーン接続されたトークン信号の入力端が
設けられる制御ユニットを有し、前記マルチバイブレー
タの出力により周期的に前記黒板式メモリのデータを他
のコントローラに伝送すると共に、トークン信号の受信
により前記送信バッファメモリに保持されているデータ
を前記黒板式メモリのデータ伝送期間を除いて順次他の
コントローラに伝送するバスコントローラと、を有する
ことを特徴とする分散型コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15428689A JP2724373B2 (ja) | 1989-06-15 | 1989-06-15 | 分散型コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15428689A JP2724373B2 (ja) | 1989-06-15 | 1989-06-15 | 分散型コントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319499A JPH0319499A (ja) | 1991-01-28 |
| JP2724373B2 true JP2724373B2 (ja) | 1998-03-09 |
Family
ID=15580827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15428689A Expired - Fee Related JP2724373B2 (ja) | 1989-06-15 | 1989-06-15 | 分散型コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2724373B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795870B2 (ja) * | 1990-09-10 | 1995-10-11 | 株式会社日立製作所 | プロセス入出力装置の異常監視方式および異常監視システム |
-
1989
- 1989-06-15 JP JP15428689A patent/JP2724373B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0319499A (ja) | 1991-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| CN111108450A (zh) | 用于耦合现场总线和本地总线的电路 | |
| CN110169017B (zh) | 控制装置以及通信装置 | |
| US20220398211A1 (en) | Input/output unit for data acquisition with a field-bus system | |
| JP2724373B2 (ja) | 分散型コントローラ | |
| US6742064B2 (en) | Programmable throttle circuit for each control device of a processing system | |
| JP7294912B2 (ja) | コントロールシステム | |
| KR102682510B1 (ko) | 확장 모듈, cpu 모듈, 시스템, 및 통신 방법 | |
| JP2730189B2 (ja) | 分散型コントローラ | |
| JP6538510B2 (ja) | プログラマブルコントローラ | |
| JP2920441B2 (ja) | プロセスデータ処理システムおよび処理方法 | |
| CN110178344B (zh) | 控制装置以及通信装置 | |
| JP2006171833A (ja) | Ｐｌｃのデータ交換システム、及びｐｌｃのデータ交換システムの制御方法 | |
| EP0473279B1 (en) | Communication control apparatus for computing systems | |
| US7600041B2 (en) | Industrial or domestic local network | |
| JPH087694B2 (ja) | 割込制御方式 | |
| JPS633351B2 (ja) | ||
| JP4765003B2 (ja) | マルチプロセッサシステム | |
| JP2838588B2 (ja) | プロセスデータ処理システム | |
| JP2754681B2 (ja) | 分散型コントローラ | |
| JPS5844426Y2 (ja) | プロセッサ間情報転送装置 | |
| JP2619385B2 (ja) | Ｄｍａコントローラ | |
| JPS63182933A (ja) | 識別番号割り当て方法 | |
| JPS6029139B2 (ja) | 処理装置間結合方式 | |
| JPH04156656A (ja) | マルチｃｐｕシステム間通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |