JP2750798B2 - アナログ・デジタル共存ｉｃ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、アナログ・デジタル
共存ＩＣに関し、詳しくは、アナログ回路とデジタル回
路とが同一チップ上に共存するアナログ・デジタル共存
ＩＣに関する。

【０００２】

【従来の技術】例えば、いわゆるスタンダードセル形Ａ
ＳＩＣ等にあっては、マイクロコンピュータ等のデジタ
ル回路とそのＩ／Ｏ機能を司るアナログ回路とを１つの
ＩＣに共存させるということが、多々必要とされる。こ
のような場合、ＩＣチップの面積のかなりの部分がデジ
タル回路によって占められ、デジタル回路の設計が優先
することから、アナログ回路はＩＣチップの周辺部に配
置されることが多い。また、ＩＣの入出力用パッドが通
常ＩＣチップの周辺部に配置され、Ｉ／Ｏ関係の回路は
これらの入出力用パッドを介して入出力を行うというこ
とも、その傾向を一層強めている。

【０００３】図２に、従来のアナログ・デジタル共存Ｉ
Ｃの例を示す。ここで、１０はＩＣチップ、２０はＭＰ
Ｕやメモリ等のデジタル回路が配置されるデジタル領
域、３０はアナログ信号を扱うＡ／Ｄ変換回路等のアナ
ログ回路が配置されるアナログ回路用領域である。この
例では、アナログ回路用領域３０はＩＣチップ１０内の
周辺部分でデジタル領域２０の周囲３方を囲むように配
置されている。３１は電源電圧の供給を受ける外部接続
用ＩＣパッドを含む電源電圧用領域、３２，３３，３４
はそれぞれＩ／Ｏ機能ごとに割り当てられたアナログ回
路用領域、３５は接地されるパッドを含む接地用領域で
ある。

【０００４】かかるＩＣのレイアウト設計では、通常、
主要な機能を担うデジタル回路の設計に力が注がれるこ
とから、デジタル領域２０における設計が先行する。デ
ジタル回路の設計では、ライブラリーセルごとに領域が
ブロック化され、それぞれのブロックごとに適宜必要な
機能が回路として具現化されて割り当てられる。そし
て、次の段階で、アナログ回路用領域３０における設計
が行われる。この段階でも、ほぼ同一の四辺形で一列に
ブロック化されたアナログ回路用領域がそれぞれのＩ／
Ｏ機能ごとに割り振られ、各アナログ回路用領域ごとに
該当する機能のアナログ回路が具体化される。

【０００５】さらに、かかるアナログ回路用領域３２，
３３，３４の回路に電力を供給するために、これらのア
ナログ回路用領域３２，３３，３４の両側には、それぞ
れ電源電圧用領域３１と接地用領域３５とが配置され
る。そして、別々の電源ライン３１ａ，３１ｂ，３１ｃ
を介して電源電圧がそれぞれアナログ回路用領域３２，
３３，３４に供給され、やはり別々の接地ライン３５
ａ，３５ｂ，３５ｃを介してアナログ回路用領域３２，
３３，３４がそれぞれ接地されることになる。このよう
に、個々のアナログ回路用領域について別々の電源ライ
ン又は接地ライン等の電源用配線ラインを用いることに
より、共通の電源用配線ラインを介してアナログ回路が
互いに影響し合うという不都合に対する回避措置が採ら
れている。

【０００６】

【発明が解決しようとする課題】このように従来のアナ
ログ・デジタル共存ＩＣでは、電源電圧用領域と複数の
アナログ回路用領域と接地用領域とが、デジタル回路と
ＩＣチップの切断辺との間に、デジタル回路と同様にし
てほぼ一列に配置される。そして、電源電圧・接地用領
域と各アナログ回路用領域とは、部分的に並行して走る
別々の電源用配線ラインによって結ばれる。かかるアナ
ログ回路用の電源用配線ラインはノイズ対策等の観点か
らその幅が十分に広く採られる。よって、電源電圧・接
地用領域に近くて複数の電源用配線ラインが並行すると
ころでは、全電源用配線ラインのために要する幅がかな
り広いものとなる。これに対し、電源電圧・接地用領域
から最も遠いアナログ回路用領域のところでは電源用の
配線ラインが配置されない（図２の３０ａ，３０ｂ参
照）。

【０００７】そこで、全体のアナログ回路用領域の幅と
しては、各ブロック化されたアナログ回路用領域の幅よ
りも、かなり広いものが必要とされ、しかも、その一部
には空き領域ができる。しかし、アナログ回路用領域の
隅部にできた空き領域は、形状が歪で既成のライブラリ
ーセルを配置するのが難しい。また、アナログ回路に与
えるノイズ等の悪影響が大きすぎてアナログ回路を跨ぐ
形でデジタル信号ラインを接続することができないこと
からも、小規模なデジタル回路であってもそのような形
で配置するのは望ましくない。

【０００８】このため、このアナログ回路用領域にでき
た空き領域は、有効に利用することが極めて困難であ
る。これでは、無駄な空き領域が存在することによっ
て、その分だけＩＣチップのサイズが大きくなり、ＩＣ
の収率が低下するので不都合である。この発明の目的
は、このような従来技術の問題点を解決するものであっ
て、無駄な空き領域を少なくすることができる構成のア
ナログ・デジタル共存ＩＣを実現することにある。

【０００９】

【課題を解決するための手段】このような目的を達成す
るこの発明のアナログ・デジタル共存ＩＣの構成は、実
質的に同一の高さの矩形状の領域として第１および第２
のアナログ回路を有し、これら第１および第２のアナロ
グ回路は、チップの一辺の周辺部に矩形の底辺方向に沿
って左から右へと第１および第２の順に所定間隔離れ
て、かつ、矩形の高さ方向上下において第１のアナログ
回路を第２のアナログ回路よりも低い方向に電源用配線
ラインの配線幅と配線に必要な間隔分だけずらせて配置
され、電源供給領域に接続された電源供給ラインおよび
接地用領域に接続された接地ラインがそれぞれずれによ
り上下に生じた領域の一方と他方に配置されて第１およ
び第２のアナログ回路のうちの遠い側に接続されて電力
が供給されるものである。

【００１０】具体的には、前記の第１および第２のアナ
ログ回路を備え、前記デジタル回路が前記チップの内側
に設けられ、前記第１のアナログ回路の領域と前記第２
のアナログ回路の領域とが、前記チップの一辺と前記デ
ジタル回路を含む領域との間で前記一辺に沿って周囲に
順に矩形の底辺方向に沿って左から右へと配置され、左
側の第１のアナログ回路が低くずれることで、デジタル
回路と第１のアナログ回路との間に電源ラインあるいは
接地ラインのいずれか一方の配線空間を造り、同時に、
前記チップの一辺と第２のアナログ回路の間に電源ライ
ンあるいは接地ラインのいずれか他方の配線空間を造
る。そして、これら電源ラインと接地ラインをずれによ
り生じた配線空間領域に配置することで、第１および第
２のアナログ回路のうちの遠い側に接続する。なお、こ
のときには、第１および第２のアナログ回路のう近い側
は、高さに沿った辺の配線空間を経て直線的に接続する
ことが可能である。さらに、同様な高さ方向にずらせる
ことによる階段状のずれにより形成された配線空間を利
用して第３のアナログ回路を第１および第２のアナログ
回路の間に配置するようにすることもできる。実施例は
この場合の例で説明する。以上により電源供給ライン
と、第１のアナログ回路の領域、前記第２のアナログ回
路の領域、そして接地来とを全体としてほぼ四辺形形状
のブロックとしてアナログ回路領域をレイアウトにする
ことができる。

【００１１】

【作用】このような構成のこの発明のアナログ・デジタ
ル共存ＩＣにあっては、複数のアナログ回路用領域がほ
ぼ電源ライン又は接地ライン等の電源用配線ラインの幅
に対応する距離だけ互いにずれて階段状に配置される。
これにより、電源用配線ライン配置前でアナログ回路用
領域のずれて空いた側には、ほぼ電源用配線ラインの幅
に対応した直線状の領域が残る。なお、アナログ回路用
領域の数が多いときには階段状の領域が残る。そこで、
この領域に電源用配線ラインを直線状に配置することが
できる。なお、アナログ回路用領域の数が多いときに
も、全体としては階段状となるように途中まで並行させ
ることにより、個々の電源用配線ラインについては、や
はり直線状に配置することができる。これにより、第１
の基準電位用領域と複数のアナログ回路用領域と第２の
基準電位用領域とさらに電源用配線ラインをも加えた領
域、すなわち一纏まりのアナログ回路についての領域
を、ほぼ四辺形の領域内に密に配置することができる。
したがって、四辺形にブロック化された領域配置を基調
とするデジタル回路と共存させる場合であっても、アナ
ログ回路を無駄なく配置することが可能となる。

【００１２】

【実施例】図１に、この発明のアナログ・デジタル共存
ＩＣの一実施例のレイアウトを示す。ここで、１００は
ＩＣチップ、２００はＭＰＵやメモリ等のデジタル回路
が配置されるデジタル領域、３００はアナログ信号を扱
うＡ／Ｄ変換回路等のアナログ回路が配置されるアナロ
グ回路用領域である。この例では、アナログ回路用領域
３００はＩＣチップ１００内の周辺部分でデジタル領域
２００の周囲３方を囲むように配置されている。また、
３１は電源電圧の供給を受けるパッドを含む電源電圧用
領域（第１の電位領域に相当）、３２は一つのＩ／Ｏ機
能に対して割り当てられたアナログ回路用領域（第１の
アナログ回路用領域に相当）、３３は他の一つのＩ／Ｏ
機能に対して割り当てられたアナログ回路用領域（第２
のアナログ回路用領域に相当）、３４はさらに他のＩ／
Ｏ機能に対して割り当てられたアナログ回路用領域（ア
ナログ回路用領域が多数の場合の例示）、３５は接地さ
れるパッドを含む接地用領域（第２の電位領域に相当）
である。

【００１３】このＩＣのレイアウト設計では、ライブラ
リーセルごとに領域のブロック化されたデジタル領域２
００における設計に続いて、アナログ回路用領域３００
における設計が行われ、例えばデジタル領域２００とＩ
Ｃチップ１００の下辺との間に領域３１，３２，〜，３
５が配置される。このうちのアナログ回路用領域３２
は、電源電圧用領域３１から電源ライン３１０ａを介し
て電源電圧を受け、接地ライン３５０ａを介して接地用
領域３５に接地される。これにより、電力の供給を受け
て例えばＡ／Ｄ変換回路として動作する。また、その形
状はブロック化されて長方形をしている。

【００１４】アナログ回路用領域３３は、電源電圧用領
域３１から電源ライン３１０ｂを介して電源電圧を受
け、接地ライン３５０ｂを介して接地用領域３５に接地
される。これにより、電力の供給を受けて例えばＤ／Ａ
変換回路として動作する。また、その形状はブロック化
されてアナログ回路用領域３２とほとんど同じ長方形を
している。さらに、アナログ回路用領域３４は、電源電
圧用領域３１から電源ライン３１０ｃを介して電源電圧
を受け、接地ライン３５０ｃを介して接地用領域３５に
接地される。これにより、電力の供給を受けて例えばス
ピーカ駆動回路として動作する。また、その形状はブロ
ック化されてアナログ回路用領域３２，３３とほとんど
同じ長方形をしている。

【００１５】そして、これらのアナログ回路用領域３
２，３３，３４の左右に電源電圧用領域３１と接地用領
域３５とが配置され、デジタル領域２００とＩＣチップ
１００の下辺との間で、この下辺に沿って、電源電圧用
領域３１，アナログ回路用領域３２，アナログ回路用領
域３３，アナログ回路用領域３４，接地用領域３５が、
順に配置される。このとき、電源ライン３１０ｂ，３１
０ｃはアナログ回路用領域３２，３３とデジタル領域２
００との間に配置され、接地ライン３５０ｂ，３５０ｃ
はアナログ回路用領域３３，３４とＩＣチップ１００の
下辺との間に配置される。さらに、これに応じて、電源
ライン３１０ｂ等の幅にほぼ対応する距離だけ、アナロ
グ回路用領域３３に対してデジタル回路２００側からＩ
Ｃチップ１００の下辺側にアナログ回路用領域３２がず
れて配置される。同様に、ほぼ同じ距離だけ、アナログ
回路用領域３４に対してデジタル回路２００側からＩＣ
チップ１００の下辺側にアナログ回路用領域３３がずれ
て配置される。

【００１６】このように電源ラインの幅に対応してアナ
ログ回路用領域３２，３３，３４が順にずれて配置され
ることにより、電源電圧用領域３１とアナログ回路用領
域３２，３３，３４とデジタル領域２００とが囲む領域
は、電源ラインの幅に対応した段さを有する階段状の領
域となる。しかも、その階段状の部分には順にアナログ
回路用領域３２，３３，３４が並びその対向位置に電源
電圧用領域３１が来る。そこで、電源ライン３１０ｂ
は、この階段状の領域内において直線状に、電源電圧用
領域３１とアナログ回路用領域３３とを結ぶことができ
る。さらに、電源ライン３１０ｃも、この階段状の領域
内において直線状に、電源電圧用領域３１とアナログ回
路用領域３４とを結ぶことができる。しかも、これによ
り、この階段状の領域は電源ライン３１０ｂ，３１０ｃ
によってその領域が全て使用される。

【００１７】同じくアナログ回路用領域３２，３３，３
４が順にずれて配置されることにより、接地用領域３５
とアナログ回路用領域３２，３３，３４とＩＣチップ１
００の下辺とが囲む領域も、接地ラインの幅に対応した
段さを有する階段状の領域となる。しかも同様に、その
階段状の部分には順にアナログ回路用領域３２，３３，
３４が並びその対向位置に電源電圧用領域３５が来る。
そこで、接地ライン３５０ｂは、この階段状の領域内に
おいて直線状に、接地用領域３５とアナログ回路用領域
３３とを結ぶことができる。さらに、接地ライン３５０
ａも、この階段状の領域内において直線状に、接地用領
域３５とアナログ回路用領域３２とを結ぶことができ
る。しかも、これにより、この階段状の領域は接地ライ
ン３１０ｂ，３１０ａによってその領域が全て使用され
る。

【００１８】このように、アナログ回路用領域３２，３
３，３４を互いにずらせてその空き領域に電源ライン３
１０ｂ，３１０ｃ及び接地ライン３５０ａ，３５０ｂを
配置したことにより、電源電圧用領域３１，アナログ回
路用領域３２，３３，３４，接地用領域３５さらに電源
ライン３１０ａ，３１０ｂ，３１０ｃ，接地ライン３５
０ａ，３５０ｂ，３５０ｃをも加えた領域、すなわち一
纏まりのアナログ回路についての領域を、ほぼ四辺形の
領域内に密に配置することができる。したがって、四辺
形にブロック化された領域配置を基調とするデジタル回
路に対してアナログ回路を共存させる場合であっても、
アナログ回路を無駄なく配置することが可能となる。

【００１９】以上、電源ライン３１０ｂ，３１０ｃがア
ナログ回路用領域３２，３３とデジタル領域２００との
間に配置されさらに接地ライン３５０ａ，３５０ｂがア
ナログ回路用領域３３，３４とＩＣチップ１００の下辺
との間に配置される例について詳述したが、これに対し
電源ライン３１０ｂ，３１０ｃがアナログ回路用領域３
２，３３とＩＣチップ１００の下辺との間に配置されさ
らに接地ライン３５０ａ，３５０ｂがアナログ回路用領
域３３，３４とデジタル領域２００との間に配置される
場合は、アナログ回路用領域３２，３３，３４の互いに
ずれる方向が逆になるだけであり、その作用効果は上述
の例のそれと全く同様である。

【００２０】

【発明の効果】以上の説明から理解できるように、この
発明にあっては、ＩＣチップの一辺とデジタル領域との
間で電源電圧用領域と接地用領域とともに一列に配置さ
れるアナログ回路用領域が電源用配線ラインの幅に対応
して互いにずれて配置される。そして、このずれによっ
てできた領域には、電源電圧用領域又は接地用領域から
アナログ回路用領域に至る電源用配線ラインが直線状に
配置される。これにより、四辺形にブロック化された領
域配置を基調とするデジタル回路に対してアナログ回路
を共存させる場合であっても、一纏まりのアナログ回路
を四辺形の領域内で密に配置することができる。しか
も、個々のアナログ回路用領域について別々の電源ライ
ンを配してノイズの影響を排除するというアナログ回路
特有の要請を損なうことがない。したがって、従来はア
ナログ回路用領域の隅部に存していた利用困難な領域が
無くなり、無駄な空き領域が減る。その結果、同一機能
であればアナログ回路用領域が少なくて済み、その分だ
けＩＣチップのサイズも小さくて済むので、ＩＣの収率
が向上するという効果がある。

【図面の簡単な説明】

【図１】図１は、この発明のアナログ・デジタル共存Ｉ
Ｃの一実施例についてのレイアウト説明図である。

【図２】図２は、従来のアナログ・デジタル共存ＩＣに
ついてのレイアウト説明図である。

【符号の説明】

１０ ＩＣチップ ２０ デジタル領域 ３０ アナログ回路用領域 ３０ａ，３０ｂ 空き領域 ３１ 電源電圧用領域 ３１ａ，３１ｂ，３１ｃ 電源ライン ３２，３３，３４ アナログ回路用領域 ３５ 接地用領域 ３５ａ，３５ｂ，３５ｃ 接地ライン １００ ＩＣチップ ２００ デジタル領域 ３００ アナログ回路用領域 ３１０ａ，３１０ｂ，３１０ｃ 電源ライン ３５０ａ，３５０ｂ，３５０ｃ 接地ライン

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】アナログ回路とデジタル回路とが同一チッ
   プ上に共存するアナログ・デジタル共存ＩＣにおいて、実質的に同一の高さの矩形状の領域として第１および第
   ２のアナログ回路を有し、これら第１および第２のアナ
   ログ回路は、チップの一辺の周辺部に前記矩形の底辺方
   向に沿って左から右へと第１および第２の順に所定間隔
   離れて、かつ、前記矩形の高さ方向上下において前記第
   １のアナログ回路を前記第２のアナログ回路よりも低い
   方向に電源用配線ラインの配線幅と配線に必要な間隔分
   だけずらせて配置され、電源供給領域に接続された電源
   供給ラインおよび接地用領域に接続された接地ラインが
   それぞれ前記ずれにより上下に生じた領域の一方と他方
   に配置されて前記第１および第２のアナログ回路のうち
   の遠い側に接続されて電力が供給される アナログ・デジ
   タル共存ＩＣ。