JP2739921B2 - Ｃｖｄ装置 - Google Patents

Ｃｖｄ装置

Info

Publication number
JP2739921B2
JP2739921B2 JP5230907A JP23090793A JP2739921B2 JP 2739921 B2 JP2739921 B2 JP 2739921B2 JP 5230907 A JP5230907 A JP 5230907A JP 23090793 A JP23090793 A JP 23090793A JP 2739921 B2 JP2739921 B2 JP 2739921B2
Authority
JP
Japan
Prior art keywords
trench
deposition
cvd
reaction
coverage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5230907A
Other languages
English (en)
Other versions
JPH06283452A (ja
Inventor
ゲイリー・ウエイン・ルブロフ
ジユリアン・ジユーチヤン・シー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06283452A publication Critical patent/JPH06283452A/ja
Application granted granted Critical
Publication of JP2739921B2 publication Critical patent/JP2739921B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体製造装置及びその
方法に関し、特に 0.1〜10〔μｍ〕のスケールで立体構
造上に化学的に堆積された薄膜層の厚さ配分を制御する
装置及び方法に適用して好適なものである。この薄膜層
の寸法は半導体デバイスに使用される特徴の特性であ
る。
【０００２】さらに詳細に説明すると、本発明は膜を堆
積する前の半導体表面について提起された課題に関する
ものであり、この半導体表面は、その表面に穴をあけ
て、例えば矩形形状（トレンチ）又は円形形状（バイ
ア）が形成されたトレンチ構造又はバイア構造を含む。
この２つの形状は当該明細書において互換的に呼ぶこと
ができる。このような立体構造の横方向の寸法をトレン
チ又はバイアの幅と呼び、この構造の縦方向の寸法を深
さと呼ぶ。トレンチ又はバイアのアスペクト比ＡＲは深
さと幅との比である。
【０００３】本発明はこのような立体構造のトレンチ構
造又はバイア構造に堆積された薄膜層のプロフアイルを
制御することができる処理を提案しようとするものであ
り、トレンチに隣接するウエハの上面に堆積された厚さ
だけではなく、トレンチの底面又は側壁面に沿つた位置
で堆積層の厚さがどのように変化するかを選択する能力
を提供するものである。
【０００４】
【従来の技術】図１（Ａ）及び図１（Ｂ）はトレンチ及
び堆積層構造のジオメトリを概略的に示す。図１（Ａ）
は深さ「ｄ」及び幅「ｗ」を有する立体構造のトレンチ
又はバイアをもつ半導体基板の断面図である。図１
（Ｂ）は上面、側壁及び底面にそれぞれ厚さ「ｔt」、
「ｔs」及び「ｔb」の薄膜の積層が堆積された半導体基
板の断面図を示す。従来、ステツプカバレージＳＣは上
面のカバレージに対する側壁のカバレージの比すなわち
ＳＣ＝ｔs／ｔtとして定義される。
【０００５】図２（Ａ）及び図２（Ｂ）に示すように積
層を堆積するプロセスにより膜の密着の一様性が異な
る。図２（Ａ）及び図２（Ｂ）はアスペクト比（ＡＲ）
が異なるトレンチ構造における堆積層の一様な密着性
（下地との）を概略的に示す。図２（Ａ）においてアス
ペクト比（ＡＲ）がほぼ 1.0の場合、側壁のカバレージ
は上面のカバレージとほぼ等しいので密着の一様性が非
常に優れている。図２（Ｂ）においてＡＲ＞1.0 とアス
ペクト比が一段と大きくなると、トレンチの深さが増加
するに従つて側壁のカバレージは小さくなり、その結果
密着の一様性が不十分になる。一般に図２（Ａ）のよう
な密着の一様性に優れたカバレージは化学気相成長法で
達成される。図２（Ｂ）のような密着の一様性が不十分
なカバレージはＰＶＤ技術においてよく見られる。ＰＶ
Ｄ技術においては特徴表面に衝突するビーム束は、構造
物に遮られて制限される。ほとんどではないが多くの場
合、密着の一様性にすぐれたカバレージが望まれる。例
えば、トレンチ内の堆積層として誘電体を用い、次にこ
の堆積層の上にある材料を充填すると、側壁の一段と薄
い領域は、歩留り及び信頼性を非常に悪くする。
【０００６】一般に側壁のカバレージはその高さに沿つ
て均一ではない。これを図３（Ａ）及び図３（Ｂ）に示
す。図３（Ａ）及び図３（Ｂ）は堆積された薄膜、すな
わち密着の一様性が制限された層の先細形のプロフアイ
ル及び奥広形のプロフアイルをそれぞれ示す。先細形の
場合は側壁の底部に近くなるに従つて側壁のカバレージ
は大きくなるが、奥広形の場合は、先細形とは反対に底
部に近くなるに従つてカバレージは小さくなる。一般に
先細形の方が奥広形より望ましい。これはトレンチの上
部付近に堆積された材料のオーバーハングにより下の領
域が隠れてしまい、次の堆積状態が明確にならないから
である。先細形又は奥広形の場合、ステップカバレージ
を一段と正確に定義する必要があるが、これを単に側壁
の平均カバレージとして扱うこともできる。
【０００７】図４に示すように堆積膜を用いてトレンチ
構造を完全に充填すると、図４（Ａ）〜（Ｃ）の３つの
異なる結果が考えられる。図４（Ａ）において、堆積さ
れた材料はボイド又はシームを形成せずにトレンチを充
填する。図４（Ｂ）にはシームが見られる。これは堆積
時に側壁層同士が出合う地点に発生する。図４（Ｃ）に
はボイドが見られる。ボイドは、充填プロセスの初期の
段階で堆積によつて奥広形のプロフアイルが形成される
場合に容易に生じ得る。マイクロエレクトロニクス構造
において完全性と信頼性とを得るためには、図４（Ａ）
が理想的である。シームが残る図４（Ｂ）及びボイドが
残る図４（Ｃ）は望ましくない。これは化学物質又は材
料がシーム又はボイドに現れて、構造を腐食又は劣化さ
せる恐れがあるからである。さらに、ボイドを密閉する
ことはほとんどできないので、次のステツプで化学物質
又は材料を堆積するとこの物質構造をほとんど変えてし
まう。一般にトレンチ構造及びバイア構造における堆積
は半導体装置の製造及び相互接続のいくつかの工程にお
いて行われる。一番の目的は密着の一様性に極めて優れ
た膜を生成したり又はボイドを形成せずに（及びできる
限りシームを形成せずに）充填することである。ここで
提起される問題はアスペクト比の増加であり、デバイス
の密度が横方向に高まつている現在の傾向に従うもので
ある。
【０００８】減圧ＣＶＤ（ＬＰＣＶＤ）は立体構造上
に、密着の一様性に優れた膜を堆積する際に広く使われ
ている。一般にＰＶＤ技術（蒸着及びスパツタ堆積）は
アスペクト比（ＡＲ）が低い場合（＜２）に限られてい
る。これは、ＰＶＤ技術が、被着係数がほぼＳr＝1.0
である、比較的に平行化されて衝突するビームすなわち
方向性をもつて衝突するビームを含むためである。ＬＰ
ＣＶＤ処理を使用することによりいくつかの理由によつ
て極めて良好な密着の一様性及び充填特性が得られる。
【０００９】第１の理由は、ガス相の反応種は等方的に
衝突する特性を有するため、反応種は側壁にかなり衝突
し得るからである。第２の理由は、化学的処理の中には
中間生成物種を生じさせるものがあり、これらの中間生
成物種のいくつかは表面上を移動できるので、トレンチ
の側壁面又は底面に移動することができるからである。
【００１０】第３の理由は、表面に衝突する化学反応体
の反応確率はＰＶＤの場合と異なり1.0未満であるの
で、ある反応種は表面からはね返つてトレンチ内の隣接
する面に異なる角度で衝突するという、再堆積と言われ
る現象が生ずる。実際、密着の一様性にすぐれた堆積は
非常に高いアスペクト比（ＡＲ）（〜40）で達成でき
る。これはダイナミツクＲＡＭトレンチキヤパシタに誘
電体の３重層をＳｉＮを用いてＣＶＤ堆積する場合又は
これに続いて多結晶シリコン膜をもつ高アスペクト比の
トレンチをＣＶＤによつて充填する場合に見られる。Ｃ
ＶＤ処理の主な特徴は、反応被着係数Ｓr（すなわち反
応確率）が「１」未満であることと反応種が等方的に衝
突することである。
【００１１】
【発明が解決しようとする課題】現在のＣＶＤ処理には
重大な限界がある。集積レベル又は構造の性能が一段と
高くなるに従つて、アスペクト比を一段と高くする必要
があり、周知のＣＶＤ処理の能力を向上させる必要があ
る。奥広形のプロフアイル、シーム及びボイドはすべて
歩留り及び信頼性の問題の原因となるので半導体製品の
製造能力に影響を与える。成長温度を一段と高くして整
合性及びプロフアイルを改善する場合、立体構造の他の
特性が劣化する恐れがある（例えば、拡散によりドーピ
ングのプロフアイルが急激になる）。また適切なＣＶＤ
の化学的作用の反応確率（「反応被着係数」）が低くな
るに従つて密着の一様性を一段と良好にすることができ
るが、スループツトは低下し、このためこの手法が選択
されることは少ない。かくして、従来のＣＶＤ処理では
次世代の技術に必要な、立体構造のプロフアイル及び充
填特性を得ることができない。
【００１２】従つて本発明の目的は薄膜層の生成又はト
レンチの充填のいずれの場合でも、トレンチ構造又はバ
イア構造の堆積プロフアイルを改善し得る手段を提供す
ることである。さらに本発明の目的は堆積された薄膜層
の立体的な形状すなわち立体的なプロフアイルを製造し
得るようにすることである。現在実際に使用されている
従来のＣＶＤ又はＰＶＤを用いてもこのようなプロフア
イルを形成することはできない。
【００１３】さらに詳細に説明すると、密着の一様性に
優れ、かつ堆積層のプロフアイルを先細形にし得るよう
に薄膜をトレンチ又はバイアに堆積することができるよ
うにする。さらに、本発明の目的はトレンチ構造又はバ
イア構造を薄膜堆積材料によつて完全に充填することに
より、材料内にボイド及びシームを形成しないようにす
る手段を提供することである。これらの目的は半導体装
置及び相互接続技術の進歩に重要である。最後に、一方
の側の側壁のカバレージの方が他方の側の側壁のカバレ
ージよりも高くなるように側壁を被覆することにより、
新しいデバイス構造を製造し得るという可能性もある。
【００１４】本発明は指向性減圧ＣＶＤ（ＤＬＰＣＶ
Ｄ）を含み、特に立体構造上に格段的に信頼性の高い所
望の膜プロフアイルを形成すると共に、このプロフアイ
ルを格段的に効率よく製造するシステム、すなわち装置
及び方法を提供しようとするものである。本発明は被着
特性が「１」でない（反応被着係数Ｓr＜1.0 ）化学物
質をＣＶＤで使用して、マクロ表面特徴上に材料を堆積
することにより、例えばバイアを充填するときに精度よ
く堆積することができる。
【００１５】図５（Ａ）及び図５（Ｂ）は指向性ＣＶＤ
（Ｓr＜1.0 ）のビームを用いて特定の角度（ここで図
５（Ａ）では垂直に図５（Ｂ）では斜めに）でこのビー
ムをトレンチ構造に向けることによつて得られる散乱特
性を示す。ビームが表面に衝突することによつて、反応
体の新しい軌道が形成される。この反応体はこの立体構
造の異なる部分に異なる角度で衝突する（図５の破線矢
印参照）。本発明は特に３つの重要な要因、すなわち減
圧リアクタ、ＣＶＤ反応体及び指向性ビームによる堆積
を利用し、組み合わせる。以下にさらに詳細に説明す
る。
【００１６】（１）低圧（〜１−10トル又はそれ以下）
を利用するため、微細な特徴の特性を生成するための寸
法と比較してガス相の平均自由経路は長い。これにより
トレンチ内でのガス相の散乱がごく僅かになり、従つて
反応体がトレンチの表面上で散乱するか又はトレンチの
表面上で反応するまで、反応体がトレンチの特徴表面上
に入射する分散方向は保持されることが保証される。
【００１７】（２）ＣＶＤの反応体を用いるので、衝突
する種の反応被着係数はＳr＜1.0 である。図５（Ａ）
及び図５（Ｂ）に示すように、反応体が反射した結果発
生した小反応体の多くは散乱し、立体構造上の新たな部
分に新たな角度で衝突する。Ｓrの制約が一般にＳr＝1.
0 であるＰＶＤに基づく手法とこの手法とを区別する。
表面の最初の相互作用により生成された揮発性の反応生
成物は、このプロセスの化学的性質次第で、材料特性が
異なっていたとしても、側壁にも反応種を堆積する結果
を生じることがある。
【００１８】（３）表面に供給されるＣＶＤの反応体は
方向性をもつたビームである。このようなビームは前駆
物質ガスを例えばキヤピラリのアレイに通すことにより
作ることができる。反応体がマクロターゲツト面に入射
する角度を選択することによつて、種々の形状の膜を得
ることができる。指向性ＣＶＤビームを使用する処理は
従来のＣＶＤとは基本的に異なる手段を使用する。指向
性ＣＶＤにおいては、入射角を等方的に分散するように
まずビームを順序付けることが要求され、本発明により
得られる多くの独自の結果が排除される。
【００１９】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、図６に示す立体構造上に堆積され
た薄膜層の厚さプロフアイルを制御する装置において、
ガス反応ビーム１４を供給することにより表面１２Ａ上
に物質を堆積させる手段と、ビーム束が等方的ではなく
方向性をもつように反応ビーム１４を指向する手段１０
と、反応ビーム１４が表面１２Ａに特定の入射角で入射
するように入射角を調整する手段と、反応ビーム１４が
表面１２Ａと反応する反応確率が 100〔％〕未満である
ようなビーム種を供給する手段と、指向手段１０及び堆
積が生ずる表面１２Ａ間の距離にわたってビームの指向
性を保持するように、反応ビーム１４及び表面１２Ａの
圧力環境を低くする手段とを設けるようにする。
【００２０】
【作用】半導体製造装置及びその方法において、ガス反
応ビームを供給することにより表面上に物質を堆積させ
る。ビーム束が等方的ではなく方向性をもつように反応
ビームを指向し、反応ビームが表面に特定の入射角で入
射するように入射角を調整する。また、反応ビームが表
面と反応する反応確率が 100〔％〕未満であるようなビ
ーム種を供給し、ビームの指向性を、指向手段及び堆積
が生ずる表面間の距離にわたって保持するように、反応
ビーム及び表面の圧力環境を低くする。これにより、立
体型のトレンチ構造又はバイア構造に堆積された薄膜層
のプロフアイルを制御することができる。
【００２１】また、減圧ＣＶＤ（ＬＰＣＶＤ）処理にお
いて、反応体を指向して方向づけることによりビームと
して堆積面に入射させ、堆積面の反応被着係数Ｓrが
「１」未満になるような反応体を選択することにより、
立体構造上に所望の薄膜プロフアイルを形成することが
できる。
【００２２】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００２３】本発明は、立体構造上に堆積された薄膜層
の厚さプロフアイルを制御するシステムすなわち装置及
び方法を実現する。本発明においては、減圧ＣＶＤ（Ｌ
ＰＣＶＤ）の条件を用い、反応ビームをある角度範囲に
指向してこれを堆積表面上に特定の角度で衝突するよう
になされている。本発明は従来のものと比較して、例え
ばトレンチ等の種々の構造上に新しい形状の薄膜層を堆
積することができる。トレンチの形状は、例えば（１）
奥広形でなく先細形のトレンチ（すなわち上部よりも底
部の方が厚い）、（２）トレンチ構造において側壁のカ
バレージ及び又は底部のカバレージが増強されている
（上面と比較して）トレンチ、（３）アスペクト比が大
きい（深さ／幅）ときでさえ、ボイド及びシームを形成
せずにトレンチ又はバイア構造を充填できるトレンチ、
（４）非対称な側壁のカバレージのトレンチを含む。
【００２４】図６に示すように、本発明による指向性減
圧ＣＶＤを完成するために従来の減圧ＣＶＤリアクタの
設計を基本的に変える必要がある。すなわちリアクタ１
に反応体コリメータ１０を設ける。反応体コリメータ１
０は空間１１例えば半導体ウエハ１２の表面等の、反応
体を堆積すべき表面に反応種１１が入射する角度の配分
を調整する。好適な実施例において、コリメータ１０は
開口すなわち反応ガス１４が流れるノズル１３のパター
ンによつて貫通された平板である。各ノズルは、反応ガ
スがコリメータ１０を出た後に、平行に調整されたガス
ビームを発生するように設計されており、比較的アスペ
クト比の高い、例えば長さ／幅＝2.0 以上の単なる穴又
は毛細管で良い。
【００２５】他の実施例において、シヤワーヘツドと呼
ばれる構成のコリメータを用いてもよい。通常この構成
のコリメータはＣＶＤ処理装置で利用され、ウエハに対
する衝突密度を均一にする。この構成のコリメータを本
発明に従つて使用し得るように修正してもよい。
【００２６】当業者は、他の一段と精巧なノズルを設計
して、ＣＶＤ反応体入射ビームを一段と効果的に指向す
るようにしてもよいことを理解する。これらの設計に
は、例えば一段と直径が小さい開口につながる穴、先が
細くなつた穴等がある。コリメータを使つたスパツタ堆
積を応用した設計はＤＬＰＣＶＤに適していることがわ
かる。
【００２７】また図６に示すように、処理リアクタ１の
他の部分から流れるガス種の他のガスソース２０は等方
的又は方向性をもつてウエハの堆積表面に衝突すると考
えられる。これらのソースは複数の指向ビーム、複数の
コリメータ又は同じガス若しくは異なるガスを利用する
分散して配列されたコリメータを使用することを含んで
もよい。
【００２８】さらに選択された実施例においては、コリ
メータすなわちシヤワーヘツド部を予め加熱することが
できるようにしてもよい。こうした特徴は多数の周知の
技術によつて達成することができる。この第１の目的は
過度の凝縮、過度の反応又はノズル上での膜の生成を防
ぐことであり、これによりコリメータを頻繁に最調整し
たりクリーニングする必要がなくなるようにすることで
ある。またこうした特徴が、ノズルを通過せず主にノズ
ルの上流で反射又は放出される反応体を有効に再利用で
きるようにし、これにより反応体が効率的に使用される
ようになる。さらに、コリメータを加熱することにより
反応ガスも多少加熱され、これにより堆積速度を増大さ
せるか、又は他の面で処理自体を改善することができ
る。
【００２９】適当な角度範囲の指向を有する化学ビーム
の衝突及び散乱による分子の弾道をシミユレートして計
算することにより、適当な角度範囲の指向を有する入射
ビームでＤＬＰＣＶＤ処理の利点を得ることができるこ
とが立証される。このことを図７（Ａ）〜図７（Ｄ）に
示し、図７（Ａ）は入射ビームが完全に平行、図７
（Ｂ）は±30°、図７（Ｃ）は±60°及び図７（Ｄ）は
全く指向されていない。ここに明らかなように、先細形
側壁のプロフアイルは広範囲のＳrの場合±30°の指向
で得ることができ、Ｓrが小さい場合は±60°の指向で
得ることができる。これは、コリメータの設計要件を緩
和することを意味する。トレンチ構造又はバイア構造の
アスペクト比が高くなるほど、指向角度範囲を一段と狭
くする必要がある。
【００３０】いくつかの（すべてではない）化学的シス
テムにおいて、Ｓrは、ウエハ表面の反応によつて当該
表面に生成物すなわち中間生成物が生成されるに従つて
減少する。この中間生成物はウエハ表面を覆うので、ビ
ームからの新たな反応体分子がウエハ表面に衝突して吸
着しないようにウエハ表面を有効に不活性化する。その
後Ｓrは反応が進につれてゼロまで減少する。この場
合、中間生成物反応種の定常状態の表面のカバレージが
完全なカバレージすなわち飽和カバレージに比べて低く
なるような温度及び圧力条件の下で反応させなければな
らない。通常これは、表面の反応ステツプ又は生成物の
放出のいずれもが速度制限されないような、一段と高い
温度で動作させることによつて達成されるので、堆積膜
の成長率と堆積膜の立体的なプロフアイルとが衝突ビー
ムの方向性によつて決定されることを保証する。
【００３１】本発明を用いることにより種々の立体形状
の変形を得られることを、２つの例を挙げて立証する。
これらの変形はある計算をモデル化することによつて記
述される。この計算は、一方向に入る流束分布及び表面
散乱の拡散を想定し、立体トレンチの特徴における連続
的な段階での堆積プロフアイルを計算するものである。
【００３２】図８（Ａ）及び図８（Ｂ）は第１の例を示
し、これは独自のトレンチ充填能力であり、垂直に入射
する反応体束により得ることができる。図８（Ａ）はア
スペクト比が「１」のトレンチ構造における堆積プロフ
アイルを示し、図８（Ｂ）はアスペクト比が「20」の堆
積プロフアイルを示す。図８（Ａ）及び図８（Ｂ）は共
に、マクロ表面に対して垂直に入射するＣＶＤ反応体束
についての種々の固着係数が計算されている。注目すべ
きは、Ｓr＜1.0 である場合、カバレージは側壁上部よ
りも側壁底部において一段と大きく、しかもトレンチ底
部のカバレージは上面におけるよりも大きいということ
である。Ｓr＝ 1.0（ＰＶＤ）の場合、堆積量は上面と
トレンチ底面で等しく、トレンチの側壁には堆積されな
い。Ｓrが一段と低いと２つの重要な効果が明らかにな
る。第１の効果は、Ｓr＜1.0 のために側壁が覆われる
だけでなく、側壁底部のカバレージが側壁上部のカバレ
ージより大きいことである。これは、等方性（非方向
性）の反応ビームにより通常生ずる結果とは反対であ
る。側壁底部付近のカバレージはトレンチの底部に近接
するほど大きくなり、これはトレンチ内において反応体
が反射するためである。
【００３３】第２の効果は、トレンチ底面のカバレージ
はウエハ上面のカバレージより大きいことである。ま
た、このことはＳr＜1.0 の場合だけではなく、ＣＶＤ
反応体が方向性をもつて衝突した場合にも生ずる。すな
わちウエハの上面に反射した反応種は本来ＣＶＤシステ
ムから出たものであるが、トレンチ底面に反射した反応
種は再度トレンチの側壁に反射することができるので、
通路が設けられたようになり、これによつて、これらの
反応体を再度トレンチの底部に向けて最終的に反射させ
ることができる。
【００３４】従つて、指向性減圧ＣＶＤを用いて反応体
を垂直に入射させて衝突させると以下の利点が得られ
る。
【００３５】（１）先細りのプロフアイルをもつような
トレンチ、バイア及び側壁のカバレージを生成すること
ができる。すなわちトレンチの側壁上部におけるカバレ
ージよりトレンチ底部におけるカバレージの方が大き
い。（２）側壁の堆積形状が先細形になるため、トレン
チ／バイアを充填する場合に生ずるシーム及び又はボイ
ドの形成を減少させる傾向がある。（３）奥広形トレン
チ／バイアを覆う及び又は充填する能力が向上するこ
と。すなわちトレンチの側壁底部におけるカバレージが
一段と低くなる。（４）トレンチ／バイアの底部及び側
壁の底部領域を優先的に覆うことができる。（５）表面
の移動度を一段と高くすることにより、トレンチ／バイ
ア構造の底部領域で堆積を分散させる必要はないので、
低温でのトレンチの充填を改善できる。（６）トレンチ
／バイア上面のカバレージよりもトレンチ／ヴイアの底
面のカバレージを大きくすることができる。これは平坦
化技術を一段と向上させるのに有用である。（７）指向
性ビームはトレンチの底面に到達するビームを増強させ
るので、トレンチを充填する場合の所与の堆積速度で一
段とＳrの低い化学的作用を用いることができる。
【００３６】図９は第２の例を示し、斜角方向ＣＶＤで
ある。図９はアスペクト比が「１」のトレンチ構造にお
ける堆積プロフアイルを示し、マクロ表面に対して斜め
に入射する（入射角45°の）ＣＶＤ反応体束についての
種々の固着係数が計算されている。注意すべきは、側壁
のカバレージは非対称であり、これは片側に優先的に反
応体が衝突するためである。これは側壁を非対称にする
のに有効である。ビームソースに対面する側壁の堆積量
はビームソースの影になる側壁の堆積量を上回り、側壁
のカバレージの垂直依存性はトレンチの特定のアスペク
ト比及びマクロウエハ表面上へのビームの衝突角度に依
存する。側壁のカバレージの垂直依存性が特定のアスペ
クト比に依存することにより、ある側壁を他の側壁と区
別することができる。これは、特に堆積膜を等方性ドラ
イエツチングバツク又はウエツトエツチングバツクし
て、堆積膜を、影になつた側壁から完全に除去すること
ができるからである。しかしこれに対面する側壁の厚さ
はかなり残る。他の方向に対面する側壁又はすべての側
壁に一段と厚い層を生成したい場合、複数のビームソー
スを用いるか又はただ単にウエハを回転させることによ
り実現し得る。従つて指向性減圧ＣＶＤを用いて反応体
を斜めに入射させて衝突させると以下の利点が得られ
る。
【００３７】（１）ビームソースに対面する側壁の一部
に堆積膜を生成することができること（エツチバツクを
用いる）。（２）側壁の上部（マクロ表面に入射したビ
ームの反射光付近）に最初に堆積膜を生成することがで
きる。
【００３８】これらの利点は他の処理（等方性堆積、等
方性エツチング又は異方性エツチング等）と組み合わせ
ることができ、一段と広範囲の構造特性を有するアレイ
を製造し得る。本発明を用いることによりシリコン上に
タングステンをＣＶＤ堆積する際に形成される「ウオー
ムホール」、すなわち堆積中のシリコン基板の侵食を防
ぐことができると考えられる。
【００３９】本発明の処理は概して以下の特徴を統合す
る。
【００４０】（１）ガスビームを用いて表面上に物質を
堆積すること。（２）ビーム束が等方性でなく、指向性
であるようにすること。（３）ビームの、表面への特定
の入射角を調整すること。（４）ビームの反応種が表面
と反応する確率が 100〔％〕未満であるようなビームの
反応種を選択すること。（５）処理のために低圧環境を
用いることにより、指向手段と堆積が生ずる表面との間
の寸法を含む長さにわたってビームの指向性を維持する
こと。
【００４１】本発明のいずれの特定の実施例において
も、ビームを約±60°以下の範囲で指向することができ
る。表面へのビームの入射角は０°すなわち垂直に入射
するか又は０及び90°間の斜角にしてもよい。ビーム種
はシラン及びクロルシラン、有機金属及び有機シリコ
ン、金属フツ素、ドーパント前駆物質、ＣＶＤにおいて
知られている前駆物質、又は他の揮発性の種をＣＶＤ処
理に利用してもよい。特に、シラン、一段と高純度なシ
ラン、クロルシラン、ＢＨ、ＰＨ又はＡｓＨ、テトラエ
チルオルトシロキサン（一般にＴＥＯＳとして知られて
いる）及びこれに関連した反応種、ＷＦ、ＴｉＣＬ、Ｎ
Ｈ、Ｎ、Ｏ、Ｏ又はＨＯ及びこれらの化合物をビーム種
として使用してもよい。
【００４２】合計圧力が１トル以下、好適には約 0.1ミ
リトル〜 500ミリトルの範囲にビーム及び表面の処理環
境を設定しなければならない。処理のパラメータはＣＶ
Ｄ条件の一般的な圧力と温度とから選択してもよく、一
段と温度が高く、一段と圧力を低くすることにより反応
被着確率がその値を堆積の進行度として保持し、これに
より、堆積膜のプロフアイルはビームが衝突する際の指
向特性を反映する。例えば、表面温度は約室温から1100
°の範囲内でよく、好適には約250 〜 750°の範囲であ
ることが望ましい。
【００４３】まず適切な圧力及び温度条件を確立し、次
に適正なガス流量条件を決めた後、表面すなわちウエハ
をリアクタの堆積ゾーンに導入する。リアクタは商業上
実施されているようなＣＶＤ処理又はプラズマエンハン
ス型ＣＶＤ処理用の単一ウエハリアクタで構成してもよ
く、図６に示すようなシヤワーヘツド型構成等によつて
表面上に衝突するビームに方向性を与えるようにリアク
タを修正してもよい。コリメータに送られるガスストリ
ームに他のガスを加えてもよく、この他のガスは反応種
（例えばＣＶＤ前駆物質）又は不活性キヤリア種（例え
ばヘリウム、アルゴン、窒素、水素）でもよい。処理リ
アクタ内の他の場所から他のガス種を表面上に等方的又
は指向的に衝突させるようにしてもよい。この特徴は、
複数の指向されたビーム、複数のコリメータ又は同じガ
ス若しくは異なるガスを利用する分散されたコリメータ
のアレイの使用を含むことができる。
【００４４】本発明は以下の点で他のいくつかの処理方
法と明確に区別される。
【００４５】（１）ＤＬＰＣＶＤは方向性をもつて衝突
する反応ビームを使用するという点で従来の減圧ＣＶＤ
とは明確に異なる。常圧ＣＶＤ（ＡＰＣＶＤ）と比較す
ると、反応室内の圧力（分子の流れ）が異なるという点
で新たに区別される。（２）またＤＬＰＣＶＤは、ＤＬ
ＰＣＶＤがＣＶＤで使用する圧力及びリアクタ構成をわ
ずかに修正しただけであるという点でガスソース分子線
エピタキシヤル成長装置（又は有機金属分子線エピタキ
シヤル成長装置（ＭＯＭＢＥ装置））やＭＢＥと異な
る。これは、ＤＬＰＣＶＤがもつ堆積速度が実質上ＭＢ
Ｅの堆積速度を超えることを意味する。最後に、ＤＬＰ
ＣＶＤは特定のビーム指向手段（たとえばキヤピラリ）
を利用するが、通常ＭＢＥにおいてはソースとウエハと
の距離を大きくしてビームを平行化する。（３）ＤＬＰ
ＣＶＤは、堆積表面に衝突するガス種の反応確率が一般
に「１」すなわち 100〔％〕未満、従つて反応被着係数
がＳr＜1.0 であるという点ですべてのＰＶＤ技術（蒸
着、スパツタ堆積及び分子ビーム線エピタキシ）と異な
る。
【００４６】上述の通り本発明をその最適な実施例に基
づいて図示、説明したが、本発明の精神及び範囲から脱
することなく形式及び詳細構成について種々の変更を加
えてもよい。
【００４７】
【発明の効果】上述のように本発明によれば、反応ビー
ムを指向し、かつ当該反応ビームが表面に特定の角度範
囲で入射するように調整することにより、所望の厚さプ
ロフアイルを有する薄膜層を立体構造上に簡易かつ確実
に堆積させることができる。
【図面の簡単な説明】
【図１】図１は全体構造のトレンチ又はバイアの表面上
に薄膜を堆積する前の状態（Ａ）と堆積した後の状態
（Ｂ）を示すトレンチ構造又はバイア構造の垂直断面図
である。
【図２】図２（Ａ）及び（Ｂ）は、図１（Ａ）及び
（Ｂ）に示す形式のトレンチ構造上に密着の一様性の異
なる堆積層を堆積した状態を示す、トレンチ構造の垂直
断面図である。図２（Ａ）のアスペクト比（ＡＲ）はほ
ぼＡＲ＝1.0 であり、図２（Ｂ）はＡＲ＞1.0 である。
【図３】図３は、密着の一様性に限界がある堆積層につ
いて先細形（Ａ）及び奥広形（Ｂ）を示す垂直断面図で
ある。
【図４】図４は、（Ａ）シーム及びボイドのない理想的
な状態、（Ｂ）シームが形成された状態及び（Ｃ）ボイ
ドが形成された状態を含むＣＶＤ充填特性を示す垂直断
面図である。
【図５】図５は本発明による指向性ＣＶＤ（Ｓr＜1.0
）ビームを用いて特定の角度で（図５（Ａ）では直角
に、図５（Ｂ）では斜めに）トレンチ構造に入射させる
ことによつて得られる散乱特性を示すトレンチ構造の垂
直断面図である。
【図６】図６は本発明による指向性減圧ＣＶＤビームを
生成するリアクタの略線図であり、ビームがウエハに垂
直に入射している場合を示す。
【図７】図７は、本発明によるビームの平行度を変え
て、アスペクト比が「１」のトレンチ特徴の初期の堆積
プロフアイルに対する影響をそれぞれ示す略せん図であ
る。図７（Ａ）は完全に平行な場合、図７（Ｂ）は±30
°の場合、図７（Ｃ）は±60°の場合、図７（Ｄ）は指
向性がない場合である。
【図８】図８はアスペクト比「１」（Ａ）及び「20」
（Ｂ）をもつトレンチ構造についての堆積プロフアイル
を示す、トレンチ構造の垂直断面図を示し、マクロ面に
垂直に入射するＣＶＤ反応体束の被着係数が計算されて
いる。
【図９】図９はアスペクト比「１」のトレンチ構造の堆
積プロフアイルを示すトレンチ構造の垂直断面図を示
し、マクロ面に斜めに（入射角45°で）入射するＣＶＤ
反応体束の被着係数が計算されている。
【符号の説明】
１……処理リアクタ、１０……コリメータビームを細く
する装置、１１……反応体、１２……ウエハプラテン、
１２Ａ……表面、１３……ノズル、１４……ガス反応ビ
ーム、２０……ソース。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジユリアン・ジユーチヤン・シー アメリカ合衆国、ニユーヨーク州10473、 ブロンクス、ネプチユーン・コート 230番地 (56)参考文献 特開 平５−156454（ＪＰ，Ａ) 特開 昭63−229831（ＪＰ，Ａ) 特開 昭62−131510（ＪＰ，Ａ) 特開 平２−2116（ＪＰ，Ａ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】基板のトレンチ構造の側壁上に堆積する薄
    膜層の厚さプロフアイルを制御するＣＶＤ装置におい
    て、 上記トレンチ構造上に堆積されるべき反応体のガス反応
    ビームを供給する手段と、 ビーム束が等方的ではなく所与の立体角度範囲内の方向
    性をもつように上記反応ビームを上記基板の表面に指向
    する指向手段と、 上記反応ビームが上記表面に特定の入射角で入射するよ
    うに入射角を調整する手段と、 上記反応ビームが上記表面と反応する反応確率が１００
    ％未満であるようなビーム種を供給する手段と、 ビームの指向性を、上記指向手段及び堆積が生ずる上記
    表面間の距離にわたって保持するように、上記反応ビー
    ム及び上記表面に対する圧力環境を低くする手段とを具
    えることを特徴とするＣＶＤ装置。
  2. 【請求項２】上記角度範囲は６０゜以内である請求項１
    に記載のＣＶＤ装置。
  3. 【請求項３】上記指向手段は上記反応ビームに方向性を
    与える形状の１組の開口を通して上記ビームを通過させ
    る手段である請求項１に記載のＣＶＤ装置。
JP5230907A 1992-09-30 1993-08-24 Ｃｖｄ装置 Expired - Lifetime JP2739921B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/954,633 US5290358A (en) 1992-09-30 1992-09-30 Apparatus for directional low pressure chemical vapor deposition (DLPCVD)
US07/954633 1992-09-30

Publications (2)

Publication Number Publication Date
JPH06283452A JPH06283452A (ja) 1994-10-07
JP2739921B2 true JP2739921B2 (ja) 1998-04-15

Family

ID=25495718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5230907A Expired - Lifetime JP2739921B2 (ja) 1992-09-30 1993-08-24 Ｃｖｄ装置

Country Status (3)

Country Link
US (1) US5290358A (ja)
EP (1) EP0591082A3 (ja)
JP (1) JP2739921B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469251B2 (ja) * 1990-02-14 2003-11-25 株式会社東芝 半導体装置の製造方法
US5561082A (en) * 1992-07-31 1996-10-01 Kabushiki Kaisha Toshiba Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
US5716888A (en) * 1993-06-30 1998-02-10 United Microelectronics Corporation Stress released VLSI structure by void formation
US5641711A (en) * 1994-04-28 1997-06-24 Texas Instruments Incorporated Low dielectric constant insulation in VLSI applications
JP2910611B2 (ja) * 1995-03-30 1999-06-23 日本電気株式会社 形状シミュレーション方法
US5641545A (en) * 1995-06-07 1997-06-24 Micron Technology, Inc. Method to deposit highly conformal CVD films
US5776834A (en) * 1995-06-07 1998-07-07 Advanced Micro Devices, Inc. Bias plasma deposition for selective low dielectric insulation
US5893750A (en) * 1995-11-13 1999-04-13 Advanced Micro Devices, Inc. Method for forming a highly planarized interlevel dielectric structure
US5677241A (en) * 1995-12-27 1997-10-14 Micron Technology, Inc. Integrated circuitry having a pair of adjacent conductive lines and method of forming
US6827824B1 (en) 1996-04-12 2004-12-07 Micron Technology, Inc. Enhanced collimated deposition
JP2002505532A (ja) * 1998-03-06 2002-02-19 エーエスエム アメリカ インコーポレイテッド 高段差被覆性を伴うシリコン堆積方法
WO2000077831A2 (en) * 1999-06-11 2000-12-21 Quester Technology, Inc. Methods for regulating surface sensitivity of insulating films in semiconductor devices
US6368988B1 (en) * 1999-07-16 2002-04-09 Micron Technology, Inc. Combined gate cap or digit line and spacer deposition using HDP
US7115516B2 (en) 2001-10-09 2006-10-03 Applied Materials, Inc. Method of depositing a material layer
JP2003142484A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
WO2004049413A1 (en) * 2002-11-25 2004-06-10 Ips Ltd. Apparatus for depositing thin film on wafer
US7355687B2 (en) * 2003-02-20 2008-04-08 Hunter Engineering Company Method and apparatus for vehicle service system with imaging components
DE102004007409B4 (de) * 2004-02-16 2006-06-01 Infineon Technologies Ag Überkonformes Herstellungsverfahren für eine Halbleiterstruktur
US20050211546A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Reactive sputter deposition plasma process using an ion shower grid
US20050211171A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Chemical vapor deposition plasma reactor having an ion shower grid
US7244474B2 (en) * 2004-03-26 2007-07-17 Applied Materials, Inc. Chemical vapor deposition plasma process using an ion shower grid
US7695590B2 (en) * 2004-03-26 2010-04-13 Applied Materials, Inc. Chemical vapor deposition plasma reactor having plural ion shower grids
US7291360B2 (en) * 2004-03-26 2007-11-06 Applied Materials, Inc. Chemical vapor deposition plasma process using plural ion shower grids
US7244670B2 (en) * 2004-06-18 2007-07-17 Rensselaer Polytechnic Institute Enhanced step coverage of thin films on patterned substrates by oblique angle PVD
US7767561B2 (en) * 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US8058156B2 (en) * 2004-07-20 2011-11-15 Applied Materials, Inc. Plasma immersion ion implantation reactor having multiple ion shower grids
EP1892750B1 (en) * 2006-08-23 2012-11-28 Imec Method for doping a fin-based semiconductor device
JP5052638B2 (ja) * 2010-03-17 2012-10-17 Ｓｐｐテクノロジーズ株式会社 成膜方法
TWI443062B (zh) * 2011-05-11 2014-07-01 Nanocrystal Asia Inc 局部隔離漸進加寬奈米柱以製造平坦基底之製造方法
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
CN105826312B (zh) * 2015-01-04 2019-01-11 旺宏电子股份有限公司 半导体元件及其制造方法
TWI575092B (zh) * 2015-08-13 2017-03-21 A vapor deposition device with temperature control collimating unit
TWI575091B (zh) * 2015-08-13 2017-03-21 A vapor deposition device with collimator tube
US10357920B2 (en) 2017-01-17 2019-07-23 Obsidian Advanced Manufacturing, Llc Gas phase integrated multimaterial printhead for additive manufacturing
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
JP2019007048A (ja) * 2017-06-23 2019-01-17 トヨタ自動車株式会社 成膜装置
US11459652B2 (en) * 2020-10-16 2022-10-04 Applied Materials, Inc. Techniques and device structures based upon directional dielectric deposition and bottom-up fill
KR20220131654A (ko) * 2021-03-22 2022-09-29 삼성전자주식회사 관통 비아 구조물, 상기 관통 비아 구조물을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 대용량 데이터 저장 시스템
CN113220810B (zh) * 2021-04-16 2022-02-18 昆明理工大学 一种多源物种分布数据处理方法及装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3092522A (en) * 1960-04-27 1963-06-04 Motorola Inc Method and apparatus for use in the manufacture of transistors
DE2341154C2 (de) * 1973-08-14 1975-06-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung
US3951708A (en) * 1974-10-15 1976-04-20 Rca Corporation Method of manufacturing a semiconductor device
JPS5437077A (en) * 1977-08-02 1979-03-19 Agency Of Ind Science & Technol Chemical evaporation method and apparatus for same
US4211582A (en) * 1979-06-28 1980-07-08 International Business Machines Corporation Process for making large area isolation trenches utilizing a two-step selective etching technique
US4422888A (en) * 1981-02-27 1983-12-27 Xerox Corporation Method for successfully depositing doped II-VI epitaxial layers by organometallic chemical vapor deposition
DE3232520A1 (de) * 1981-09-03 1983-03-17 Fuji Photo Film Co., Ltd., Minami-Ashigara, Kanagawa Verfahren zur herstellung eines magnetischen aufzeichnungstraegers
JPS591671A (ja) * 1982-05-28 1984-01-07 Fujitsu Ltd プラズマｃｖｄ装置
US4525919A (en) * 1982-06-16 1985-07-02 Raytheon Company Forming sub-micron electrodes by oblique deposition
JPS59230773A (ja) * 1983-06-14 1984-12-25 Kyocera Corp サ−マルヘツド
JPS6058653A (ja) * 1983-09-10 1985-04-04 Fujitsu Ltd 半導体装置の製造方法
EP0173715B1 (en) * 1984-02-13 1992-04-22 SCHMITT, Jerome J. III Method and apparatus for the gas jet deposition of conducting and dielectric thin solid films and products produced thereby
JPH0682642B2 (ja) * 1985-08-09 1994-10-19 株式会社日立製作所 表面処理装置
NL8502765A (nl) * 1985-10-10 1987-05-04 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
JPS62131510A (ja) * 1985-12-04 1987-06-13 Canon Inc 微粒子の吹き付け装置
US4883770A (en) * 1986-09-19 1989-11-28 Hewlett-Packard Company Selective NIPI doping super lattice contacts and other semiconductor device structures formed by shadow masking fabrication
US4878989A (en) * 1986-11-26 1989-11-07 Texas Instruments Incorporated Chemical beam epitaxy system
US4838201A (en) * 1986-12-12 1989-06-13 Daido Sanso K. K. Apparatus and process for vacuum chemical epitaxy
JPH0682610B2 (ja) * 1987-01-14 1994-10-19 工業技術院長 半導体装置の製造法
JPH0715903B2 (ja) * 1987-03-19 1995-02-22 日本電気株式会社 半導体製造装置
KR960016218B1 (ko) * 1987-06-05 1996-12-07 가부시기가이샤 히다찌세이사꾸쇼 표면처리방법 및 그 장치
JP2685149B2 (ja) * 1988-04-11 1997-12-03 住友電気工業株式会社 電界効果トランジスタの製造方法
JPH022116A (ja) * 1988-06-15 1990-01-08 Toshiba Corp 半導体装置の製造方法
JPH02295116A (ja) * 1989-05-10 1990-12-06 Mitsubishi Electric Corp 半導体製造装置
US5156820A (en) * 1989-05-15 1992-10-20 Rapro Technology, Inc. Reaction chamber with controlled radiant energy heating and distributed reactant flow
US5002630A (en) * 1989-06-06 1991-03-26 Rapro Technology Method for high temperature thermal processing with reduced convective heat loss
US4993358A (en) * 1989-07-28 1991-02-19 Watkins-Johnson Company Chemical vapor deposition reactor and method of operation
JP2506451B2 (ja) * 1989-08-18 1996-06-12 富士通株式会社 化学気相成長装置及び化学気相成長法
JPH0433329A (ja) * 1990-05-30 1992-02-04 Toshiba Corp 光ｃｖｄ装置
JPH05156454A (ja) * 1991-11-29 1993-06-22 Hitachi Ltd 成膜装置

Also Published As

Publication number Publication date
US5290358A (en) 1994-03-01
EP0591082A2 (en) 1994-04-06
EP0591082A3 (en) 1997-01-29
JPH06283452A (ja) 1994-10-07

Similar Documents

Publication Publication Date Title
JP2739921B2 (ja) Ｃｖｄ装置
US6471781B1 (en) Method of depositing titanium nitride thin film and CVD deposition apparatus
US5641545A (en) Method to deposit highly conformal CVD films
US5407698A (en) Deposition of tungsten
US6449525B1 (en) Computer system to control multiple step ionized metal plasma deposition process for conformal step coverage
US4734157A (en) Selective and anisotropic dry etching
TWI283437B (en) Gas distribution showerhead
US6977225B2 (en) Chemical vapor deposition of titanium from titanium tetrachloride and hydrocarbon reactants
US9453279B2 (en) Method for selectively depositing a layer on a three dimensional structure
US20060029745A1 (en) High throughput ILD fill process for high aspect ratio gap fill
US5423940A (en) Supersonic molecular beam etching of surfaces
US7056830B2 (en) Method for plasma etching a dielectric layer
JP2004536960A (ja) フッ素を含まないタングステン核生成によるｗ−ｃｖｄ
WO2005033361A1 (en) Gas distribution showerhead
TW201801176A (zh) 對襯底進行加工的方法
US5763018A (en) Method for forming dielectric layer
US6037252A (en) Method of titanium nitride contact plug formation
JP7030696B2 (ja) 中性種に対する反応性イオンの比を増大させる方法
US5421888A (en) Low pressure CVD apparatus comprising gas distribution collimator
JP3175189B2 (ja) 減圧ｃｖｄ装置
CN115116930A (zh) 衬底处理方法
JP4317275B2 (ja) 窒化チタン薄膜の作製方法及びｃｖｄ装置
CN110832109B (zh) 氮含量高的氮化硅膜
US11437230B2 (en) Amorphous carbon multilayer coating with directional protection
KR102663075B1 (ko) 성막 방법 및 성막 장치