CN115116930A - 衬底处理方法 - Google Patents

衬底处理方法 Download PDF

Info

Publication number
CN115116930A
CN115116930A CN202210245157.5A CN202210245157A CN115116930A CN 115116930 A CN115116930 A CN 115116930A CN 202210245157 A CN202210245157 A CN 202210245157A CN 115116930 A CN115116930 A CN 115116930A
Authority
CN
China
Prior art keywords
source layer
layer
plasma
processing method
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210245157.5A
Other languages
English (en)
Inventor
柳太熙
郑世雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM IP Holding BV
Original Assignee
ASM IP Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM IP Holding BV filed Critical ASM IP Holding BV
Publication of CN115116930A publication Critical patent/CN115116930A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种能够抑制空隙形成的衬底处理方法，包括：在图案结构上供应硅前体，以形成具有第一开口的硅源层；以及在硅源层上供应等离子体，以挥发硅源层中包含的除硅之外的成分，从而扩大第一开口。

Description

衬底处理方法
技术领域
一个或多个实施例涉及一种衬底处理方法，更具体地，涉及一种在具有凹陷区域或间隙区域的图案结构上沉积薄膜的方法。
背景技术
随着半导体器件集成度的增加，图案结构的纵横比(A/R)也在增加。例如，随着间隙结构的入口的深度对宽度的增加，在没有接缝或空隙的情况下填充间隙结构的技术难度也在增加。原子层沉积方法具有能够在图案结构的壁和底表面上沉积具有均匀厚度的膜的优点。然而，随着图案结构的A/R增加，在反应物气体的供应/吹扫的短循环时间内，反应物气体越来越难以到达图案结构的底表面。因此，存在的问题是，在填充在图案结构之间的间隙结构中的薄膜中残留有接缝或空隙。
已经尝试了各种过程来去除这种接缝或空隙。例如，2014年7月4日公布的韩国专利号10-2014-0083746公开了一种无空隙多晶硅间隙填充方法和通过热过程去除多晶硅中的接缝的技术思想。
发明内容
一个或多个实施例包括能够无接缝或空隙地填充间隙结构的衬底处理方法。
附加方面将部分地在下面的描述中阐述，并且部分地将从描述中变得显而易见，或者可以通过实践本公开的所呈现的实施例来了解。
根据一个或多个实施例，一种衬底处理方法包括：提供具有第一突起和第二突起的图案结构；在图案结构上供应第一源气体和第一惰性气体等离子体以在图案结构上形成第一源层；以及在第一源层上供应氢等离子体以去除第一源层的至少一部分，其中，第一突起和第二突起的每个上表面具有平坦部分和围绕该平坦部分的边缘部分，并且在供应氢等离子体期间，边缘部分上的第一源层比平坦部分上的第一源层被去除更多。
根据衬底处理方法的一示例，第一源气体可以包括硅前体。
根据衬底处理方法的另一示例，硅前体可以包括氨基硅烷基硅前体，第一源层可以包括硅、氢和碳。
根据衬底处理方法的另一示例，可以使用二甲基二乙烯基硅烷(DMDVS)作为硅前体。
根据衬底处理方法的另一示例，第一惰性气体等离子体可以包括氦自由基，氦自由基可以物理地分解硅前体。
根据衬底处理方法的另一示例，在形成第一源层期间，硅前体可被氦自由基分解成硅元素、构成硅前体分子的配体、元素碎片及其混合物。
根据衬底处理方法的另一示例，在去除第一源层的至少一部分期间，边缘部分处的等离子体强度可以大于平坦部分处的等离子体强度。
根据衬底处理方法的另一示例，在去除第一源层的至少一部分期间，氢等离子体与边缘部分上的第一源层的碰撞次数可以大于氢等离子体与平坦部分上的第一源层的碰撞次数。
根据衬底处理方法的另一示例，边缘部分上的第一源层的表面粗糙度可以大于平坦部分上的第一源层的表面粗糙度。
根据衬底处理方法的另一示例，可以通过形成第一源层来形成由第一源层围绕的凹陷，并且可以通过去除第一源层的至少一部分来扩大凹陷的入口。
根据衬底处理方法的另一示例，通过形成第一源层，第一源层的外围部分可以具有第一曲率，并且通过去除第一源层的至少一部分，第一源层的外围部分可以具有大于第一曲率的第二曲率。
根据衬底处理方法的另一示例，衬底处理方法可还以包括通过在第一源层上供应第一反应物气体来形成第一间隙填充层。
根据衬底处理方法的另一示例，衬底处理方法还可以包括通过在第一间隙填充层上供应第二源气体和第二惰性气体等离子体来形成第二源层。
根据衬底处理方法的另一示例，第二惰性气体等离子体可以不同于第一惰性气体等离子体。
根据衬底处理方法的另一示例，第一惰性气体等离子体可以是氦自由基，第二惰性气体等离子体可以是氩自由基。
根据衬底处理方法的另一示例，衬底处理方法还可以包括通过在第二源层上供应第二反应物气体来形成第二间隙填充层。
根据衬底处理方法的另一示例，衬底处理方法还可以包括通过在形成第二源层和形成第二间隙填充层之间在第二源层上供应氢等离子体来去除第二源层的至少一部分。
根据一个或多个实施例，一种衬底处理方法包括：供应第一源气体以形成第一源层；吹扫第一源气体；在第一源层上供应氢等离子体以去除第一源层的至少一部分，吹扫氢等离子体；在去除第一源层的至少一部分之后，通过在第一源层上供应第一反应物气体来形成第一间隙填充层；吹扫第一反应物气体；通过在第一间隙填充层上供应第二源气体来形成第二源层；吹扫第二源气体；通过在第二源层上供应第二反应物气体来形成第二间隙填充层。
根据一个或多个实施例，一种衬底处理方法包括：在图案结构上供应硅前体，以形成具有第一开口的硅源层；以及在硅源层上供应等离子体以挥发硅源层中包含的除硅以外的成分，从而扩大第一开口。
根据衬底处理方法的一示例，硅源层可以具有中心部分和围绕中心部分的外围部分，其中外围部分的第一表面粗糙度大于中心部分的第二表面粗糙度，并且在等离子体供应期间，等离子体与具有第一表面粗糙度的外围部分的碰撞次数可以大于等离子体与具有第二表面粗糙度的中心部分的碰撞次数。
附图说明
从以下结合附图的描述中，本公开的某些实施例的上述和其他方面、特征和优点将变得更加明显，其中：
图1至7是示出根据实施例的衬底处理方法的视图；
图8是示出图1至7中所示的衬底处理方法的流程图；
图9和10是示出根据实施例的衬底处理方法的视图；
图11是示出图9和10中所示的衬底处理方法的流程图；
图12是示出使用原子层沉积过程的间隙填充过程的视图；
图13是示出根据实施例的间隙填充过程的视图；
图14是示出平面中的规则反射和角落中的不规则反射的效果的示意图；
图15是示出当在形成Si层之后执行氢等离子体蚀刻时在间隙的入口区域处的蚀刻程度的视图；以及
图16是示出图13的过程的视图。
具体实施方式
现在将详细参考实施例，其示例在附图中示出，其中相同的附图标记始终表示相同的元件。在这点上，本实施例可以具有不同的形式，并且不应被解释为限于这里阐述的描述。因此，下面仅通过参考附图来描述实施例，以解释本说明书的各个方面。如本文所用，术语“和/或”包括一个或多个相关列出项目的任何和所有组合。诸如“至少一个”的表述当在元素列表之前时修饰整个元素列表，而不修饰列表的单个元素。
在下文中，将参照附图详细描述本公开的实施例。
在这点上，本实施例可以具有不同的形式，并且不应被解释为限于这里阐述的描述。相反，提供这些实施例是为了使本公开彻底和完整，并将本公开的范围完全传达给本领域普通技术人员。
这里使用的术语用于描述特定的实施例，并不意图限制本公开。如本文所用，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文清楚地另外指出。还应当理解，这里使用的术语“包括”、“包含”及其变体指定存在所陈述的特征、整数、步骤、过程、构件、部件和/或其组合，但不排除存在或添加一个或多个其他特征、整数、步骤、过程、构件、部件和/或其组合。如本文所用，术语“和/或”包括一个或多个相关列出项目的任何和所有组合。
应当理解，尽管术语第一、第二等可以在这里用来描述各种构件、部件、区域、层和/或部分，但这些构件、部件、区域、层和/或部分不应受这些术语的限制。这些术语不表示任何顺序、数量或重要性，而是仅用于将各个部件、区域、层和/或部分区分开来。因此，在不脱离实施例的教导的情况下，下面讨论的第一构件、部件、区域、层或部分可被称为第二构件、部件、区域、层或部分。
下文将参照附图描述本公开的实施例，在附图中示意性地示出了本公开的实施例。在附图中，由于例如制造技术和/或公差，可以预期与所示形状的变化。因此，本公开的实施例不应被解释为限于本文所示的区域的特定形状，而是可以包括例如由制造过程导致的形状偏差。
图1至7是示出根据实施例的衬底处理方法的视图。图8是示出图1和7中所示的衬底处理方法的流程图。
参照图1，首先，提供具有第一突起P1和第二突起P2的图案结构。第一突起P1和第二突起P2的每个上表面可以具有平坦部分F和围绕平坦部分F的边缘部分E。此外，第一突起P1和第二突起P2的边缘部分E可以具有一定的曲率。
图案结构是非平坦结构，并且可以包括上表面、下表面和将上表面连接到下表面的侧表面。图案结构可以用于形成有源区或者可以用于形成栅极图案。例如，当图案结构用于实现闪存时，第一突起P1和第二突起P2中的每个可以包括栅电极和隧穿绝缘层。在另一示例中，当图案结构用于实现金属触点时，第一突起P1和第二突起P2中的每个可以是层间绝缘层。
图案结构可以形成在衬底上，并且衬底可以是例如半导体衬底或显示衬底。衬底可以包括例如硅、绝缘体上硅、蓝宝石上硅、锗、硅锗和砷化镓中的任何一种。
参照图2和8，执行在图案结构上形成第一源层110的操作S810。为了形成第一源层110，可以执行供应第一源气体和吹扫第一源气体。可以重复执行第一源气体的供应和第一源气体的吹扫。
因为第一源层110形成在图案结构上，所以凹陷200可以由第一源层110限定。更详细地，通过在第一突起P1的侧表面、第一突起P1和第二突起P2之间的图案结构的下表面以及第二突起P2的侧表面上形成第一源层110，可以形成由第一源层110围绕的凹陷200。凹陷200可以具有开口，该开口具有第一宽度D1。凹陷的宽度可被定义为例如在离图案结构的底表面一定高度处测量的开口的侧表面之间的距离。
在一些实施例中，第一源层110可以具有中心部分113和围绕中心部分113的外围部分115。外围部分115可以位于形成在第一和第二突起P1和P2的上表面上的第一源层110的上部和形成在第一和第二突起P1和P2的侧表面上的第一源层110的侧部之间。虽然第一源层110形成在图案结构上，但第一源层110可以形成为具有第一曲率的外围部分115。也就是说，通过形成第一源层110，第一源层110的上边缘部分可以具有第一曲率。
在一些实施例中，第一源层110的外围部分115可以具有第一表面粗糙度，并且第一源层110的中心部分113可以具有小于第一表面粗糙度的第二表面粗糙度。换句话说，第一和第二突起P1和P2的边缘部分E上的第一源层110的表面粗糙度可以大于第一和第二突起P1和P2的平坦部分F上的第一源层110的表面粗糙度。这种表面粗糙度的差异可能是由其上形成有薄膜的突起的结构不连续性造成的。由于第一源层110的表面粗糙度的差异，第一源层110可以在随后的氢等离子体施加操作期间被选择性地去除。
第一源层110的形成可以使用等离子体来执行。更详细地，可以通过在第一等离子体气氛下供应第一源气体和第一惰性气体等离子体来形成第一源层110。为此，可以将第一惰性气体供应到反应空间中，并且可以形成第一等离子体气氛。在另一示例中，第一惰性气体的自由基可以从外部产生，并且第一惰性气体的自由基可被供应到反应空间。在通过第一惰性气体等离子体形成第一源层110期间，第一源气体可被物理地分解。
例如，硅前体可以用作第一源气体。在这种情况下，硅前体可被第一惰性气体的自由基物理地分解。因此，第一源层110可以包括构成硅前体的元素。作为具体示例，当氨基硅烷基硅前体(例如二甲基二乙烯基硅烷(DMDVS))用作第一源气体时，第一源层110可以包括硅、氢和碳。
在一些实施例中，氦可以用作第一惰性气体，硅前体可以用作第一源气体。在这种情况下，氦自由基可以由在形成第一源层110期间产生的第一等离子体气氛产生，并且氦自由基可以物理地分解硅前体。氦自由基比其他惰性气体自由基(例如氩自由基)具有更小的溅射效应，因此可适用于薄膜沉积以抑制薄膜损伤。
在一些实施例中，通过供应硅前体和氦自由基，硅前体可以分解成硅元素、构成硅前体分子的配体、元素碎片及其混合物。这些分解的材料可以沉积在图案结构上以形成第一源层110。
根据本发明构思的实施例，重复包括供应源气体以形成源层和吹扫源气体的循环，并且在供应源气体的同时施加等离子体。该特征结合下面描述的氢等离子体施加操作可以有助于通过去除源层边缘的一部分而扩大由源层形成的凹陷的入口，同时允许源层具有相对高比例的硅元素。此外，应当注意，本公开中的等离子体包括活性物质，例如自由基和离子。
参照图3和8，在形成第一源层110之后，执行通过在第一源层110上施加等离子体来去除第一源层110的至少一部分的操作S820。此后，残余的自由基、离子和去除的残留物可被吹扫。可以重复执行去除第一源层110的至少一部分以及吹扫残余的自由基、离子和去除的残留物。
等离子体可以是削弱第一源层110的结合结构的等离子体。例如，当第一源层110是硅源层时，等离子体可以用于通过离子轰击效应削弱Si层的结合结构。在另一实施例中，作为等离子体，可以采用不改变第一源层110的物理性质的等离子体。在一些实施例中，氢等离子体可以用作等离子体。在下文中，氢等离子体将作为示例来描述。
为了部分地去除第一源层110，可以将氢气供应到反应空间中，并且可以形成第二等离子体气氛。在另一示例中，氢自由基从外部产生，并且氢自由基可被供应到反应空间。第一源层110可被氢等离子体部分地去除。
通过供应氢自由基，可以去除第一源层110的一些成分。例如，当使用硅前体形成第一源层110时，包括在硅源中的除硅之外的成分(例如碳和/或氢)可被氢等离子体挥发。随着第一源层110的一些成分如上所述被挥发，被第一源层110围绕的凹陷200的入口可被扩大。也就是说，因为凹陷200的入口被扩大，所以入口的第一宽度D1可以增加到比第一宽度D1大的第二宽度D2。
发明人构思了以下技术思想：使用能够削弱源层的结合结构的等离子体，比如氢等离子体，作为扩大凹陷开口以防止空隙形成的方法。通过使用这种等离子体来削弱源层的结合结构，可以实现这样的技术效果，即突起的边缘部分上的源层比突起的平坦部分上的源层被去除更多。
这种技术效果可以基于各种原因来实现。例如，在去除第一源层110的至少一部分的操作S820期间，第一和第二突起P1和P2的边缘部分E处的等离子体强度可以大于第一和第二突起P1和P2的平坦部分F处的等离子体强度。因为电场更可能集中在边缘部分E上而不是平坦部分F上，所以可能出现等离子体强度的差异。由于等离子体强度的差异，边缘部分E上的第一源层110的去除程度可以大于平坦部分F上的第一源层110的去除程度。
作为另一个原因，由于等离子体自由基和/或离子的碰撞次数不同，每个位置的蚀刻速率可能会不同。更详细地，当供应等离子体时，等离子体自由基和/或离子与边缘部分E上的第一源层110的碰撞次数可以大于等离子体自由基和/或离子与平坦部分F上的第一源层110的碰撞次数。这是因为平坦部分F上的第一源层110的表面在一个方向上(即水平地)延伸，而边缘部分E上的第一源层110的表面(即第一源层110的外围部分115)在两个方向上(即水平地和竖直地)延伸。
作为另一个原因，可以考虑第一源层110的每个位置的表面粗糙度的差异。如上所述，边缘部分E上的第一源层110的第一表面粗糙度可以大于平坦部分F上的第一源层110的第二表面粗糙度。因此，等离子体自由基和/或离子与具有相对较大的第一表面粗糙度的第一源层110的外围部分115的碰撞次数可以大于等离子体自由基和/或离子与具有相对较小的第二表面粗糙度的第一源层110的中心部分113的碰撞次数(参见图14)。由于等离子体自由基和/或离子碰撞次数的差异，每个位置的去除程度可能不同。
因为第一源层110的外围部分115的去除程度大于第一源层110的中心部分113的去除程度，所以第一源层110的外围部分115的第一曲率可以增加。也就是说，通过去除上述第一源层110的至少一部分，第一源层110的外围部分115可以具有大于第一曲率的第二曲率。
参照图4和8，通过在第一源层110上供应第一反应物气体来形成第一间隙填充层120。作为具体示例，在第一源层的至少一部分已被去除的状态下(参见图3)，第一间隙填充层120可以通过改变第一源层的化学性质来形成。为了形成第一间隙填充层120，可以进行供应第一反应物气体和吹扫第一反应物气体。第一反应物气体的供应和第一反应物气体的吹扫可以重复进行。
第一间隙填充层120的形成可以使用等离子体来执行。更详细地，第一间隙填充层120可以通过在第三等离子体气氛下供应第一反应气体来形成。例如，当第一源层110是硅源层并且第一反应物气体是氮时，可以通过使硅源层与氮等离子体反应来形成氮化硅。
通过如上所述形成第一间隙填充层120，可以部分地填充间隙，该间隙是第一突起P1和第二突起P2之间的空间。因为当前仅形成一个间隙填充层并且间隙填充未完成，所以在确定间隙填充是否完成的操作S840之后，继续形成附加层。
参照图5和8，执行在第一间隙填充层120上形成第二源层210的操作S850。为了形成第二源层210，可以执行供应第二源气体和吹扫第二源气体。可以重复执行第二源气体的供应和第二源气体的吹扫。
第二源层210的形成可以使用等离子体来执行。更详细地，可以通过在第四等离子体气氛下供应第二源气体和第二惰性气体等离子体来形成第二源层210。在一些实施例中，第二惰性气体等离子体可以不同于在形成第一源层110期间使用的第一惰性气体等离子体。
在一些实施例中，第一惰性气体等离子体可以是氦自由基，第二惰性气体等离子体可以是氩自由基。如上所述，氦自由基适用于抑制薄膜损伤的薄膜沉积，而氩自由基可能相反。通过在形成第二源层210的同时供应具有相对强的溅射效应的氩等离子体，可以实现凹陷200(图5中未示出)的额外的入口膨胀效应。
此后，参照图6和8，执行通过将第二反应物气体供应到第二源层210上来形成第二间隙填充层220的操作S830'。形成第二间隙填充层220的操作S830'可以在与形成第一间隙填充层120的操作S830相同的过程条件下执行。为了形成第二间隙填充层220，可以进行供应第二反应物气体和吹扫第二反应物气体。
此后，执行确定间隙填充是否完成的操作S840，当间隙填充没有完成时，重复操作S850和S830。图7示出了通过重复这些操作形成第三间隙填充层320的状态。
这样，根据实施例，在执行间隙填充过程时，通过改变沉积薄膜的间隙的上表面的中心部分和边缘部分的蚀刻程度，可以选择性地去除边缘部分。通过这种选择性去除，间隙的上部区域的宽度可以保持比间隙的下部区域的宽度更宽，使得自下而上的填充成为可能，并且可以更容易地实现没有空隙或接缝的间隙填充过程。
图9和10是示出根据实施例的衬底处理方法的视图。图11是示出图9和10中所示的衬底处理方法的流程图。根据实施例的衬底处理方法可以是根据上述实施例的衬底处理方法的变型。
参照图11，执行包括形成第一源层的第一循环(操作S810)、包括去除第一源层的一部分的第二循环(操作S820)、包括形成第一间隙填充层的第三循环(操作S830)和包括形成第二源层的第四循环(操作S850)。因为操作与上述图8中的操作S810、S820、S830、S840和S850相同，所以这里将不给出操作的重复描述。
参照图9和11，在执行第四循环(操作S850)之后，执行第二循环(操作S820)。也就是说，在形成第二源层210之后，通过在第二源层210上供应氢等离子体来去除第二源层210的至少一部分。
随着第二源层210的至少一部分被去除，第二源层210的外围部分115'的曲率变得大于第一源层110(和第一间隙填充层120)的外围部分115的曲率。这与图1至8的实施例形成对比，其中第二源层210的外围部分115'的曲率与第一源层110(和第一间隙填充层120)的外围部分115的曲率相同。
参照图10和11，在第二循环(操作S820)之后，执行第三循环(操作S830')以形成第二间隙填充层220。因为第二间隙填充层220是基于具有曲率增加的外围部分115'的第二源层210形成的，所以由第二间隙填充层220形成的凹陷的入口可被扩大。因此，在随后形成第三间隙填充层320期间，可以进一步抑制空隙的产生。也就是说，根据参照图9至11的实施例，当形成第二间隙填充层至第N间隙填充层时，通过在形成第二源层或第N源层之后施加氢等离子体以选择性地去除图案结构的边缘处的第二源层或第N源层的一部分，存在执行间隙填充过程同时保持凹陷上部的宽度比凹陷下部的宽度宽的技术效果。
这样，根据实施例，在形成第二源层210和形成第二间隙填充层220之间，可以另外执行通过在第二源层210上供应氢等离子体来去除第二源层210的至少一部分，并且通过这样，可以更容易地实现没有空隙的间隙填充过程。
尽管已经在形成源层然后将反应物气体供应到源层以形成间隙填充层的前提下描述了上述实施例，但本公开不限于此。例如，在本公开中，可以使用源层来执行间隙填充过程。也就是说，可以通过重复形成源层的第一循环和去除一部分源层的第二循环而不供应反应物气体来执行间隙填充过程。在这种情况下，源层将仅由被供应以形成源层的源气体的构成元素构成。
图12是示出使用原子层沉积过程的传统间隙填充过程的视图。
在图12中，当在图案结构1的凹陷区域(间隙)中执行原子层沉积时，间隙被填充。根据原子层沉积方法，交替供应多种不同的反应物气体以填充间隙，并重复该过程(步骤1)。然而，当反应物气体的供应和吹扫时间由于诸如生产率提高的原因而缩短时，与间隙的上部区域3相比，到达间隙的下部区域4并从间隙的下部区域4排出反应物气体的过程并不顺利。结果，如步骤2所示，在间隙的上部区域3和间隙的入口形成相对大量的沉积，而在间隙的下部区域4形成相对较少的沉积。当过程(步骤1和步骤2)进一步重复时，如步骤3所示，间隙的上部区域首先闭合，空隙5或接缝6保留在间隙的下部区域。
图13示出了根据实施例的间隙填充过程。
图13示出了通过等离子体原子层沉积方法在包括凹陷区域的图案结构上沉积SiO2层时填充间隙。每个步骤的过程如下。
第一步骤(步骤1)：在图案结构上形成Si层。通过在包括凹陷区域的图案结构上供应Si前体和惰性气体等离子体，在图案结构上均匀地形成Si层。He用作惰性气体。He具有比Ar更小的溅射效应，使得与Ar等离子体相比，更能抑制薄膜均匀性的降低和对薄膜的损伤。He惰性气体自由基不与Si前体反应，但通过离子轰击效应物理地分解Si前体。因此，Si层可以由Si元素、构成Si前体分子的配体、元素碎片或它们的混合物构成。例如，在氨基硅烷基Si前体的情况下，图案结构上的膜可以是Si、H、C或它们的混合物。该步骤重复至少一次。
第二步骤(步骤2)：氢(H2)等离子体蚀刻。在该步骤中，供应氢等离子体。通过产生氢等离子体，图案结构上的Si层在垂直于氢自由基方向的方向上的结合结构被离子轰击效应削弱。特别地，在该步骤中，施加到图案结构的上部平坦部分的角落部分的等离子体强度大于施加到图案结构的平坦部分的等离子体强度，这进一步削弱了沉积在图案结构的边缘上的Si层的结合结构。因此，图案结构的边缘部分的蚀刻速率高于图案结构的上部平坦部分的蚀刻速率。从图13可以看出，该过程具有在第二步骤中加宽间隙结构的入口的技术效果。换句话说，通过在垂直于氢自由基方向的方向上增加平坦部分的边缘处的自由基强度，边缘部分的蚀刻速率可以进一步增加，并且选择性蚀刻是可能的。通常，因为边缘部分是面向不同方向的表面相交的区域，并且薄膜的不连续性大于平坦部分中，所以薄膜的结合程度小于平坦部分中，并且边缘部分更容易受到自由基的离子轰击，导致高蚀刻速率。此外，由于薄膜的低连续性，表面粗糙度更大，自由基的漫反射增加，这通过对薄膜的相邻部分施加额外的二次和三次冲击而进一步削弱了薄膜结构(图14(b))。
图14是示出平面中的规则反射(图14(a))和角落中的不规则反射(图14(b))的效果的示意图。在图13的第二步骤中，氢自由基也与薄膜中的成分反应，例如氢或碳或其混合物，从而以气态挥发。因此，氢自由基也增加了薄膜中硅元素的相对比例。该步骤重复至少一次，以扩大间隙结构的入口。此外，随着间隙结构的入口扩大，将Si前体供应到间隙结构的底表面变得更容易。
第三步骤(步骤3)：形成SiO2层。在该步骤中，通过供应氧自由基，通过与衬底上的Si层化学结合来形成SiO2层。因为间隙结构的入口部分已经在第二步骤中被扩大，氧自由基变得更容易到达间隙的底部，并且自下而上填充从间隙的下部区域进行到间隙的上部区域。该步骤重复至少一次。
第四步骤(步骤4)：形成Si层。在该步骤中，在第三步骤中形成的SiO2层上形成Si层。以与第一步骤相同的方式，在供应惰性气体等离子体的同时形成含Si的膜。此后，在供应氧等离子体的同时形成SiO2层。也就是说，第三和第四步骤重复多次。然而，当间隙上部的宽度变得比间隙下部的宽度窄时，可以选择性地增加第二步骤，并且可以继续自下而上填充，同时保持间隙上部的宽度比间隙下部的宽度宽。
第五步骤(步骤5)：填补间隙。在该步骤中，通过重复第一至第四步骤来执行间隙的自下而上填充，以填充间隙而没有空隙、裂缝和接缝。
根据本公开，存在的技术效果是，在执行间隙填充过程中，通过改变薄膜沉积在其上的图案结构的上表面的中心部分和边缘部分的蚀刻速率，有利于边缘部分的选择性蚀刻，并且自下而上填充是可能的，并且通过保持间隙上部区域的宽度比下部区域的宽度宽，没有空隙或接缝的间隙填充过程变得更容易。
作为示例，图13示出了用SiO2层填充间隙，但用SiN层填充间隙的方法也是适用的。也就是说，在图13的第三步骤中，通过供应氮等离子体代替氧等离子体，SiN间隙填充过程也是可能的。可替代地，通过同时或顺序供应氧等离子体和氮等离子体，SiON间隙填充过程也是可能的。可替代地，通过重复第一和第二步骤而不执行第三和第四步骤，Si或SiC间隙填充过程也是可能的。
图15示出了当在形成Si层(第一步骤)之后执行氢等离子体蚀刻(第二步骤)时在间隙的入口区域处的蚀刻程度。
从图15中可以看出，通过根据本公开的氢等离子体蚀刻，其中形成含Si膜的图案结构的上部区域中的边缘部分被蚀刻，并且间隙入口的宽度变宽。
表1示出了在执行根据本公开的SiO、SiN或SiC间隙填充过程之后的膜的特性。例如，在图13的第三步骤中通过供应氧等离子体来执行SiO2间隙填充，并且在图13的第三步骤中通过供应氮等离子体来执行SiN间隙填充。通过重复Si前体供应操作(第一步骤)和H2等离子体蚀刻操作(第二步骤)来执行SiC间隙填充，而不供应氧或氮等离子体。通过将沉积膜的折射率(RI)与参考值(标准RI)进行比较来测量膜的特性。
[表1]
@633nm 参考RI 实验结果RI
SiC 2.5 2.1
SiN 1.9 1.7
SiO 1.5 1.4
在上面的表1中，当具有约633nm波长的光照射到每个膜时，可以看出每个膜的折射率接近参考值，并且已经执行了具有目标膜质量的间隙填充过程。
图16示出了根据本公开的图13的过程。
在图16中，第一步骤(步骤1)、第二步骤(步骤2)和第三步骤(步骤3)分别对应于图13的第一步骤(步骤1)、第二步骤(步骤2)和第三步骤(步骤3)。也就是说，在第一步骤中，含Si膜均匀地形成在包括凹陷的图案结构上。在第一步骤的步骤t3中，当惰性气体被RF功率激活时，Si前体被分解，Si元素和前体构成元素碎片在衬底表面上形成物理结合，以形成由多种元素的混合物构成的膜，并且该膜通过自由基离子的离子轰击效应被物理地致密化。在第二步骤中，氢蚀刻气体被RF功率激活，并且图案结构的上表面的边缘被蚀刻(参见图4)。在第三步骤中，含Si膜被转化成SiO2或SiN层，同时供应氧或氮反应物气体。根据子循环，每个步骤重复至少一次(X、Y和Z循环),并且根据超循环再重复至少一次(M循环)。惰性气体在供应Si前体时用作载气，并且在吹扫步骤中用作吹扫气体以去除气体供应管线和反应器中的残余气体。
[表2]
Figure BDA0003544906670000131
Figure BDA0003544906670000141
上面的表2示出了根据图6的使用SiO2层或SiN层的间隙填充过程的过程条件。在SiO2过程的情况下，供应含氧气体作为反应物气体，而在SiN过程的情况下，供应含氮气体作为反应物气体。在表2中，供应氧气(O2)或氮气(N2)。
应该理解，这里描述的实施例应被认为仅仅是描述性的，而不是限制性的。每个实施例中的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。虽然已经参照附图描述了一个或多个实施例，但本领域普通技术人员将会理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种衬底处理方法，包括：
提供具有第一突起和第二突起的图案结构；
在图案结构上供应第一源气体和第一惰性气体等离子体以在图案结构上形成第一源层；以及
在第一源层上供应氢等离子体以去除第一源层的至少一部分，
其中，第一突起和第二突起的每个上表面具有平坦部分和围绕该平坦部分的边缘部分，并且
在供应氢等离子体期间，边缘部分上的第一源层比平坦部分上的第一源层被去除更多。
2.根据权利要求1所述的衬底处理方法，其中，所述第一源气体包括硅前体。
3.根据权利要求2所述的衬底处理方法，其中，
所述硅前体包括氨基硅烷基硅前体，并且
所述第一源层包括硅、氢和碳。
4.根据权利要求3所述的衬底处理方法，其中，二甲基二乙烯基硅烷(DMDVS)被用作所述硅前体。
5.根据权利要求2所述的衬底处理方法，其中，
所述第一惰性气体等离子体包括氦自由基，并且
所述氦自由基物理地分解所述硅前体。
6.根据权利要求5所述的衬底处理方法，其中，在形成所述第一源层期间，所述硅前体被所述氦自由基分解成硅元素、构成硅前体分子的配体、元素碎片及其混合物。
7.根据权利要求1所述的衬底处理方法，其中，在去除所述第一源层的至少一部分期间，所述边缘部分处的等离子体强度大于所述平坦部分处的等离子体强度。
8.根据权利要求1所述的衬底处理方法，其中，在去除所述第一源层的至少一部分期间，氢等离子体与所述边缘部分上的第一源层的碰撞次数大于氢等离子体与所述平坦部分上的第一源层的碰撞次数。
9.根据权利要求1所述的衬底处理方法，其中，所述边缘部分上的第一源层的表面粗糙度大于所述平坦部分上的第一源层的表面粗糙度。
10.根据权利要求1所述的衬底处理方法，其中，
通过形成所述第一源层来形成由第一源层围绕的凹陷，并且
通过去除第一源层的至少一部分来扩大所述凹陷的入口。
11.根据权利要求1所述的衬底处理方法，其中，
通过形成所述第一源层，第一源层的外围部分具有第一曲率，并且
通过去除第一源层的至少一部分，第一源层的外围部分具有大于第一曲率的第二曲率。
12.根据权利要求1所述的衬底处理方法，还包括通过在所述第一源层上供应第一反应物气体来形成第一间隙填充层。
13.根据权利要求12所述的衬底处理方法，还包括通过在所述第一间隙填充层上供应第二源气体和第二惰性气体等离子体来形成第二源层。
14.根据权利要求13所述的衬底处理方法，其中，所述第二惰性气体等离子体不同于所述第一惰性气体等离子体。
15.根据权利要求14所述的衬底处理方法，其中，所述第一惰性气体等离子体包括氦自由基，并且所述第二惰性气体等离子体包括氩自由基。
16.根据权利要求13所述的衬底处理方法，还包括通过在所述第二源层上供应第二反应物气体来形成第二间隙填充层。
17.根据权利要求16所述的衬底处理方法，还包括通过在形成所述第二源层和形成所述第二间隙填充层之间在第二源层上供应氢等离子体来去除第二源层的至少一部分。
18.一种衬底处理方法，包括：
供应第一源气体以形成第一源层；
吹扫第一源气体；
在第一源层上供应氢等离子体以去除第一源层的至少一部分，
吹扫残余的氢自由基或离子；
在去除第一源层的至少一部分之后，通过在第一源层上供应第一反应物气体来形成第一间隙填充层；
吹扫第一反应物气体；
通过在第一间隙填充层上供应第二源气体来形成第二源层；
吹扫第二源气体；
通过在第二源层上供应第二反应物气体来形成第二间隙填充层。
19.一种衬底处理方法，包括：
在图案结构上供应硅前体，以形成具有第一开口的硅源层；以及
在硅源层上供应等离子体以挥发硅源层中包含的除硅以外的成分，从而扩大硅源层的第一开口。
20.根据权利要求19所述的衬底处理方法，其中，
所述硅源层具有中心部分和围绕该中心部分的外围部分，
其中，所述硅源层的外围部分的第一表面粗糙度大于所述硅源层的中心部分的第二表面粗糙度，并且
在供应等离子体期间，等离子体与具有第一表面粗糙度的外围部分的碰撞次数大于等离子体与具有第二表面粗糙度的中心部分的碰撞次数。
CN202210245157.5A 2021-03-17 2022-03-14 衬底处理方法 Pending CN115116930A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163162438P 2021-03-17 2021-03-17
US63/162,438 2021-03-17

Publications (1)

Publication Number Publication Date
CN115116930A true CN115116930A (zh) 2022-09-27

Family

ID=83284141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210245157.5A Pending CN115116930A (zh) 2021-03-17 2022-03-14 衬底处理方法

Country Status (4)

Country Link
US (1) US20220301823A1 (zh)
KR (1) KR20220130026A (zh)
CN (1) CN115116930A (zh)
TW (1) TW202240661A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230386829A1 (en) * 2022-05-27 2023-11-30 Applied Materials, Inc. Low temperature silicon oxide gap fill

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723421B2 (en) * 2001-10-05 2004-04-20 Energy Conversion Devices, Inc. Semiconductor with coordinatively irregular structures
US7524750B2 (en) * 2006-04-17 2009-04-28 Applied Materials, Inc. Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD
US8728955B2 (en) * 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
US10435790B2 (en) * 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10580645B2 (en) * 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors

Also Published As

Publication number Publication date
US20220301823A1 (en) 2022-09-22
TW202240661A (zh) 2022-10-16
KR20220130026A (ko) 2022-09-26

Similar Documents

Publication Publication Date Title
US20230250531A1 (en) Method of forming structures using a neutral beam, structures formed using the method and reactor system for performing the method
TWI787492B (zh) 使用矽氫鹵化物前驅物沉積SiN的方法
US20210035854A1 (en) Method of forming a structure using fluorine removal
US20210090878A1 (en) Substrate processing method
US7598177B2 (en) Methods of filling trenches using high-density plasma deposition (HDP)
US7259079B2 (en) Methods for filling high aspect ratio trenches in semiconductor layers
US5872064A (en) DSAD process for deposition of inter layer dielectric
TWI737612B (zh) 用於均勻且共形之混成氧化鈦薄膜的沉積方法
KR20100039654A (ko) 반도체 소자의 갭필 방법
CN115116930A (zh) 衬底处理方法
US20050136686A1 (en) Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device
US11972943B2 (en) Methods and apparatus for depositing dielectric material
US20230096453A1 (en) Substrate processing method
US12060641B2 (en) Film forming method and film forming apparatus
KR20200128184A (ko) 플루오로카본 차단 층들을 사용하는 토포그래픽-선택적이고 영역-선택적인 ald
KR101576639B1 (ko) 절연막 증착 방법
US20230110980A1 (en) Substrate processing method
US20230323534A1 (en) Substrate processing method
US11658035B2 (en) Substrate processing method
KR20070018225A (ko) 반도체 소자의 제조방법
KR100403638B1 (ko) 반도체 장치의 제조방법
JPH06252065A (ja) 絶縁膜製造方法
KR20230001517A (ko) 기판 처리 방법
KR20220091624A (ko) 반도체 소자 제조 방법
KR20240086485A (ko) 고 종횡 비 반도체 구조물의 갭을 채우기 위한 다중 펄스를 이용한 원자층 증착 장치 및 이를 이용한 원자층 증착방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination