KR20200128184A - 플루오로카본 차단 층들을 사용하는 토포그래픽-선택적이고 영역-선택적인 ald - Google Patents

플루오로카본 차단 층들을 사용하는 토포그래픽-선택적이고 영역-선택적인 ald Download PDF

Info

Publication number
KR20200128184A
KR20200128184A KR1020207031377A KR20207031377A KR20200128184A KR 20200128184 A KR20200128184 A KR 20200128184A KR 1020207031377 A KR1020207031377 A KR 1020207031377A KR 20207031377 A KR20207031377 A KR 20207031377A KR 20200128184 A KR20200128184 A KR 20200128184A
Authority
KR
South Korea
Prior art keywords
layer
film
substrate
fluorocarbon
silicon nitride
Prior art date
Application number
KR1020207031377A
Other languages
English (en)
Inventor
케이티 린 나르디
네리사 드레거
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20200128184A publication Critical patent/KR20200128184A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

막을 선택적으로 증착하는 방법은 a) 프로세싱 챔버에 기판을 배치하는 단계를 포함한다. 기판은 노출되고 실리콘 옥사이드 (SiOz) 를 포함하는 제 1 재료 및 노출되고 실리콘 (Si) 및 실리콘 나이트라이드 (SixNy) 로 구성된 그룹으로부터 선택되는 제 2 재료를 포함하고, 여기서 z, x 및 y는 원소들의 화학적 비율들을 정의하는 수들이다. 방법은 b) 플루오로카본 종 및 수소 종을 포함하는 제 1 가스 혼합물을 공급하는 단계; c) 기판 상에 플루오로카본 층을 증착하기 위해 제 1 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 (striking) 단계; d) 프로세싱 챔버로부터 제 1 가스 혼합물을 제거하는 단계; e) 불활성 가스 혼합물을 공급하고 활성화 단계를 수행하기 위해 제 2 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 단계; 및 f) 프로세싱 챔버로부터 불활성 가스 혼합물을 제거하는 단계를 포함한다.

Description

플루오로카본 차단 층들을 사용하는 토포그래픽-선택적이고 영역-선택적인 ALD
관련 출원들에 대한 교차 참조
본 출원은 2018년 3월 30일 출원된 미국 특허 가출원 번호 제 62/650,351 호의 이익을 주장한다. 상기 참조된 출원의 전체 개시는 참조로서 본 명세서에 인용된다.
본 개시는 기판 프로세싱 시스템들, 보다 구체적으로 플루오로카본 차단 층들을 사용하여 유전체 또는 금속 막을 선택적으로 증착하기 위한 기판 프로세싱 시스템들에 관한 것이다.
본 명세서에 제공된 배경기술 기술 (description) 은 본 개시의 맥락을 일반적으로 제시할 목적이다. 이 배경기술 섹션에 기술된 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
기판 프로세싱 시스템들은 반도체 웨이퍼와 같은 기판 상의 막을 증착, 에칭, 애시, 세정 또는 달리 처리하도록 사용되었다. 예를 들어, 원자 층 증착 (ALD) 이 기판 상에 모노레이어들을 증착하도록 사용될 수도 있다. ALD 동안, 기판이 프로세싱 챔버에 배치되고 미리 결정된 기간 동안 전구체 가스에 노출된다. 프로세싱 챔버는 퍼지된다. 이어서, 기판은 미리 결정된 기간 동안 반응물질 가스에 노출되고 프로세싱 챔버는 퍼지된다. ALD 프로세스는 부가적인 모노레이어들을 증착하기 위해 1 회 이상 반복될 수도 있다.
일부 프로세스들에서, 유전체 또는 금속 막이 기판 상의 노출된 실리콘 (Si) 또는 실리콘 나이트라이드 (본 명세서에서 Si3N4 또는 SiN로 식별됨) 막 상에 막을 증착하지 않고 기판 상의 실리콘 다이옥사이드 (SiO2 또는 SiOx) 막 상에 선택적으로 증착되어야 한다. 현재 프로세스들은 일 타입의 노출된 표면 상에만 선택적인 막을 생성하도록 포토리소그래피 및 패터닝을 필요로 하고, 이는 톱-다운 (top-down) 에칭 접근 방식이다. 그러나, 복잡도 및 패터닝 단계들의 비용을 최소화하고 EPE (edge-placement error) 를 감소시키기 위해 탑-다운 에칭 접근 방식 대신 보텀-업 (bottom-up) 증착 접근 방식을 갖는 것이 바람직하다.
막을 선택적으로 증착하는 방법은 a) 기판을 프로세싱 챔버에 배치하는 단계를 포함한다. 기판은 노출되고 실리콘 옥사이드 (SiOz) 를 포함하는 제 1 재료 및 노출되고 실리콘 (Si) 및 실리콘 나이트라이드 (SixNy) 로 구성된 그룹으로부터 선택되는 제 2 재료를 포함하고, 여기서 z, x 및 y는 원소들의 화학적 비율들을 정의하는 수들이다. 방법은 b) 플루오로카본 종 및 수소 종을 포함하는 제 1 가스 혼합물을 공급하는 단계; c) 기판 상에 플루오로카본 층을 증착하기 위해 제 1 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 (striking) 단계; d) 프로세싱 챔버로부터 제 1 가스 혼합물을 제거하는 단계; e) 활성화 단계를 수행하도록 제 2 가스 혼합물을 공급하고 제 2 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 단계; 및 f) 프로세싱 챔버로부터 제 2 가스 혼합물을 제거하는 단계를 포함한다.
다른 특징들에서, 활성화 단계는 제 2 재료 상보다 제 1 재료 상의 플루오로카본 층을 우선적으로 제거한다. 방법은 g) 단계 b) 내지 단계 f) 를 N 회 반복하는 단계로서, 여기서 N은 정수인, 반복하는 단계; 및 h) 제 1 재료 상에 막을 증착하고 플루오로카본 층을 사용하여 제 2 재료 상에 막의 증착을 실질적으로 차단하는 단계를 포함한다.
다른 특징들에서, 활성화 단계는 기판의 평면형 표면들 상보다 기판의 측벽들 상의 플루오로카본 층을 우선적으로 제거한다. 방법은 g) 단계 b) 내지 단계 f) 를 N 회 반복하는 단계로서, 여기서 N은 정수인, 반복하는 단계; 및 h) 측벽들 상에 막을 증착하고 플루오로카본 층을 사용하여 평면형 표면들 상에 막의 증착을 실질적으로 차단하는 단계를 포함한다.
다른 특징들에서, 활성화 단계는 기판의 측벽들 상보다 기판의 평면형 표면들 상의 플루오로카본 층을 우선적으로 제거한다. 방법은 g) 단계 b) 내지 단계 f) 를 N 회 반복하는 단계로서, 여기서 N은 정수인, 반복하는 단계; 및 h) 평면형 표면들 상에 막을 증착하고 플루오로카본 층을 사용하여 측벽들 상에 막의 증착을 실질적으로 차단하는 단계를 포함한다.
다른 특징들에서, 방법은 g) 단계 b) 내지 단계 f) 를 N 회 반복하는 단계로서, 여기서 N은 정수인, 반복하는 단계; 및 h) 기판의 제 1 재료 및 제 2 재료의 노출된 부분들 상에 막을 선택적으로 증착하고 플루오로카본 층을 사용하여 기판 상에 막의 증착을 실질적으로 차단하는 단계를 포함한다.
다른 특징들에서, 제 1 가스 혼합물은 플루오로카본 가스 (CaFb), 하이드로카본 가스 (HcCd), 하이드로플루오로카본 가스 (CeFfHg), 분자 수소 가스 (H2), 및 이들의 조합들로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 포함하고, 여기서 a, b, c, d, e, f, 및 g는 원소들의 화학적 비율들을 정의하는 수들이다. 제 1 가스 혼합물은 헬륨 (He), 질소 (N2), 제논 (Xe), 크립톤 (Kr), 및 아르곤 (Ar) 으로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 더 포함한다. 제 2 가스 혼합물은 헬륨 (He), 질소 (N2), 제논 (Xe), 크립톤 (Kr), 및 아르곤 (Ar) 으로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 포함한다.
다른 특징들에서, 단계 h) 는 원자 층 증착 (ALD) 을 수행하는 단계를 포함한다. 방법은 단계 g) 후 그리고 단계 h) 전에 g1) 산소 종을 포함하는 제 3 가스 혼합물을 공급하는 단계; 및 g2) 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 단계를 더 포함한다. 방법은 g3) 단계 a) 내지 단계 g2) 를 1 회 이상 반복하는 단계를 더 포함한다.
다른 특징들에서, 제 3 가스 혼합물은 분자 산소 (O2), 오존 (O3), 물 (H2O), 이산화탄소 (CO2), 일산화탄소 (CO), 및 아산화질소 (NO) 로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 포함한다. 미리 결정된 기간은 0.5 초 내지 30 초의 범위이다.
다른 특징들에서, 기판은 제 1 실리콘 다이옥사이드 층, 제 1 실리콘 다이옥사이드 층 위에 배치된 실리콘 나이트라이드 층 및 실리콘 나이트라이드 층 위에 배치된 제 2 실리콘 다이옥사이드 층을 포함한다. 플루오로카본 층은 실리콘 나이트라이드 층 및 제 2 실리콘 다이옥사이드 층의 측벽들 상에 선택적으로 증착된다. 막은 제 1 실리콘 다이옥사이드 층 및 제 2 실리콘 다이옥사이드 층의 평면형 영역들 상에 선택적으로 증착되고 실리콘 나이트라이드 층 및 제 2 실리콘 다이옥사이드 층의 측벽들 상의 플루오로카본 층에 의해 실질적으로 차단된다.
다른 특징들에서, 기판은 제 1 실리콘 나이트라이드 층, 제 1 실리콘 나이트라이드 층 위에 배치된 실리콘 다이옥사이드 층 및 실리콘 다이옥사이드 층 위에 배치된 제 2 실리콘 나이트라이드 층을 포함한다. 플루오로카본 층은 실리콘 다이옥사이드 층 및 제 2 실리콘 나이트라이드 층의 측벽들 상에 선택적으로 증착된다. 막은 제 1 실리콘 나이트라이드 층 및 제 2 실리콘 나이트라이드 층의 평면형 영역들 상에 증착되고 실리콘 다이옥사이드 층 및 제 2 실리콘 나이트라이드 층의 측벽들 상의 플루오로카본 층에 의해 실질적으로 차단된다.
다른 특징들에서, 기판은 제 1 실리콘 다이옥사이드 층, 제 1 실리콘 다이옥사이드 층 위에 배치된 실리콘 나이트라이드 층 및 실리콘 나이트라이드 층 위에 배치된 제 2 실리콘 다이옥사이드 층을 포함한다. 플루오로카본 층은 제 1 실리콘 다이옥사이드 층 및 제 2 실리콘 다이옥사이드 층의 평면형 표면들 상에 선택적으로 된다. 막은 실리콘 나이트라이드 층 및 제 2 실리콘 다이옥사이드 층의 측벽들 상에 증착되고 제 1 실리콘 다이옥사이드 층 및 제 2 실리콘 다이옥사이드 층의 평면형 표면들 상의 플루오로카본 층에 의해 실질적으로 차단된다.
다른 특징들에서, 기판은 제 1 실리콘 나이트라이드 층, 제 1 실리콘 나이트라이드 층 위에 배치된 실리콘 다이옥사이드 층 및 실리콘 다이옥사이드 층 위에 배치된 제 2 실리콘 나이트라이드 층을 포함한다. 플루오로카본 층은 제 1 실리콘 나이트라이드 층 및 제 2 실리콘 나이트라이드 층의 평면형 표면들 상에 선택적으로 증착된다. 막은 실리콘 다이옥사이드 층 및 제 2 실리콘 나이트라이드 층의 측벽들 상에 증착되고 제 1 실리콘 나이트라이드 층 및 제 2 실리콘 나이트라이드 층 평면형 표면들 상의 플루오로카본 층에 의해 실질적으로 차단된다.
다른 특징들에서, 막은 ALD 유전체 층을 포함한다. 막은 ALD 금속 층을 포함한다.
막을 선택적으로 증착하는 방법은 a) 기판을 프로세싱 챔버에 배치하는 단계를 포함한다. 기판은 실리콘 옥사이드 (SiOz) 를 포함하는 제 1 노출된 재료 및 실리콘 (Si) 및 실리콘 나이트라이드 (SixNy) 로 구성된 그룹으로부터 선택되는 제 2 노출된 재료를 포함하고, 여기서 z, x 및 y는 원소들의 화학적 비율들을 정의하는 수들이다. 방법은 b) 플루오로카본 종 및 수소 종을 포함하는 가스 혼합물을 공급하는 단계; c) 기판 상에 플루오로카본 층을 증착하기 위해 제 1 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 단계; d) 프로세싱 챔버로부터 가스 혼합물을 제거하는 단계; e) 기판의 평면형 부분들로부터 플루오로카본 층의 부분들을 제거하기 위해 이온 충격을 수행하는 단계; 및 f) 기판의 평면형 부분들 상에 막을 선택적으로 증착하고 플루오로카본 층을 사용하여 기판의 측벽들 상에 막의 증착을 실질적으로 차단하는 단계를 포함한다.
다른 특징들에서, 가스 혼합물은 플루오로카본 가스 (CaFb), 하이드로카본 가스 (HcCd), 하이드로플루오로카본 가스 (CeFfHg), 분자 수소 가스 (H2), 및 이들의 조합들로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 포함하고, 여기서 a, b, c, d, e, f, 및 g는 원소들의 화학적 비율들을 정의하는 수들이다.
다른 특징들에서, 가스 혼합물은 헬륨 (He), 질소 (N2), 제논 (Xe), 크립톤 (Kr), 및 아르곤 (Ar) 으로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 더 포함한다. 단계 f) 는 원자 층 증착 (ALD) 을 수행하는 단계를 포함한다. 막은 ALD 유전체 층을 포함한다. 막은 ALD 금속 층을 포함한다.
막을 선택적으로 증착하는 방법은 a) 기판을 프로세싱 챔버에 배치하는 단계를 포함한다. 기판은 실리콘 옥사이드 (SiOz) 를 포함하는 제 1 노출된 재료 및 실리콘 (Si) 및 실리콘 나이트라이드 (SixNy) 로 구성된 그룹으로부터 선택되는 제 2 노출된 재료를 포함하고, 여기서 z, x 및 y는 원소들의 화학적 비율들을 정의하는 수들이다. 방법은 b) 플루오로카본 종 및 수소 종을 포함하는 제 1 가스 혼합물을 공급하는 단계; c) 기판의 제 2 노출된 재료 상에 플루오로카본 층을 증착하기 위해 제 1 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 단계; d) 프로세싱 챔버로부터 가스 혼합물을 제거하는 단계; e) 원자 층 증착을 사용하여 제 1 노출된 재료 상에 막을 증착하는 단계; f) 프로세싱 챔버로부터 반응물질들을 제거하는 단계; g) 막의 머쉬롬화 (mushrooming) 없이 제 1 노출된 재료 상에 막을 증착하기 위해 단계 b) 내지 단계 e) 에서 플루오로카본 층을 증착하는 단계 및 단계 e) 및 단계 f) 에서 막을 증착하는 단계를 1 회 이상 반복하는 단계를 포함한다.
다른 특징들에서, 가스 혼합물은 플루오로카본 가스 (CaFb), 하이드로카본 가스 (HcCd), 하이드로플루오로카본 가스 (CeFfHg), 분자 수소 가스 (H2), 및 이들의 조합들로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 포함하고, 여기서 a, b, c, d, e, f, 및 g는 원소들의 화학적 비율들을 정의하는 수들이다. 가스 혼합물은 헬륨 (He), 질소 (N2), 제논 (Xe), 크립톤 (Kr), 및 아르곤 (Ar) 으로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 더 포함한다.
막을 선택적으로 증착하는 방법은 a) 기판을 프로세싱 챔버에 배치하는 단계를 포함한다. 기판은 실리콘 옥사이드 (SiOz) 를 포함하는 제 1 노출된 재료 및 실리콘 (Si) 및 실리콘 나이트라이드 (SixNy) 로 구성된 그룹으로부터 선택되는 제 2 노출된 재료를 포함하고, 여기서 z, x 및 y는 원소들의 화학적 비율들을 정의하는 수들이다. 방법은 b) 플루오로카본 종 및 수소 종을 포함하는 제 1 가스 혼합물을 공급하는 단계; c) 기판의 제 2 노출된 재료 상에 플루오로카본 층을 증착하기 위해 제 1 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 단계; d) 프로세싱 챔버로부터 가스 혼합물을 제거하는 단계; e) 원자 층 증착을 사용하여 제 1 노출된 재료 상에 막을 증착하는 단계; f) 프로세싱 챔버로부터 반응물질들을 제거하는 단계; g) 활성화 단계를 수행하도록 제 2 가스 혼합물을 공급하고 제 2 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 단계; 및 h) 프로세싱 챔버로부터 불활성 가스 혼합물을 제거하는 단계를 포함한다.
다른 특징들에서, 활성화 단계는 제 2 재료 상보다 제 1 재료 상의 플루오로카본 층을 우선적으로 제거한다. 방법은 단계 b) 내지 단계 d) 에서 플루오로카본 층의 증착; 단계 e) 및 단계 f) 에서 막의 증착; 및 단계 g) 및 단계 h) 에서 활성화 단계 중 적어도 하나를 반복하는 단계를 포함한다. 단계 g) 및 단계 h) 에서 활성화 단계는 플루오로카본 층의 핵생성 결함들을 제거하도록 사용된다. 제 2 가스 혼합물은 헬륨 (He), 질소 (N2), 제논 (Xe), 크립톤 (Kr), 및 아르곤 (Ar) 으로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 더 포함한다.
본 개시의 추가 적용가능 영역들은 상세한 기술, 청구항들 및 도면들로부터 자명해질 것이다. 상세한 기술 및 구체적인 예들은 단지 예시를 목적으로 하고 본 개시의 범위를 제한하도록 의도되지 않는다.
본 개시는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 본 개시에 따른, AMMP™ (advanced mixed mode pulsing) 프로세스를 사용하여 증착 (D), 활성화 (A), 및 산소 플래싱 단계들 동안 시간의 함수로서 평면형 SiN, 평면형 SiO2, 및 측벽 표면들 상의 플루오로카본 (FC로 지칭됨) 막의 일 예를 도시하는 그래프이다.
도 2a 내지 도 2d는 본 개시에 따른, FC 차단 층들을 사용한 선택적인 ALD 동안 기판의 일 예의 측단면도들이다.
도 3a 및 도 3b는 본 개시에 따른, FC 차단 층들 및 결함 제거, 또는 보수를 사용한 선택적인 ALD 동안 기판의 일 예의 측단면도들이다.
도 4a 내지 도 4c는 본 개시에 따른, ALD 증착 동안 머쉬롬화 방지 및 FC 차단 층들을 사용한 선택적인 ALD 동안 기판의 측단면도들이다.
도 5a 및 도 5c는 본 개시에 따른, 측벽들 상의 FC 차단 층들의 증착 동안 기판의 일 예의 측단면도들이다.
도 6a 및 도 6e는 본 개시의 예들에 따른, FC 차단 층들의 증착 동안 기판의 측단면도들이다.
도 7은 본 개시에 따른, 산소 플래싱 단계들 사이에 보다 적은 증착 단계 및 활성화 단계를 사용하여 시간의 함수로서 평면형 SiN, 평면형 SiO2, 및 측벽 표면들 상의 FC 막 두께의 일 예를 도시하는 그래프이다.
도 8a 및 도 8b는 본 개시에 따른, 평면형 표면들 상에 위치된 FC 차단 층들을 사용하여 측벽들 상에서 선택적인 ALD 동안 기판의 일 예의 측단면도들이다.
도 9a 및 도 9b는 본 개시에 따른, 평면형 영역들 상에 위치된 FC 차단 층들을 사용하여 측벽들 상에서 선택적인 ALD 동안 기판의 일 예의 측단면도들이다.
도 10은 본 개시에 따른, 보다 적은 산소 플래싱 단계들을 사용한 프로세스에 대한 시간의 함수로서 측벽들, 평면형 SiN, 및 평면형 SiO2 표면들 상의 FC 막 두께의 일 예를 도시하는 그래프이다.
도 11a 및 도 11b는 본 개시에 따른, 측벽들 상에 FC 차단 층들을 사용하여 평면형 영역들 상에서 선택적인 ALD 동안 기판의 측단면도들이다.
도 12a 및 도 12b은 본 개시에 따른, 측벽들 상에 FC 차단 층들을 사용하여 평면형 영역들 상에서 선택적인 ALD 동안 기판의 측단면도들이다.
도 13a 내지 도 13c는 본 개시의 예에 따른, FC 차단 층들을 사용하고 평면형 영역들의 이온 충격을 사용하는 ALD 동안 기판의 측단면도들이다.
도 14 내지 도 16은 본 개시에 따른 예시적인 방법들을 예시하는 플로우차트들이다.
도면들에서, 참조 번호들은 유사한 그리고/또는 동일한 엘리먼트들을 식별하기 위해 재사용될 수도 있다.
본 개시에 따른 시스템들 및 방법들은 플루오로카본 (CFx, FC로 참조됨) 폴리머 차단 층들을 사용하여 유전체 또는 금속 막을 선택적으로 증착하기 위해 사용된다. 본 명세서에 기술된 시스템들 및 방법들은 주로 실리콘 나이트라이드 기반 표면들 (SixNy, x 및 y는 원소들 또는 SiN의 화학적 비율들을 정의하는 수들이다) 또는 실리콘 (Si) 표면들에 대해 주로 실리콘 옥사이드 기반 (SiOx) 표면들 상에 유전체 또는 금속 막의 선택적인 ALD를 수행한다. 주로 SiOx 및 SixNy는 소량의 H 또는 C 또는 H, C 또는 O가 각각 또한 막에 존재할 수도 있다는 사실을 참조한다. SiN 또는 Si에 대해 SiOx 상의 유전체 또는 금속 막의 선택적인 증착은 이들 재료들 사이의 유사한 표면 화학적 성질로 인해 어려워진다.
FC 차단 층이 증착된 후, 금속 또는 유전체 막의 ALD가 수행된다. 일부 예들에서, FC 차단 층은 SiOx 표면 상의 성장이 상대적으로 억제되는 동안 SiN 및/또는 Si 표면들 상의 ALD 핵생성을 늦추거나 실질적으로 차단한다. 본 명세서에서 사용될 때, 실질적으로 차단은 FC 차단 층에 의해 차단되지 않은 다른 위치들에서 발생하는, 증착의 90 ％, 95 ％ 또는 99 ％ 보다 큰 차단을 지칭할 수도 있다. ALD 후, FC 차단 층은 즉시 또는 추가 기판 프로세싱 후 제거될 수도 있다.
본 명세서에 기술된 시스템들 및 방법들은 성장이 수직 측벽들이 아니라 평면형 (또는 수평) 표면들 상에서 또는 그 반대로 발생하는, 토포그래픽 (topographically) 선택적 성장을 지원할 수도 있다. 예를 들어, FC 차단 층은 평면형 표면들 및 수직 표면들 모두에 증착되고 이어서 주로 평면형 표면들에 충돌하는 이온 충격을 사용하여, 측벽들에 대해 평면형 표면들로부터 선택적으로 제거될 수도 있다. FC 차단 층은 측벽들 상에 남고, 이는 기판의 평면형 영역들 상에 막의 선택적인 ALD를 허용한다.
대안적으로, FC 차단 층이 Si 또는 SiN의 평면형 영역들 상에 선택적으로 증착될 수 있다. 프로세스는 FC 증착 레이트가 측벽들에 대해 평면형 표면들 상에서 보다 크도록 튜닝될 수 있다. 보다 박형의 측벽 FC 빌드-업 (build-up) 을 분자 산소 (O2) 또는 산소 (O2) 와 수소 (H2), 또는 산소 (O2) 와 아르곤 (Ar), 헬륨 (He), 질소 (N2), 제논 (Xe), 및 크립톤 (Kr) 과 같은 불활성 가스의 혼합물과 같은 산소-함유 종을 사용하여, 매우 짧은 펄스 시간 동안 플라즈마를 스트라이킹하는 것을 의미하는, 플라즈마를 플래싱함으로써 완전히 제거될 수도 있고, FC 차단 층이 보다 두꺼운 평면형 표면들 상에 남아, 측벽들 상에 우선적인 ALD를 허용한다. 일부 예들에서, 플래시 산소 플라즈마는 0.5 초 내지 30 초 범위의 미리 결정된 기간 동안 유지된다. 일부 예들에서, 산소-함유 종은 분자 산소 (O2), 오존 (O3), (H2O), 이산화탄소 (CO2), 일산화탄소 (CO), 및 아산화질소 (NO) 로 구성된 그룹으로부터 선택된다.
일부 예들에서, FC 차단 층은 플루오로카본 종 및 수소 종을 포함하는 가스 혼합물을 공급함으로써 증착된다. 일부 예들에서, 프로세싱 챔버로의 가스 혼합물은 플루오로카본 가스 (CxFy), 하이드로카본 가스 (HxCy) 하이드로플루오로카본 가스 (CxFyHz), 분자 수소 가스 (H2), 및/또는 이들의 조합들을 포함한다. 일부 예들에서, 아르곤, 헬륨, 분자 질소 (N2), 제논 (Xe), 크립톤 (Kr) 과 같은 불활성 가스가 또한 가스 혼합물에 첨가된다. 일부 예들에서, 증착은 ICP (inductively coupled plasma) 기판 프로세싱 시스템에서 수행된다. 일부 예들에서, 증착은 TCP (transformer coupled plasma) 기판 프로세싱 시스템에서 수행된다. 일부 예들에서, 기판 프로세싱 시스템은 또한, 이온 충격을 향상시키기 위해 RF 바이어스 인가될 수도 있는 정전 척 (ESC) 을 포함한다. 플라즈마가 미리 결정된 증착 기간 동안 스트라이킹된다. FC 차단 층은 SiOx, SiN 및/또는 Si 표면들의 조합 상에 증착된다.
증착이 수행된 후, 활성화 단계가 SiN 및/또는 Si 표면들에 대해 SiOx 표면들로부터 FC 차단 층을 선택적으로 또는 우선적으로 제거하도록 사용될 수도 있다. 일부 예들에서, 활성화 단계는 아르곤 (Ar) 또는 헬륨 (He) 을 함유하는 플라즈마를 사용하는 것을 포함한다. FC 증착 단계들, 활성화 단계들 및/또는 산소 플래시 단계들의 반복된 사이클링 및 이들의 대응하는 프로세싱 기간들은 ALD 단계들 전에 FC 차단 층이 기판 상에 남아 있는지 여부를 결정한다.
ALD가 측벽들 상에 목표되면, (산소 종을 함유하는 플라즈마를 사용하는) 산소 플래싱이 사용된다. 일부 예들에서, 산소 플라즈마는 RF 펄싱을 사용하여 펄싱되고 그리고/또는 RF CW (continuous wave) 가 보다 박형의 FC 측벽 빌드-업을 제거하도록 사용된다. 산소 플래시 단계는 평면형 표면들 및 측벽 표면들을 포함하는 모든 표면들로부터 FC를 제거한다. 측벽 상의 FC 층이 처음에 보다 박형이면, 측벽 표면은 일부 FC가 평면형 표면들 상에 남아 있는 동안 제거될 것이다.
이하에 더 기술될 바와 같이, 상이한 효과들이 FC 증착 및 활성화 단계들의 상대적인 수, 증착 또는 활성화 기간들의 지속기간, 산소 플래싱의 지속기간 및 빈도, 증착, 산소 플래싱 단계들의 활성화, 등 동안 RF 전력 또는 ESC 바이어스 또는 프로세스 압력의 크기와 같은 프로세스 파라미터들을 가변시킴으로써 달성될 수 있다.
FC 차단 층들의 증착 및 Ar 활성화의 사용의 예들이 "Surface Phenomena During Plasma-Assisted Atomic Layer Etching of SiO2", Ryan J. Gasvoda, Alex W. van der Steeg, Ranadeep Bhowmick, Eric A. Hudson, 및 Sumit Agarwal, Applied Materials and Interfaces, 9, pp. 31067-31075 (2017) 에 도시되고 기술된다. 본 명세서에 기술된 바와 같이, 플루오로카본 (CFx) 막의 층이 SiO2 층 상에 증착된다. CFx 막의 F 원자들은 휘발성 SiF4를 형성하도록 SiO2 막의 Si와 결합된다. CFx 막의 C 원자들은 휘발성 일산화탄소 (CO) 및 이산화탄소 (CO2) 을 형성하도록 산소 (O) 와 결합된다. 저 충돌 에너지 (<25 eV) 에서, CFx 막 증착 레이트가 이온 보조된 제거 레이트보다 크고, 미리 결정된 두께보다 큰 두께를 갖는 CFx 막이 표면들 상에 증착된다. 막 두께가 미리 결정된 두께보다 클 때, CFx 막은 휘발성 에칭 생성물들의 표면으로 확산을 방지함으로써 그리고 이온들이 CFx/SiO2 계면에 도달하는 것을 방지함으로써 아래에 놓인 SiO2 층의 에칭을 억제한다. 일부 예들에서, 미리 결정된 두께는 플라즈마 조건들에 따라 0.7 내지 10 ㎚의 범위이다.
프로세스는 또한 토포그래픽 (topographically) 선택적 ALD에 사용될 수 있다. 이 기법은 이하에 더 기술될 바와 같이 화학적 조성과 무관하게, 측벽들에 대해 평면형 표면들 상에, 또는 그 반대로 ALD를 수행하도록 사용될 수도 있다. 이 기법은 FC 막 두께에 대한 지향성 제어로 인해, SiOx의 평면형 영역들에 대해 SiN 및 Si 막들의 측벽들 상, 또는 SiN 및/또는 Si의 평면형 영역들에서도 증착을 차단하기 위해 특히 잘 맞을 수도 있다.
예를 들어, 측벽들에 대해 평면형 표면들 상의 선택적인 ALD 성장을 갖도록 특정한 반도체 제조 적용예에서 바람직할 수도 있다. 이온들이 측벽들보다 큰 정도로 평면형 표면들에 우선적으로 충돌하는 이온-매개된 활성화 단계의 이방성으로 인해, 이들의 조성과 무관하게, FC 차단 층이 수직 표면들로부터보다 평면형 표면들로부터 보다 효과적으로 제거되도록 FC 증착 프로세스는 튜닝될 수 있다. 이 효과는 측벽들에 대해 평면형 SiOx 상의 선택적인 ALD 막 증착을 달성하도록 사용될 수 있다. 프로세스는 SiN 및/또는 Si의 수직 표면들이 SiOx 평면형 표면들 상의 ALD 성장을 달성하기 위해 FC 차단 층으로 차단되도록 튜닝될 수도 있다.
한편, 평면형 표면들이 SiN 및/또는 Si를 포함하고 측벽 ALD 성장이 목표되면, 하나 이상의 산소-함유 플라즈마 플래시 단계들이 FC 차단 층의 측벽 빌드-업을 감소시키도록 주기적으로 사용될 수 있다. FC 막 두께는 활성화 단계 동안 상당한 이온 충돌 또는 이온 충격이 사용되지 않는 한, 통상적으로 측벽들보다 평면형 표면 상에서 보다 두껍다. 산소-함유 플래시 단계는 보다 박형의 FC 층을 먼저 제거할 것이고, 이는 측벽 빌드-업을 감소시킨다. 이 효과는 측벽들에 대해 SiN 및/또는 Si 평면형 표면들 상에 FC 차단 층을 선택적으로 증착하도록 사용될 수 있다. 그 결과, 이 기법은 이하에 더 기술될 바와 같이 프로세스 튜닝을 통해 다양한 토포그래픽 선택적 ALD 구성들을 달성하도록 유연성을 갖는다.
ALD 막의 화학적 성질에 따라, ALD 프로세스 동안 FC 차단 층의 주기적 재증착이 유리할 수도 있다. 일 예에서, FC 차단 층은 매 x ALD 사이클들 후에 증착될 수도 있고, 여기서 x는 ALD 전구체 및 반응물질 화학적 성질에 따라, 1 내지 100 사이클이도록 규정된다. 프로세스는 또한 FC 차단 층 상에서 전개되는 ALD 핵생성을 제거하기 위한 단계를 포함할 수도 있다. 이 결함 제거 단계는 화학적 에칭 프로세스, 플라즈마-향상된 에칭 프로세스, 또는 FC 층의 상단 표면의 제거를 수반할 수도 있다. ALD/FC 막들의 계면으로부터 시작하는 FC 차단 층의 표면 위에서 측방향으로 ALD 막 성장인, 증착 동안 ALD 막의 머쉬롬-형상 성장, 또는 "머쉬롬화"는 성장하는 층의 측벽들 상의 FC의 증착을 통해 또는 ALD 층의 높이와 함께 FC 차단 층의 성장을 계속함으로써 방지될 수도 있다.
이제 도 1을 참조하면, FC 차단 층을 생성하기 위한 프로세스의 제 1 예가 도시된다. 일부 예들에서, 프로세스는 AMMP™ (advanced mixed mode pulsing) 를 포함한다. 제 1 페이즈 동안, 교번하는 증착 (D) 단계 및 활성화 (A) 단계가 화학적 결합 및 반응성의 차들로 인해, SiOx 표면들에 대해 Si 또는 SiN 표면들 상에 우선적으로 FC 막을 증착하도록 수행된다. 미리 결정된 수의 반복들 후에, 산소 플래시 단계가 FC 막의 일부를 제거하기 위해 수행될 수 있다. FC 막이 가장 박형이면, 보다 두꺼운 영역들 상에 FC 막을 여전히 남기면서 완전히 제거될 수 있다. 프로세스는 SiOx 표면들 상이 아니라 SiN 및 Si 표면들 상에 FC 층의 두께를 구축하기 위해 1 회 이상 반복될 수 있다.
이제 도 2a 내지 도 2d를 참조하면, 상기 기술된 바와 같이 FC 차단 층들을 사용한 선택적인 ALD 동안 기판 (10) 이 도시된다. 도 2a에서, 기판 (10) 은 하나 이상의 하부 층들 (12), 주로 SiN 또는 실리콘 (Si) 을 포함하는 제 1 막 (14), 주로 SiOx를 포함하는 제 2 막 (16) 및 SiN 또는 Si 상에 우선적으로 증착된 FC 차단 층 (18) 을 포함한다. 도 2b에서, ALD 층 (22) 이 FC 차단 층 (18) 으로 인해 제 1 막 (14) 에 대해 선택적으로 제 2 막 (16) 상에 선택적으로 증착된다.
일부 예들에서, ALD 층 (22) 은 모노레이어를 포함한다. 다른 예들에서, ALD 층 (22) 은 0.4 모노레이어들과 같이 1 모노레이어보다 적거나 1 모노레이어 내지 4 모노레이어들보다 많은 것과 같이 1 모노레이어보다 많은 모노레이어이다. FC 층은 화학적 및/또는 물리적 억제로 인해 ALD 핵생성을 상당히 감소시키거나 ALD 막 증착을 방지한다. 도 2c에서, 부가적인 ALD 층들 (24) 이 ALD 막 (30) 이 도 2d에 도시된 ALD 막 (30) 을 형성하도록 증착된다.
이제 도 3a 및 도 3b를 참조하면, 기판 (10) 이 FC 차단 층들 및 결함 제거 또는 보수를 사용하는 선택적인 ALD 동안 도시된다. 도 3a에서, 핵생성 결함들 (34) 이 ALD 동안 FC 층 (18) 의 상단 또는 내부에 형성될 수도 있다. ALD 막 (30) 이 교번하는 FC 증착 단계 및 활성화 단계를 사용하여 증착될 때, 결함들 (34) 이 FC 차단 층 (18) 의 증착 동안 제거될 수 있다. 도 3b에서, 핵생성 결함들이 제거된 후 FC 차단 층 (18) 이 도시된다. 일부 예들에서, 프로세싱 파라미터들, 예컨대 활성화 기간들의 수, 활성화 기간들의 지속기간, 및/또는 활성화 기간들 동안 RF 전력 또는 ESC 바이어스 또는 프로세스 압력과 같은 프로세스 파라미터들이 결함들을 제거하기 위해 조정된다.
이제 도 4a 내지 도 4c를 참조하면, FC 차단 층들을 사용한 선택적인 ALD 동안 기판이 도시된다. 도 4a에서, ALD 막 (30) 의 머쉬롬-형상 부분 (33) 이 프로세싱 동안 발생할 수도 있다. 본 명세서에 사용된 바와 같이, 머쉬롬화는 목표된 수직 방향에 더하여, 수평 또는 측면 방향으로 (ALD 막 측벽의 표면으로부터 수평으로 외측으로) ALD 막 성장을 지칭한다. 본 개시에 따라, ALD 막 (30) 의 머쉬롬화를 제거 또는 보상하기 위한 2 개의 메커니즘들이 있다. 도 4b에서, FC 증착 단계 및 활성화 단계가 ALD 막 (30) 의 두께가 증가함에 따라 FC 차단 층의 증착을 계속하도록 순환된다. 달리 말하면, 프로세스가 ALD 사이클들로부터 FC 증착/활성화 사이클들로 그리고 다시 1 회 이상 스위칭한다.
도 4c에서, FC 증착 및 활성화는 매우 지향성으로 조정될 수 있다. ALD 막 (30) 의 측방향 성장을 늦추기 위해 ALD 막 (30) 의 측벽들 상에 적은 양의 FC 막이 증착된다.
이제 도 5a 및 도 5c를 참조하면, 후속 증착 단계 동안 ALD를 실질적으로 차단하도록 (주로 SiOx 측벽들에 대해) 주로 Si 또는 SiN 측벽들 상의 FC의 선택적인 증착 동안 기판 (100) 이 도시된다. 도 5a에서, 기판 (100) 은 SiOx 층 (112), SiOx 층 (112) 상에 증착된 SiN 층 (114), 및 SiN 층 (114) 상에 증착된 SiOx 층 (118) 을 포함한다. 도 5b에서, FC 차단 층 (120) 이 SiN 층 (114) 의 노출된 측벽 표면들 상에 증착된다. 도 5c에서, ALD 층들 (121) 의 증착은 FC 차단 층 (120) 이 존재하는 영역들을 실질적으로 차단한다.
이제 도 6a 및 도 6e를 참조하면, FC 차단 층들의 선택적인 증착 동안 기판 (130) 이 도시된다. 도 6a에서, 기판 (130) 은 SiN 층 (142), SiN 층 (142) 상에 증착된 SiOx 층 (144), 및 SiOx 층 (144) 상에 증착된 SiN 층 (148) 을 포함한다. FC 차단 층이 SiOx 표면들에 대해 SiN 표면들, 평면형 및 측벽 모두에 우선적으로 증착된다. 이어서, 활성화 단계의 이온 매개 지향성으로 인해, FC 차단 층은 측벽들보다 편평한 표면들로부터 보다 빠르게 제거된다. 따라서, 활성화 단계는 도 6b에서 SiN 측벽들 (150) 및 152의 SiN 평면형 표면들 상에 FC 차단 층을 남기도록 가변된다 (예컨대 지속기간, 주파수, 또는 프로세스 파라미터들). ALD 후, SiO2는 도 6c에 도시된 바와 같이 153에서 FC 차단 층들이 존재하지 않는 영역들에 증착된다.
도 6d에서, 활성화 단계는 SiN의 측벽들 (150) 상에만 FC 차단 층을 남기도록 가변한다. ALD 후, SiO2는 도 6e에 도시된 바와 같이, FC 차단 층들이 존재하지 않는 영역들 155에서 증착된다.
이제 도 7을 참조하면, 증착, 활성화 및/또는 산소 플래싱 단계들의 수 및 지속기간이 상이한 효과들을 달성하기 위해 가변될 수 있다. 도 7에서, FC 차단 층의 증착이 보다 짧은 활성화 단계를 사용하여 수행되고 보다 긴 증착 단계로 종료된다. 달리 말하면, 활성화 단계들 및 증착 단계들의 상대적인 기간들 및 수가 가변될 수 있다. 도 7에서, 단일 활성화 단계가 있고 D >> A이고, 지속기간이 D = A인 도 1에는 그렇지 않다. FC 차단 층들이 측벽들 상보다 큰 레이트로 SiO2 또는 SiN의 평면형 영역들 상에 증착된다. 이어서 산소 플래시 단계가 측벽들로부터 FC 층을 제거하도록 사용된다. 후속하여, 선택적인 ALD가 차단되지 않은 측벽들 상에서 수행된다. 활성화 단계들은 FC 차단 층의 핵생성 결함 형성 또는 튜닝을 해결하도록 사용될 수도 있다. 프로세스는 평면형 영역들에 대해 측벽들 상에서 선택적인 ALD를 수행하도록 사용될 수 있는 평면형 영역들의 보다 큰 FC 빌드업을 가능하게 한다.
이제 도 8a를 참조하면, 기판 (160) 은 SiOx 층 (172), SiOx 층 (172) 상에 증착된 SiN 층 (174), 및 SiN 층 (174) 상에 증착된 SiOx 층 (178) 을 포함한다. FC 차단 층 (180, 182) 이 도 7에 도시된 접근방식을 사용하여 SiOx 평면형 표면들 상에 증착된다. 도 8b에서, 측벽들 상의 ALD 막 (190) 의 선택적인 증착 및 평면형 표면들 상에서 FC 차단 층들 (180, 182) 의 제거 후 기판 (160) 이 도시된다.
이제 도 9a 및 도 9b를 참조하면, FC 차단 층들을 사용한 선택적인 ALD 동안 기판 (200) 이 도시된다. 도 9a에서, 기판 (200) 은 SiN 층 (212), SiN 층 (212) 상에 증착된 SiOx 층 (214), 및 SiOx 층 (214) 상에 증착된 SiN 층 (218) 을 포함한다. FC 차단 층 (220, 222) 이 도 7에 도시된 접근방식을 사용하여 SiOx 평면형 표면들 상에 증착된다. 도 9b에서, 측벽들 상의 ALD 막 (230) 의 선택적인 증착 및 평면형 표면들 상의 FC 차단 층들 (220, 222) 의 제거 후 기판 (160) 이 도시된다.
이제 도 10을 참조하면, FC 막 두께가 시간의 함수로서 도시된다. 산소 플래시 단계들의 보다 적은 개입으로 또는 개입 없이, 복수의 증착 (D) 및 활성화 (A) 사이클들을 사용한 프로세스 동안 FC 빌드업이 도시된다. 증착 및 활성화 사이클들은 연장된 AMMP 기간에 걸쳐 계속될 수 있다. 일부 예들에서, 활성화 기간들이 지속기간에서 충분히 길면, FC 차단 층이 SiN 및 SiOx 표면들로부터 제거될 수 있다 (미도시). 활성화 단계의 이온-매개 및 지향성 특징으로 인해, 측벽 표면들과 비교하여 평면형 표면들로부터 보다 많은 재료가 제거된다. 프로세스는 차단된 측벽들에 대해 평면형 영역들 상에서 선택적인 ALD를 수행하도록 사용될 수 있는 보다 큰 측벽 빌드업을 가능하게 한다.
도 11a 내지 도 11b에서, 기판 (260) 은 SiOx 층 (272), SiOx 층 (272) 상에 증착된 SiN 층 (274), 및 SiN 층 (274) 상에 증착된 SiOx 층 (278) 을 포함한다. 도 10에 도시된 프로세스를 사용하여, FC 차단 층들 (280) 이 도 11a에 도시된 바와 같이, SiN 층 (274) 및 SiOx 층 (272) 의 측벽 표면들 상에 증착된다. ALD 막 (292 및 290) 이 SiOx 층 (272) 및 SiOx 층들 (278) 각각의 평면형 표면들에 선택적으로 증착되고, FC 차단 층들 (280) 이 도 11b에 도시된 바와 같이 제거된다.
도 12a 및 도 12b에서, 기판 (300) 은 SiN 층 (312), SiN 층 (212) 상에 증착된 SiOx 층 (314), 및 SiOx 층 (314) 상에 증착된 SiN 층 (318) 을 포함한다. 도 10에 도시된 프로세스를 사용하여, FC 차단 층들 (320) 이 도 12a에 도시된 바와 같이 SiOx 층 (314) 및 SiN 층들 (312) 의 측벽 표면들 상에 증착된다. ALD 막 (330 및 332) 이 SiOx 층 (312) 및 SiOx 층들 (318) 각각의 평면형 표면들에 선택적으로 증착되고, 도 12b에 도시된 바와 같이 FC 차단 층들 (320) 이 제거된다.
도 13a에서, 기판 (400) 은 SiN 층 (412), SiN 층 (412) 상에 증착된 SiOx 층 (414), 및 SiOx 층 (414) 상에 증착된 SiN 층 (418) 을 포함한다. FC 차단 층 (420) 이 SiN 층 (412), SiOx 층 (414), 및 SiN 층 (418) 상에 증착된다. 이온 충돌이 기판의 평면형 영역들의 FC 층 (420) 을 제거하기 위해 수행된다. 도 13b에 도시된 이온 충격 후, FC 차단 층 (420) 은 기판 (400)의 측벽들 상에 남는다. 후속하여, ALD 막 (430 및 432) 이 SiN 층들 (412 및 418) 의 평면형 표면들 상에 선택적으로 증착된다. FC 차단 층들 (420) 이 13c에 도시된 바와 같이 제거된다.
이제 도 14를 참조하면, 기판 상에 ALD 유전체 층 또는 금속 층을 선택적으로 증착하기 위한 방법 (600) 이 도시된다. 610에서, 기판이 프로세싱 챔버의 기판 지지부 상에 배치된다. 614에서, 온도, RF 플라즈마 전력, ESC 바이어스 전력, 압력 및/또는 가스 플로우들과 같은 프로세싱 챔버 파라미터들이 설정된다. 618에서, FC 차단 층이 기판의 선택된 부분들 상에 증착된다. 본 명세서에 기술된 바와 같이, FC 차단 층이 상기 이전에 기술된 바와 같이 증착, 활성화 및/또는 산소 플래시 단계들의 조합을 사용하여 증착될 수도 있다. 대안적으로, FC 차단 층은 상기 기술된 바와 같이 부가적인 증착 단계들을 사용하여 증착될 수도 있고 이온 충격을 사용하여 프로세싱될 수도 있다. 이온 충돌은 또한 활성화 단계들 동안 발생한다.
624에서, ALD 유전체 층 또는 금속 층이 FC 차단 층들이 남아 있는 기판의 영역들이 아니라 기판의 노출된 부분들 상에 선택적으로 증착된다. 630에서, FC 차단 층들이 제거된다.
이제 도 15를 참조하면, FC 차단 층들을 선택적으로 증착하기 위한 방법 (650) 이 도시된다. 660에서, 플라즈마 가스 혼합물이 프로세싱 챔버로 공급된다. 일부 예들에서, 플라즈마 가스 혼합물은 플루오로카본 종, 하이드로카본종, 불활성 가스 종 및 수소 종 중 하나 이상의 조합을 포함한다. 664에서, 플라즈마가 챔버에서 스트라이킹된다. 668에서, 미리 결정된 기간 동안 플라즈마가 계속되고 FC 차단 층이 기판 상으로 증착된다. 670에서, 플라즈마가 소화되고 프로세싱 챔버가 퍼지된다.
671에서, 선택가능하게 활성화 가스 혼합물이 프로세싱 챔버로 공급된다. 672에서, 플라즈마가 활성화 플라즈마 처리를 수행하기 위해 미리 결정된 기간 동안 선택가능하게 스트라이킹된다. 674에서, 미리 결정된 활성화 기간 후 플라즈마가 소화되고 챔버가 퍼지된다. 676에서, 660으로 복귀함으로써 증착 및 활성화 단계들이 1 회 이상 반복될 수도 있다.
677에서, 선택가능하게 산소 플래시 가스 혼합물이 프로세싱 챔버로 공급된다. 678에서, 산소-함유 플래시 처리를 수행하도록 미리 결정된 기간 동안 플라즈마가 선택가능하게 스트라이킹된다. 680에서, 산소 플래시 처리 기간 후 플라즈마가 소화되고 챔버가 퍼지된다. 682에서, 660으로 복귀함으로써 프로세스가 1 회 이상 반복될 수도 있다. 그 후, 선택가능하게 마스크 힐링 (healing) 이 684에서 수행될 수도 있다. 마스크 힐링 단계는 ALD를 위해 핵생성 사이트들 (sites) 을 제거하도록 FC 층에 적용될 수도 있다. 예를 들어, 플라즈마 처리 단계가 수행될 수도 있다. 플라즈마 처리 단계는 FC 막에 H2 플라즈마를 인가하는 것을 포함할 수도 있다. 이어서, ALD가 수행될 수도 있다.
이제 도 16을 참조하면, FC 차단 층들을 증착하기 위한 또 다른 방법 (700) 이 도시된다. 660에서, 플라즈마 가스 혼합물이 프로세싱 챔버로 공급된다. 일부 예들에서, 플라즈마 가스 혼합물은 플루오로카본 종을 포함한다. 664에서, 플라즈마가 챔버에서 스트라이킹된다. 668에서, 미리 결정된 기간 동안 플라즈마가 계속되고 FC 차단 층이 기판 상으로 증착된다. 670에서, 플라즈마가 소화되고 프로세싱 챔버가 퍼지된다. 719에서, 에칭 가스 혼합물이 챔버로 공급된다. 720에서, 플라즈마가 스트라이킹되고 측벽들 상의 FC 차단 층보다 빠르게 FC 차단 층의 평면형 영역들을 에칭하기 위해 이온 충격이 사용된다. 그 후, ALD가 수행될 수도 있다.
전술한 기술은 본질적으로 단지 예시이고, 어떠한 방식으로도 본 개시, 이의 적용예, 또는 사용들을 제한하도록 의도되지 않는다. 본 개시의 광범위한 교시들은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시가 특정한 예들을 포함하지만, 본 개시의 진정한 범위는 다른 수정들이 도면들, 명세서, 및 이하의 청구항들을 연구함으로써 자명해질 것이기 때문에 이렇게 제한되지 않아야 한다. 방법의 하나 이상의 단계들은 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시예들 각각은 특정한 특징들을 갖는 것으로 상기 기술되었지만, 본 개시의 임의의 실시예에 대해 기술된 이들 특징들 중 임의의 하나 이상의 특징들이 다른 실시예들의 임의의 실시예에서 구현될 수 있고 그리고/또는 이러한 조합이 명시적으로 기술되지 않지만, 다른 실시예들의 임의의 실시예의 특징들과 결합될 수 있다. 달리 말하면, 기술된 실시예들은 상호 배타적이지 않고, 하나 이상의 실시예들의 다른 실시예와의 치환들이 본 개시의 범위 내에 남는다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "연결된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "~의 상단에 (on top of)", "위에 (above)", "아래에 (below)", 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 개시에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트가 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에 사용된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하도록 해석되지 않아야 한다.

Claims (36)

  1. 막을 선택적으로 증착하는 방법에 있어서,
    a) 기판을 프로세싱 챔버에 배치하는 단계로서, 상기 기판은 노출되고 실리콘 옥사이드 (SiOz) 를 포함하는 제 1 재료 및 노출되고 실리콘 (Si) 및 실리콘 나이트라이드 (SixNy) 로 구성된 그룹으로부터 선택되는 제 2 재료를 포함하고, 여기서 z, x 및 y는 원소들의 화학적 비율들을 정의하는 수들인, 상기 기판을 프로세싱 챔버에 배치하는 단계;
    b) 플루오로카본 종 및 수소 종을 포함하는 제 1 가스 혼합물을 공급하는 단계;
    c) 상기 기판 상에 플루오로카본 층을 증착하기 위해 제 1 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 (striking) 단계;
    d) 상기 프로세싱 챔버로부터 상기 제 1 가스 혼합물을 제거하는 단계;
    e) 활성화 단계를 수행하도록 제 2 가스 혼합물을 공급하고 제 2 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 단계; 및
    f) 상기 프로세싱 챔버로부터 상기 제 2 가스 혼합물을 제거하는 단계를 포함하는, 막을 선택적으로 증착하는 방법.
  2. 제 1 항에 있어서,
    상기 활성화 단계는 상기 제 2 재료 상보다 상기 제 1 재료 상의 상기 플루오로카본 층을 우선적으로 제거하는, 막을 선택적으로 증착하는 방법.
  3. 제 2 항에 있어서,
    g) 상기 단계 b) 내지 상기 단계 f) 를 N 회 반복하는 단계로서, 여기서 N은 정수인, 상기 반복하는 단계; 및
    h) 상기 제 1 재료 상에 막을 증착하고 상기 플루오로카본 층을 사용하여 상기 제 2 재료 상에 상기 막의 증착을 실질적으로 차단하는 단계를 더 포함하는, 막을 선택적으로 증착하는 방법.
  4. 제 1 항에 있어서,
    상기 활성화 단계는 상기 기판의 평면형 표면들 상보다 상기 기판의 측벽들 상의 상기 플루오로카본 층을 우선적으로 제거하는, 막을 선택적으로 증착하는 방법.
  5. 제 4 항에 있어서,
    g) 상기 단계 b) 내지 상기 단계 f) 를 N 회 반복하는 단계로서, 여기서 N은 정수인, 상기 반복하는 단계; 및
    h) 상기 측벽들 상에 막을 증착하고 상기 플루오로카본 층을 사용하여 상기 평면형 표면들 상에 상기 막의 증착을 실질적으로 차단하는 단계를 더 포함하는, 막을 선택적으로 증착하는 방법.
  6. 제 1 항에 있어서,
    상기 활성화 단계는 상기 기판의 측벽들 상보다 상기 기판의 평면형 표면들 상의 상기 플루오로카본 층을 우선적으로 제거하는, 막을 선택적으로 증착하는 방법.
  7. 제 6 항에 있어서,
    g) 상기 단계 b) 내지 상기 단계 f) 를 N 회 반복하는 단계로서, 여기서 N은 정수인, 상기 반복하는 단계; 및
    h) 상기 평면형 표면들 상에 막을 증착하고 상기 플루오로카본 층을 사용하여 상기 측벽들 상에 상기 막의 증착을 실질적으로 차단하는 단계를 더 포함하는, 막을 선택적으로 증착하는 방법.
  8. 제 1 항에 있어서,
    g) 상기 단계 b) 내지 상기 단계 f) 를 N 회 반복하는 단계로서, 여기서 N은 정수인, 상기 반복하는 단계; 및
    h) 상기 기판의 상기 제 1 재료 및 상기 제 2 재료의 노출된 부분들 상에 막을 선택적으로 증착하고 상기 플루오로카본 층을 사용하여 상기 기판 상에 상기 막의 증착을 실질적으로 차단하는 단계를 더 포함하는, 막을 선택적으로 증착하는 방법.
  9. 제 1 항에 있어서,
    상기 제 1 가스 혼합물은 플루오로카본 가스 (CaFb), 하이드로카본 가스 (HcCd), 하이드로플루오로카본 가스 (CeFfHg), 분자 수소 가스 (H2), 및 이들의 조합들로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 포함하고, 여기서 a, b, c, d, e, f, 및 g는 원소들의 화학적 비율들을 정의하는 수들인, 막을 선택적으로 증착하는 방법.
  10. 제 1 항에 있어서,
    상기 제 1 가스 혼합물은 헬륨 (He), 질소 (N2), 제논 (Xe), 크립톤 (Kr), 및 아르곤 (Ar) 으로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 더 포함하는, 막을 선택적으로 증착하는 방법.
  11. 제 1 항에 있어서,
    상기 제 2 가스 혼합물은 헬륨 (He), 질소 (N2), 제논 (Xe), 크립톤 (Kr), 및 아르곤 (Ar) 으로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 포함하는, 막을 선택적으로 증착하는 방법.
  12. 제 8 항에 있어서,
    상기 단계 h) 는 원자 층 증착 (ALD) 을 수행하는 단계를 포함하는, 막을 선택적으로 증착하는 방법.
  13. 제 8 항에 있어서,
    상기 단계 g) 후 그리고 상기 단계 h) 전에
    g1) 산소 종을 포함하는 제 3 가스 혼합물을 공급하는 단계; 및
    g2) 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 단계를 더 포함하는, 막을 선택적으로 증착하는 방법.
  14. 제 13 항에 있어서,
    g3) 상기 단계 a) 내지 상기 단계 g2) 를 1 회 이상 반복하는 단계를 더 포함하는, 막을 선택적으로 증착하는 방법.
  15. 제 13 항에 있어서,
    상기 제 3 가스 혼합물은 분자 산소 (O2), 오존 (O3), 물 (H2O), 이산화탄소 (CO2), 일산화탄소 (CO), 및 아산화질소 (NO) 로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 포함하는, 막을 선택적으로 증착하는 방법.
  16. 제 13 항에 있어서,
    상기 미리 결정된 기간은 0.5 초 내지 30 초의 범위인, 막을 선택적으로 증착하는 방법.
  17. 제 12 항에 있어서,
    상기 기판은 제 1 실리콘 다이옥사이드 층, 상기 제 1 실리콘 다이옥사이드 층 위에 배치된 실리콘 나이트라이드 층 및 상기 실리콘 나이트라이드 층 위에 배치된 제 2 실리콘 다이옥사이드 층을 포함하고,
    상기 플루오로카본 층은 상기 실리콘 나이트라이드 층 및 상기 제 2 실리콘 다이옥사이드 층의 측벽들 상에 선택적으로 증착되고, 그리고
    상기 막은 상기 제 1 실리콘 다이옥사이드 층 및 상기 제 2 실리콘 다이옥사이드 층의 평면형 영역들 상에 선택적으로 증착되고 상기 실리콘 나이트라이드 층 및 상기 제 2 실리콘 다이옥사이드 층의 상기 측벽들 상의 상기 플루오로카본 층에 의해 실질적으로 차단되는, 막을 선택적으로 증착하는 방법.
  18. 제 8 항에 있어서,
    상기 기판은 제 1 실리콘 나이트라이드 층, 상기 제 1 실리콘 나이트라이드 층 위에 배치된 실리콘 다이옥사이드 층 및 상기 실리콘 다이옥사이드 층 위에 배치된 제 2 실리콘 나이트라이드 층을 포함하고,
    상기 플루오로카본 층은 상기 실리콘 다이옥사이드 층 및 상기 제 2 실리콘 나이트라이드 층의 측벽들 상에 선택적으로 증착되고, 그리고
    상기 막은 상기 제 1 실리콘 나이트라이드 층 및 상기 제 2 실리콘 나이트라이드 층의 평면형 영역들 상에 증착되고 상기 실리콘 다이옥사이드 층 및 상기 제 2 실리콘 나이트라이드 층의 상기 측벽들 상의 상기 플루오로카본 층에 의해 실질적으로 차단되는, 막을 선택적으로 증착하는 방법.
  19. 제 8 항에 있어서,
    상기 기판은 제 1 실리콘 다이옥사이드 층, 상기 제 1 실리콘 다이옥사이드 층 위에 배치된 실리콘 나이트라이드 층 및 상기 실리콘 나이트라이드 층 위에 배치된 제 2 실리콘 다이옥사이드 층을 포함하고,
    상기 플루오로카본 층은 상기 제 1 실리콘 다이옥사이드 층 및 상기 제 2 실리콘 다이옥사이드 층의 평면형 표면들 상에 선택적으로 증착되고, 그리고
    상기 막은 상기 실리콘 나이트라이드 층 및 상기 제 2 실리콘 다이옥사이드 층의 측벽들 상에 증착되고 상기 제 1 실리콘 다이옥사이드 층 및 상기 제 2 실리콘 다이옥사이드 층의 상기 평면형 표면들 상의 상기 플루오로카본 층에 의해 실질적으로 차단되는, 막을 선택적으로 증착하는 방법.
  20. 제 8 항에 있어서,
    상기 기판은 제 1 실리콘 나이트라이드 층, 상기 제 1 실리콘 나이트라이드 층 위에 배치된 실리콘 다이옥사이드 층 및 상기 실리콘 다이옥사이드 층 위에 배치된 제 2 실리콘 나이트라이드 층을 포함하고,
    상기 플루오로카본 층은 상기 제 1 실리콘 나이트라이드 층 및 상기 제 2 실리콘 나이트라이드 층의 평면형 표면들 상에 선택적으로 증착되고, 그리고
    상기 막은 상기 실리콘 다이옥사이드 층 및 상기 제 2 실리콘 나이트라이드 층의 측벽들 상에 증착되고 상기 제 1 실리콘 나이트라이드 층 및 상기 제 2 실리콘 나이트라이드 층의 상기 평면형 표면들 상의 상기 플루오로카본 층에 의해 실질적으로 차단되는, 막을 선택적으로 증착하는 방법.
  21. 제 12 항에 있어서,
    상기 막은 ALD 유전체 층을 포함하는, 막을 선택적으로 증착하는 방법.
  22. 제 12 항에 있어서,
    상기 막은 ALD 금속 층을 포함하는, 막을 선택적으로 증착하는 방법.
  23. 막을 선택적으로 증착하는 방법에 있어서,
    a) 기판을 프로세싱 챔버에 배치하는 단계로서, 상기 기판은 실리콘 옥사이드 (SiOz) 를 포함하는 제 1 노출된 재료 및 실리콘 (Si) 및 실리콘 나이트라이드 (SixNy) 로 구성된 그룹으로부터 선택되는 제 2 노출된 재료를 포함하고, 여기서 z, x 및 y는 원소들의 화학적 비율들을 정의하는 수들인, 상기 기판을 프로세싱 챔버에 배치하는 단계;
    b) 플루오로카본 종 및 수소 종을 포함하는 가스 혼합물을 공급하는 단계;
    c) 상기 기판 상에 플루오로카본 층을 증착하기 위해 제 1 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 (striking) 단계;
    d) 상기 프로세싱 챔버로부터 상기 가스 혼합물을 제거하는 단계;
    e) 상기 기판의 평면형 부분들로부터 상기 플루오로카본 층의 부분들을 제거하기 위해 이온 충격을 수행하는 단계; 및
    f) 상기 기판의 상기 평면형 부분들 상에 막을 선택적으로 증착하고 상기 플루오로카본 층을 사용하여 상기 기판의 측벽들 상에 상기 막의 증착을 실질적으로 차단하는 단계를 포함하는, 막을 선택적으로 증착하는 방법.
  24. 제 23 항에 있어서,
    상기 가스 혼합물은 플루오로카본 가스 (CaFb), 하이드로카본 가스 (HcCd), 하이드로플루오로카본 가스 (CeFfHg), 분자 수소 가스 (H2), 및 이들의 조합들로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 포함하고, 여기서 a, b, c, d, e, f, 및 g는 원소들의 화학적 비율들을 정의하는 수들인, 막을 선택적으로 증착하는 방법.
  25. 제 23 항에 있어서,
    상기 가스 혼합물은 헬륨 (He), 질소 (N2), 제논 (Xe), 크립톤 (Kr), 및 아르곤 (Ar) 으로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 더 포함하는, 막을 선택적으로 증착하는 방법.
  26. 제 23 항에 있어서,
    상기 단계 f) 는 원자 층 증착 (ALD) 을 수행하는 단계를 더 포함하는, 막을 선택적으로 증착하는 방법.
  27. 제 26 항에 있어서,
    상기 막은 ALD 유전체 층을 포함하는, 막을 선택적으로 증착하는 방법.
  28. 제 26 항에 있어서,
    상기 막은 ALD 금속 층을 포함하는, 막을 선택적으로 증착하는 방법.
  29. 막을 선택적으로 증착하는 방법에 있어서,
    a) 기판을 프로세싱 챔버에 배치하는 단계로서, 상기 기판은 실리콘 옥사이드 (SiOz) 를 포함하는 제 1 노출된 재료 및 실리콘 (Si) 및 실리콘 나이트라이드 (SixNy) 로 구성된 그룹으로부터 선택되는 제 2 노출된 재료를 포함하고, 여기서 z, x 및 y는 원소들의 화학적 비율들을 정의하는 수들인, 상기 기판을 프로세싱 챔버에 배치하는 단계;
    b) 플루오로카본 종 및 수소 종을 포함하는 가스 혼합물을 공급하는 단계;
    c) 상기 기판의 상기 제 2 노출된 재료 상에 플루오로카본 층을 증착하기 위해 제 1 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 단계;
    d) 상기 프로세싱 챔버로부터 상기 가스 혼합물을 제거하는 단계;
    e) 원자 층 증착을 사용하여 상기 제 1 노출된 재료 상에 막을 증착하는 단계;
    f) 상기 프로세싱 챔버로부터 반응물질들을 제거하는 단계;
    g) 상기 막의 머쉬롬화 (mushrooming) 없이 상기 제 1 노출된 재료 상에 상기 막을 증착하기 위해 상기 단계 b) 내지 상기 단계 e) 에서 상기 플루오로카본 층을 증착하는 단계 및 상기 단계 e) 및 상기 단계 f) 에서 상기 막을 증착하는 단계를 1 회 이상 반복하는 단계를 포함하는, 막을 선택적으로 증착하는 방법.
  30. 제 29 항에 있어서,
    상기 가스 혼합물은 플루오로카본 가스 (CaFb), 하이드로카본 가스 (HcCd), 하이드로플루오로카본 가스 (CeFfHg), 분자 수소 가스 (H2), 및 이들의 조합들로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 포함하고, 여기서 a, b, c, d, e, f, 및 g는 원소들의 화학적 비율들을 정의하는 수들인, 막을 선택적으로 증착하는 방법.
  31. 제 29 항에 있어서,
    상기 가스 혼합물은 헬륨 (He), 질소 (N2), 제논 (Xe), 크립톤 (Kr), 및 아르곤 (Ar) 으로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 더 포함하는, 막을 선택적으로 증착하는 방법.
  32. 막을 선택적으로 증착하는 방법에 있어서,
    a) 기판을 프로세싱 챔버에 배치하는 단계로서, 상기 기판은 실리콘 옥사이드 (SiOz) 를 포함하는 제 1 노출된 재료 및 실리콘 (Si) 및 실리콘 나이트라이드 (SixNy) 로 구성된 그룹으로부터 선택되는 제 2 노출된 재료를 포함하고, 여기서 z, x 및 y는 원소들의 화학적 비율들을 정의하는 수들인, 상기 기판을 프로세싱 챔버에 배치하는 단계;
    b) 플루오로카본 종 및 수소 종을 포함하는 가스 혼합물을 공급하는 단계;
    c) 상기 기판의 상기 제 2 노출된 재료 상에 플루오로카본 층을 증착하기 위해 제 1 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 단계;
    d) 상기 프로세싱 챔버로부터 상기 가스 혼합물을 제거하는 단계;
    e) 원자 층 증착을 사용하여 상기 제 1 노출된 재료 상에 막을 증착하는 단계;
    f) 상기 프로세싱 챔버로부터 반응물질들을 제거하는 단계;
    g) 활성화 단계를 수행하도록 제 2 가스 혼합물을 공급하고 제 2 미리 결정된 기간 동안 플라즈마를 스트라이킹하는 단계; 및
    h) 상기 프로세싱 챔버로부터 상기 제 2 가스 혼합물을 제거하는 단계를 포함하는, 막을 선택적으로 증착하는 방법.
  33. 제 32 항에 있어서,
    상기 활성화 단계는 상기 제 2 재료 상보다 상기 제 1 재료 상의 상기 플루오로카본 층을 우선적으로 제거하는, 막을 선택적으로 증착하는 방법.
  34. 제 32 항에 있어서,
    상기 단계 b) 내지 상기 단계 d) 에서 상기 플루오로카본 층의 증착;
    상기 단계 e) 및 상기 단계 f) 에서 상기 막의 증착; 및
    상기 단계 g) 및 상기 단계 h) 에서 상기 활성화 단계 중 적어도 하나를 반복하는 단계를 더 포함하는, 막을 선택적으로 증착하는 방법.
  35. 제 32 항에 있어서,
    상기 단계 g) 및 상기 단계 h) 에서 상기 활성화 단계는 상기 플루오로카본 층의 핵생성 결함들을 제거하도록 사용되는, 막을 선택적으로 증착하는 방법.
  36. 제 29 항에 있어서,
    상기 제 2 가스 혼합물은 헬륨 (He), 질소 (N2), 제논 (Xe), 크립톤 (Kr), 및 아르곤 (Ar) 으로 구성된 그룹으로부터 선택된 하나 이상의 가스들을 포함하는, 막을 선택적으로 증착하는 방법.
KR1020207031377A 2018-03-30 2019-03-22 플루오로카본 차단 층들을 사용하는 토포그래픽-선택적이고 영역-선택적인 ald KR20200128184A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862650351P 2018-03-30 2018-03-30
US62/650,351 2018-03-30
PCT/US2019/023582 WO2019190912A1 (en) 2018-03-30 2019-03-22 Topographically-selective and area-selective ald using fluorocarbon blocking layers

Publications (1)

Publication Number Publication Date
KR20200128184A true KR20200128184A (ko) 2020-11-11

Family

ID=68060718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207031377A KR20200128184A (ko) 2018-03-30 2019-03-22 플루오로카본 차단 층들을 사용하는 토포그래픽-선택적이고 영역-선택적인 ald

Country Status (3)

Country Link
KR (1) KR20200128184A (ko)
CN (1) CN112041966A (ko)
WO (1) WO2019190912A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687695A (zh) * 2020-12-24 2021-04-20 长江存储科技有限责任公司 一种三维存储器的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839040B2 (ja) * 1994-02-03 1998-12-16 アプライド マテリアルズ インコーポレイテッド 半導体基板のパッシベーション
US7176122B2 (en) * 2003-03-04 2007-02-13 Intel Corporation Dielectric with sidewall passivating layer
US9290848B2 (en) * 2014-06-30 2016-03-22 Tokyo Electron Limited Anisotropic etch of copper using passivation
US9716005B1 (en) * 2016-03-18 2017-07-25 Applied Materials, Inc. Plasma poisoning to enable selective deposition
JP2017222928A (ja) * 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積

Also Published As

Publication number Publication date
WO2019190912A1 (en) 2019-10-03
CN112041966A (zh) 2020-12-04

Similar Documents

Publication Publication Date Title
US9659791B2 (en) Metal removal with reduced surface roughness
TWI662617B (zh) 無鹵素之氣相矽蝕刻
KR102457289B1 (ko) 박막 증착 방법 및 반도체 장치의 제조 방법
US9947549B1 (en) Cobalt-containing material removal
US10465294B2 (en) Oxide and metal removal
US9378969B2 (en) Low temperature gas-phase carbon removal
KR102479806B1 (ko) 유동성 저-k 유전체 갭필 처리
US9406523B2 (en) Highly selective doped oxide removal method
KR102550244B1 (ko) 유전체 재료의 식각을 위한 사전 세척
JP2021061397A (ja) 周期的プラズマ増強堆積プロセスによって形状選択的な酸化シリコン膜を形成する方法
KR20210036830A (ko) 기판 처리 방법
US8980763B2 (en) Dry-etch for selective tungsten removal
US20140342569A1 (en) Near surface etch selectivity enhancement
JP7422557B2 (ja) 基板処理方法および基板処理装置
JP2024045236A (ja) プラズマ処理装置および基板処理装置
TW201611096A (zh) 利用共形碳薄膜減低臨界尺寸之方法
US11651967B2 (en) Non-atomic layer deposition (ALD) method of forming sidewall passivation layer during high aspect ratio carbon layer etch
JP6504989B2 (ja) エッチング方法
US20210020445A1 (en) Processing Of Workpieces Using Deposition Process And Etch Process
KR20200128184A (ko) 플루오로카본 차단 층들을 사용하는 토포그래픽-선택적이고 영역-선택적인 ald
TW202240661A (zh) 基板處理方法
JP7233173B2 (ja) トレンチの側壁又は平坦面上に選択的に窒化ケイ素膜を形成する方法
CN113035708A (zh) 基片处理方法和基片处理装置
JPH04137532A (ja) 表面処理方法及びその装置
KR102669793B1 (ko) 원자층 식각을 포함하는 연속 공정

Legal Events

Date Code Title Description
E902 Notification of reason for refusal