JP2738624B2 - セラミック配線基板 - Google Patents
セラミック配線基板Info
- Publication number
- JP2738624B2 JP2738624B2 JP4164689A JP16468992A JP2738624B2 JP 2738624 B2 JP2738624 B2 JP 2738624B2 JP 4164689 A JP4164689 A JP 4164689A JP 16468992 A JP16468992 A JP 16468992A JP 2738624 B2 JP2738624 B2 JP 2738624B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- semiconductor element
- layer
- wiring board
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子が搭載される
回路配線基板や半導体素子を収容する半導体素子収納用
パッケージに好適に使用されるセラミック配線基板に関
するものである。
回路配線基板や半導体素子を収容する半導体素子収納用
パッケージに好適に使用されるセラミック配線基板に関
するものである。
【０００２】
【従来の技術】従来、半導体素子が搭載される回路配線
基板や半導体素子を収容する半導体素子収納用パッケー
ジ等に使用されるセラミック配線基板は電気絶縁性に優
れた酸化アルミニウム焼結体から成る絶縁基体と、該絶
縁基体の表面に被着されたタングステン、モリブデン、
マンガン等から成る配線導体とにより構成されている。
基板や半導体素子を収容する半導体素子収納用パッケー
ジ等に使用されるセラミック配線基板は電気絶縁性に優
れた酸化アルミニウム焼結体から成る絶縁基体と、該絶
縁基体の表面に被着されたタングステン、モリブデン、
マンガン等から成る配線導体とにより構成されている。
【０００３】かかる従来のセラミック配線基板は一般
に、まず酸化アルミニウム粉末に有機溶剤、溶媒を添加
混合して泥漿状となすとともにこれをシート状に成形し
てセラミックグリーンシートを形成し、次に、タングス
テン、モリブデン、マンガン等の金属粉末に適当な有機
溶剤、溶媒を添加混合して得た金属ペーストを前記セラ
ミックグリーンシート表面にスクリーン印刷法等の厚膜
形成技術により所定パターンに印刷塗布し、最後に、前
記金属ペーストが所定パターンに印刷塗布されたセラミ
ックグリーンシートを還元雰囲気中、約1600℃の温度で
焼成し、酸化アルミニウム粉末とタングステン、モリブ
デン等の金属粉末とを焼成一体化させることによって製
作される。
に、まず酸化アルミニウム粉末に有機溶剤、溶媒を添加
混合して泥漿状となすとともにこれをシート状に成形し
てセラミックグリーンシートを形成し、次に、タングス
テン、モリブデン、マンガン等の金属粉末に適当な有機
溶剤、溶媒を添加混合して得た金属ペーストを前記セラ
ミックグリーンシート表面にスクリーン印刷法等の厚膜
形成技術により所定パターンに印刷塗布し、最後に、前
記金属ペーストが所定パターンに印刷塗布されたセラミ
ックグリーンシートを還元雰囲気中、約1600℃の温度で
焼成し、酸化アルミニウム粉末とタングステン、モリブ
デン等の金属粉末とを焼成一体化させることによって製
作される。
【０００４】尚、前記セラミック配線基板は通常、タン
グステン等から成る配線導体の表面に金層が間にニッケ
ル層を介して被着されており、該金層によって配線導体
の酸化腐食が有効に防止されているとともに配線導体と
半導体素子の各電極との電気的接続が良好なものとなっ
ている。
グステン等から成る配線導体の表面に金層が間にニッケ
ル層を介して被着されており、該金層によって配線導体
の酸化腐食が有効に防止されているとともに配線導体と
半導体素子の各電極との電気的接続が良好なものとなっ
ている。
【０００５】また前記配線導体と金層との間に介在され
るニッケル層は配線導体を構成するタングステン、モリ
ブデン等と金層との接合性が悪く、両者を直接強固に被
着接合させることができないため両者を強固に接合させ
るための密着層として作用する層である。
るニッケル層は配線導体を構成するタングステン、モリ
ブデン等と金層との接合性が悪く、両者を直接強固に被
着接合させることができないため両者を強固に接合させ
るための密着層として作用する層である。
【０００６】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子は高性能化が急激に進み、半導体素子に出し
入れされる電気信号もパルス幅の短い、高周波のものと
なってきた。そのためこの半導体素子を従来のセラミッ
ク配線基板に搭載、収容し、しかる後、配線導体を介し
て半導体素子に電気信号を伝達させた場合、配線導体の
表面に被着させたニッケル層が磁性材料であるため磁場
が残留し、これが次に伝達される電気信号にノイズとな
って入り込み半導体素子を誤動作させるという欠点を招
来した。
半導体素子は高性能化が急激に進み、半導体素子に出し
入れされる電気信号もパルス幅の短い、高周波のものと
なってきた。そのためこの半導体素子を従来のセラミッ
ク配線基板に搭載、収容し、しかる後、配線導体を介し
て半導体素子に電気信号を伝達させた場合、配線導体の
表面に被着させたニッケル層が磁性材料であるため磁場
が残留し、これが次に伝達される電気信号にノイズとな
って入り込み半導体素子を誤動作させるという欠点を招
来した。
【０００７】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は搭載、収容される半導体素子に誤動作を
起こさせることなく、長期間にわたり正常、且つ安定に
作動させることができるセラミック配線基板を提供する
ことにある。
で、その目的は搭載、収容される半導体素子に誤動作を
起こさせることなく、長期間にわたり正常、且つ安定に
作動させることができるセラミック配線基板を提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明はセラミック体上
にタングステン、モリブデン、マンガンの少なくとも1
種から成る配線導体を被着させて成るセラミック配線基
板であって、前記配線導体の表面が厚さ0.1 μm 以上の
白金層と、厚さ0.05μm 以上の金層とで被覆されている
ことを特徴とするものである。
にタングステン、モリブデン、マンガンの少なくとも1
種から成る配線導体を被着させて成るセラミック配線基
板であって、前記配線導体の表面が厚さ0.1 μm 以上の
白金層と、厚さ0.05μm 以上の金層とで被覆されている
ことを特徴とするものである。
【０００９】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 は本発明のセラミック配線基板の一実施例を示
す断面図であり、1 は絶縁基体、2 は配線導体である。
る。図1 は本発明のセラミック配線基板の一実施例を示
す断面図であり、1 は絶縁基体、2 は配線導体である。
【００１０】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁性に優れた材料から成り、
例えば酸化アルミニウム質焼結体から成る場合にはアル
ミナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、
マグネシア(MgO) 等の原料粉末に適当な有機溶剤、溶媒
を添加混合して泥漿状となすとともにこれを従来周知の
ドクターブレード法やカレンダーロール法を採用するこ
とによってセラミックグリーンシート( セラミック生シ
ート) を形成し、しかる後、前記セラミックグリーンシ
ートに適当な打ち抜き加工を施し、所定形状となすとと
もに高温( 約1600℃) で焼成することによって、或いは
アルミナ等の原料粉末に適当な有機溶剤、溶媒を添加混
合するとともに該原料粉末をプレス成形機によって所定
形状に成形し、次に前記成形体を約1600℃の温度で焼成
することによって製作される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁性に優れた材料から成り、
例えば酸化アルミニウム質焼結体から成る場合にはアル
ミナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、
マグネシア(MgO) 等の原料粉末に適当な有機溶剤、溶媒
を添加混合して泥漿状となすとともにこれを従来周知の
ドクターブレード法やカレンダーロール法を採用するこ
とによってセラミックグリーンシート( セラミック生シ
ート) を形成し、しかる後、前記セラミックグリーンシ
ートに適当な打ち抜き加工を施し、所定形状となすとと
もに高温( 約1600℃) で焼成することによって、或いは
アルミナ等の原料粉末に適当な有機溶剤、溶媒を添加混
合するとともに該原料粉末をプレス成形機によって所定
形状に成形し、次に前記成形体を約1600℃の温度で焼成
することによって製作される。
【００１１】また前記絶縁基体1 の上面には配線導体2
が被着されており、該配線導体2 は絶縁基体1 の上面に
搭載、収容される半導体素子3 を外部電気回路等に接続
する際の導電路として作用する。前記配線導体2 はタン
グステン、モリブデン、マンガンの少なくとも1 種から
から成り、該タングステン等の金属粉末に適当な有機溶
剤、溶媒を添加混合して得た金属ペーストを絶縁基体1
となるセラミックグリーンシート等の表面に予め従来周
知のスクリーン印刷法等の厚膜形成技術を採用し所定パ
ターンに印刷塗布しておくことによって絶縁基体1 の上
面に被着される。
が被着されており、該配線導体2 は絶縁基体1 の上面に
搭載、収容される半導体素子3 を外部電気回路等に接続
する際の導電路として作用する。前記配線導体2 はタン
グステン、モリブデン、マンガンの少なくとも1 種から
から成り、該タングステン等の金属粉末に適当な有機溶
剤、溶媒を添加混合して得た金属ペーストを絶縁基体1
となるセラミックグリーンシート等の表面に予め従来周
知のスクリーン印刷法等の厚膜形成技術を採用し所定パ
ターンに印刷塗布しておくことによって絶縁基体1 の上
面に被着される。
【００１２】前記配線導体2 はまたその表面に白金層4
が被着されており、該白金層4 によって配線導体2 は被
覆されている。
が被着されており、該白金層4 によって配線導体2 は被
覆されている。
【００１３】前記白金層4 は配線導体2 の表面に後述す
る金層5 を被着させる際、配線導体2 と金層5 とを強固
に被着接合させる作用を為し、通常、電解メッキ法等に
よって配線導体2 の露出する表面に被着される。尚、前
記白金層4 は非磁性材料であるため配線導体2 に周波数
の高い電気信号が伝達されたとしても白金層4 に磁場が
残留することはなく、その結果、白金層4 に残留する磁
場によって配線導体2 に次に伝達される電気信号にノイ
ズが入り込むことは皆無で、半導体素子3 をつねに正
常、且つ安定に作動させることが可能となる。
る金層5 を被着させる際、配線導体2 と金層5 とを強固
に被着接合させる作用を為し、通常、電解メッキ法等に
よって配線導体2 の露出する表面に被着される。尚、前
記白金層4 は非磁性材料であるため配線導体2 に周波数
の高い電気信号が伝達されたとしても白金層4 に磁場が
残留することはなく、その結果、白金層4 に残留する磁
場によって配線導体2 に次に伝達される電気信号にノイ
ズが入り込むことは皆無で、半導体素子3 をつねに正
常、且つ安定に作動させることが可能となる。
【００１４】また前記白金層4 はその厚みが0.1 μm 未
満となると配線導体2 に金層5 を強固に被着接合させる
のが困難となるため前記白金層4 はその厚みが0.1 μm
以上に特定され、経済的な点を考慮すると0.1 乃至3.0
μm の範囲とすることが好ましい。
満となると配線導体2 に金層5 を強固に被着接合させる
のが困難となるため前記白金層4 はその厚みが0.1 μm
以上に特定され、経済的な点を考慮すると0.1 乃至3.0
μm の範囲とすることが好ましい。
【００１５】前記白金層4 は更にその表面に金層5 が被
着されており、該金層5 によって配線導体2 及び白金層
4 が被覆されている。
着されており、該金層5 によって配線導体2 及び白金層
4 が被覆されている。
【００１６】前記金層5 は配線導体2 の酸化腐食を有効
に防止するとともに配線導体2 と半導体素子3 等との電
気的接続を良好とする作用を為し、通常、電解メッキ法
等によって白金層4 の露出する表面に被着される。尚、
前記金層4 は非磁性材料であるため配線導体2 に周波数
の高い電気信号が伝達されたとしても金層5 に磁場が残
留することはなく、その結果、金層5 に残留する磁場に
よって配線導体2 に次に伝達される電気信号にノイズが
入り込むことは皆無で、半導体素子3 をつねに正常、且
つ安定に作動させることが可能となる。
に防止するとともに配線導体2 と半導体素子3 等との電
気的接続を良好とする作用を為し、通常、電解メッキ法
等によって白金層4 の露出する表面に被着される。尚、
前記金層4 は非磁性材料であるため配線導体2 に周波数
の高い電気信号が伝達されたとしても金層5 に磁場が残
留することはなく、その結果、金層5 に残留する磁場に
よって配線導体2 に次に伝達される電気信号にノイズが
入り込むことは皆無で、半導体素子3 をつねに正常、且
つ安定に作動させることが可能となる。
【００１７】また前記金層4 はその厚みが0.05μm 未満
となると半導体素子3 等を配線導体2 に対し良好に電気
的接続するのが困難となるため前記金層5 はその厚みが
0.05μm 以上に特定され、経済的な点を考慮すると0.05
乃至3.0 μm の範囲とすることが好ましい。
となると半導体素子3 等を配線導体2 に対し良好に電気
的接続するのが困難となるため前記金層5 はその厚みが
0.05μm 以上に特定され、経済的な点を考慮すると0.05
乃至3.0 μm の範囲とすることが好ましい。
【００１８】かくして本発明のセラミック配線基板によ
れば配線導体2 に半導体素子3 等を電気的に接続し、配
線導体2 を介して半導体素子3 に電気信号を出し入れす
ることによって回路配線基板や半導体素子収納用パッケ
ージとして機能する。
れば配線導体2 に半導体素子3 等を電気的に接続し、配
線導体2 を介して半導体素子3 に電気信号を出し入れす
ることによって回路配線基板や半導体素子収納用パッケ
ージとして機能する。
【００１９】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２０】
【発明の効果】本発明によればセラミック体上に被着さ
せた配線導体を厚さが0.1 μm 以上の白金層と、厚さが
0.05μm 以上の金層とで被覆したことから配線導体の酸
化腐食を有効に防止して、且つ配線導体に半導体素子等
を強固に電気的接続することが可能となる。
せた配線導体を厚さが0.1 μm 以上の白金層と、厚さが
0.05μm 以上の金層とで被覆したことから配線導体の酸
化腐食を有効に防止して、且つ配線導体に半導体素子等
を強固に電気的接続することが可能となる。
【００２１】また本発明によれば配線導体を非磁性材料
である白金と金で被覆したことから配線導体に高周波の
電気信号が伝達したとしても磁場が残留することはな
く、該残留磁場によって配線導体に次に伝達される電気
信号にノイズが入り込むことが皆無となって半導体素子
を常に、正常、且つ安定に作動させることが可能とな
る。
である白金と金で被覆したことから配線導体に高周波の
電気信号が伝達したとしても磁場が残留することはな
く、該残留磁場によって配線導体に次に伝達される電気
信号にノイズが入り込むことが皆無となって半導体素子
を常に、正常、且つ安定に作動させることが可能とな
る。
【図１】本発明のセラミック配線基板の一実施例を示す
断面図である。
断面図である。
１・・・・・絶縁基体 ２・・・・・配線導体 ３・・・・・半導体素子 ４・・・・・白金層 ５・・・・・金層
Claims (1)
- 【請求項１】セラミック体上にタングステン、モリブデ
ン、マンガンの少なくとも１種から成る配線導体を形成
したセラミック配線基板であって、前記配線導体は、そ
の表面に直接、厚さが０．１μｍ以上の白金層が被着さ
れており、かつ該白金層上には厚さが０．０５μｍ以上
の金層が被着されていることを特徴とするセラミック配
線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4164689A JP2738624B2 (ja) | 1992-06-23 | 1992-06-23 | セラミック配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4164689A JP2738624B2 (ja) | 1992-06-23 | 1992-06-23 | セラミック配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH066000A JPH066000A (ja) | 1994-01-14 |
| JP2738624B2 true JP2738624B2 (ja) | 1998-04-08 |
Family
ID=15797989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4164689A Expired - Fee Related JP2738624B2 (ja) | 1992-06-23 | 1992-06-23 | セラミック配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738624B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104349586A (zh) * | 2013-07-31 | 2015-02-11 | 黄小蔓 | 一种陶瓷基锰覆线pcb及其制备方法 |
| JP2018037527A (ja) | 2016-08-31 | 2018-03-08 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109658A (ja) * | 1990-08-30 | 1992-04-10 | Electroplating Eng Of Japan Co | 電子部品パッケージ |
-
1992
- 1992-06-23 JP JP4164689A patent/JP2738624B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH066000A (ja) | 1994-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2738624B2 (ja) | セラミック配線基板 | |
| JP2777031B2 (ja) | 多層配線基板 | |
| JP3152768B2 (ja) | 多層配線基板 | |
| JP3085622B2 (ja) | 電子素子搭載用基板の製造方法 | |
| JP2958188B2 (ja) | 多層配線基板 | |
| JP3340035B2 (ja) | イメージセンサー装置 | |
| JPH11176998A (ja) | 配線基板 | |
| JP3080491B2 (ja) | 配線パターン | |
| JP3311952B2 (ja) | 配線基板 | |
| JP2962921B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2849607B2 (ja) | メタライズ金属層を有するセラミック基板の製造方法 | |
| JPH10107240A (ja) | イメージセンサー素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002232118A (ja) | 配線基板及びその製造方法 | |
| JP3323071B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000260896A (ja) | 半導体素子収納用パッケージ | |
| JP3318456B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0794839A (ja) | 回路基板 | |
| JP2902832B2 (ja) | 表面実装用電子部品 | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JP2763470B2 (ja) | 配線基板 | |
| JP2828531B2 (ja) | 半導体素子収納用パッケージ | |
| JPH09266124A (ja) | コンデンサ素子の実装構造 | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |