JP2728703B2 - 表示装置およびその作動方法 - Google Patents
表示装置およびその作動方法Info
- Publication number
- JP2728703B2 JP2728703B2 JP63306206A JP30620688A JP2728703B2 JP 2728703 B2 JP2728703 B2 JP 2728703B2 JP 63306206 A JP63306206 A JP 63306206A JP 30620688 A JP30620688 A JP 30620688A JP 2728703 B2 JP2728703 B2 JP 2728703B2
- Authority
- JP
- Japan
- Prior art keywords
- row
- group
- data
- addressed
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
- H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0235—Field-sequential colour display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
Landscapes
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Vehicle Body Suspensions (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Description
【発明の詳細な説明】 本発明は表示装置に関し、特に液晶表示装置に関す
る。
る。
ヨーロッパ特許出願公開番号第0261901A号に記載され
ているようなピクセルの行を有する表示のための既存の
グループ時間多重アドレス指定技術（group time−mult
iplex addressing technique）では、アドレス指定が行
のグループを同時にセットすることを含み、各グループ
は、１つのグループ内の行が２進累進を呈示するアドレ
ス指定シーケンスにおける時間的間隔を有する隣接行と
系列を形成するようにアドレス指定シーケンスにおいて
離間された複数の行よりなる。２ビット多重化に対して
は、この技術は４つのグレーレベルを有する表示を与え
る。これが２つの独立して付勢可能な領域（空間的ディ
ザー（spatial−dither）として知られている）でもっ
て１つのピクセルをアドレスする計画と組合せられた場
合には、16のレベルを有する表示が実現されうる。
ているようなピクセルの行を有する表示のための既存の
グループ時間多重アドレス指定技術（group time−mult
iplex addressing technique）では、アドレス指定が行
のグループを同時にセットすることを含み、各グループ
は、１つのグループ内の行が２進累進を呈示するアドレ
ス指定シーケンスにおける時間的間隔を有する隣接行と
系列を形成するようにアドレス指定シーケンスにおいて
離間された複数の行よりなる。２ビット多重化に対して
は、この技術は４つのグレーレベルを有する表示を与え
る。これが２つの独立して付勢可能な領域（空間的ディ
ザー（spatial−dither）として知られている）でもっ
て１つのピクセルをアドレスする計画と組合せられた場
合には、16のレベルを有する表示が実現されうる。
本発明の１つの目的は１つの表示内のグレーレベルの
数を多くなしうるグループ時間多重化技術を提供するこ
とである。
数を多くなしうるグループ時間多重化技術を提供するこ
とである。
本発明においては、表示装置の作動方法であって、該
表示装置はピクセルの列を具備し、各ピクセルは二安定
の記憶装置を有する少くとも２つの個別に付勢可能な区
域を具備し、それにより第１の複数（Ｎ）の輝度値のな
かの任意の１つの輝度値に設定されることができるよう
になっており、該ピクセルは行をなして配列されてお
り、各行はアドレス動作の目的のために少くとも１つの
行を具備する行の集団に区分され、該行の集団は表示全
体にわたり予め定められた順序で相互に離隔しており、
該作動方法は表示期間の間表示用の画像をあらわすデー
タを受理し、該データは第２の複数（Ｍ）に等しい区分
（D0,D1,D2）に形成され、各区分は輝度値の該第１の複
数（Ｎ）の輝度をあらわす複数のデータビットを示し、
且つ前記各区分は輝度についての重要度の相異なる水準
をあらわすために重要度に対応する時間長の間表示さ
れ、そして各表示期間の間複数のアドレス動作の回数だ
け表示装置をアドレス動作し、第１のアドレス時におい
ては行集団の第１の群がアドレスされ、各行集団は該デ
ータ区分の個々についてアドレスされ、第２のアドレス
時においては行集団の第２の群がアドレスされ、各行集
団は該データ区分の個々についてアドレスされ、以後順
次行われ、行集団の空間のあらかじめ決められたシーケ
ンスは表示期間の全体にわたって各行集団が前記時間長
の間それぞれのデータ区分（D0,D1,D2）のおのおのをも
って付勢されるように行なわれることを特徴とする表示
装置の作動方法が提供される。
表示装置はピクセルの列を具備し、各ピクセルは二安定
の記憶装置を有する少くとも２つの個別に付勢可能な区
域を具備し、それにより第１の複数（Ｎ）の輝度値のな
かの任意の１つの輝度値に設定されることができるよう
になっており、該ピクセルは行をなして配列されてお
り、各行はアドレス動作の目的のために少くとも１つの
行を具備する行の集団に区分され、該行の集団は表示全
体にわたり予め定められた順序で相互に離隔しており、
該作動方法は表示期間の間表示用の画像をあらわすデー
タを受理し、該データは第２の複数（Ｍ）に等しい区分
（D0,D1,D2）に形成され、各区分は輝度値の該第１の複
数（Ｎ）の輝度をあらわす複数のデータビットを示し、
且つ前記各区分は輝度についての重要度の相異なる水準
をあらわすために重要度に対応する時間長の間表示さ
れ、そして各表示期間の間複数のアドレス動作の回数だ
け表示装置をアドレス動作し、第１のアドレス時におい
ては行集団の第１の群がアドレスされ、各行集団は該デ
ータ区分の個々についてアドレスされ、第２のアドレス
時においては行集団の第２の群がアドレスされ、各行集
団は該データ区分の個々についてアドレスされ、以後順
次行われ、行集団の空間のあらかじめ決められたシーケ
ンスは表示期間の全体にわたって各行集団が前記時間長
の間それぞれのデータ区分（D0,D1,D2）のおのおのをも
って付勢されるように行なわれることを特徴とする表示
装置の作動方法が提供される。
また本発明においては表示装置であって該表示装置は
ピクセルの例であって、各ピクセルは二安定の記憶特性
を有する少くとも２つの個別に付勢可能な区域を具備
し、それにより第１の複数（Ｎ）の輝度値のなかの任意
の１つの輝度値に設定されることができ、該ピクセルは
行に配列され該行はアドレス動作の目的のために少くと
も１つの行を有する第２の複数（Ｍ）の行の集団に区分
され、該行の集団は表示装置の全体にわたり予め定めら
れたシーケンスで相互に離隔されており、表示装置の作
動手段は、表示期間の間表示用の画像をあらわすデータ
を受理する手段（2,6,38,22,24）を包含し、該データは
前記第２の複数（Ｍ）と等しい区分（D0,D1,D2）に形成
され、各区分は該第１の複数（Ｎ）の輝度値をあらわす
複数のデータビットを含み、各区分は輝度の重要性の相
異なる重要性をあらわす、重要性に対応する時間長の間
表示され、 各表示期間の間の複数のアドレス回数だけ表示装置を
アドレスする手段（6,22,24）は、第１のアドレス期間
においては行集団の第１の群がアドレスされ各行集団は
データ区分の個々についてアドレスされ、第２のアドレ
ス期間においては行集団の第２の群がアドレスされ、各
行集団は前記データ区分の個々についてアドレスされ、
以後順次に行れ、行集団の空間のあらかじめきめられた
シーケンスはデータ区分の重要度に対応し、表示期間の
全体にわたり、各行集団が前記時間長の間それぞれのデ
ータ区分（D0,D1,D2）の各々をもって付勢されるように
構成されたことを特徴とする表示装置が提供される。
ピクセルの例であって、各ピクセルは二安定の記憶特性
を有する少くとも２つの個別に付勢可能な区域を具備
し、それにより第１の複数（Ｎ）の輝度値のなかの任意
の１つの輝度値に設定されることができ、該ピクセルは
行に配列され該行はアドレス動作の目的のために少くと
も１つの行を有する第２の複数（Ｍ）の行の集団に区分
され、該行の集団は表示装置の全体にわたり予め定めら
れたシーケンスで相互に離隔されており、表示装置の作
動手段は、表示期間の間表示用の画像をあらわすデータ
を受理する手段（2,6,38,22,24）を包含し、該データは
前記第２の複数（Ｍ）と等しい区分（D0,D1,D2）に形成
され、各区分は該第１の複数（Ｎ）の輝度値をあらわす
複数のデータビットを含み、各区分は輝度の重要性の相
異なる重要性をあらわす、重要性に対応する時間長の間
表示され、 各表示期間の間の複数のアドレス回数だけ表示装置を
アドレスする手段（6,22,24）は、第１のアドレス期間
においては行集団の第１の群がアドレスされ各行集団は
データ区分の個々についてアドレスされ、第２のアドレ
ス期間においては行集団の第２の群がアドレスされ、各
行集団は前記データ区分の個々についてアドレスされ、
以後順次に行れ、行集団の空間のあらかじめきめられた
シーケンスはデータ区分の重要度に対応し、表示期間の
全体にわたり、各行集団が前記時間長の間それぞれのデ
ータ区分（D0,D1,D2）の各々をもって付勢されるように
構成されたことを特徴とする表示装置が提供される。
アドレスされた後には、ピクセル要素は、次のアドレ
ス指定が生ずるまでセットされた状態にとどまるかある
いはその状態に維持される。従って、セットされている
ピクセルの持続期間はそのピクセルの集団とそのグルー
プにおける次の集団との間のアドレス指定シーケンスに
おける時間的間隔に依存し、この間隔は前述のように１
つのグループにおいて等比数列関係を有する。このよう
にして、アドレス指定手段は所定の画像に対する１つの
アドレスにおける第１の予め定められた期間のあいだ１
つの集団（collection）をセットし、次にその画像に対
する他のアドレスにおける第２の予め定められた期間の
あいだその集団をセットし、それによって所定の画像に
対する１つの集団の異なるアドレスに対して異なるセッ
ト時間を与えるように作用する。
ス指定が生ずるまでセットされた状態にとどまるかある
いはその状態に維持される。従って、セットされている
ピクセルの持続期間はそのピクセルの集団とそのグルー
プにおける次の集団との間のアドレス指定シーケンスに
おける時間的間隔に依存し、この間隔は前述のように１
つのグループにおいて等比数列関係を有する。このよう
にして、アドレス指定手段は所定の画像に対する１つの
アドレスにおける第１の予め定められた期間のあいだ１
つの集団（collection）をセットし、次にその画像に対
する他のアドレスにおける第２の予め定められた期間の
あいだその集団をセットし、それによって所定の画像に
対する１つの集団の異なるアドレスに対して異なるセッ
ト時間を与えるように作用する。
各ピクセル要素は多数の選択的にセットしうる状態を
有することが好ましく、Ｎはその状態の数に等しい。従
って、グループ時間多重化と空間的ディザーの順序を等
しくすることによって、必要とされる所定の数のグレー
レベルに対して両方の技術の最高の能率的かつ効率的動
作が実現されうる。
有することが好ましく、Ｎはその状態の数に等しい。従
って、グループ時間多重化と空間的ディザーの順序を等
しくすることによって、必要とされる所定の数のグレー
レベルに対して両方の技術の最高の能率的かつ効率的動
作が実現されうる。
本発明の１つの具体例においては、表示のための１つ
の画像を表わす信号の各部分に依存してそれぞれ選択的
にセット可能なピクセル要素の格子と、 予め定められたシーケンスに従ってピクセル要素の集
団についての時間多重アドレス指定を行う手段を具備
し、 前記アドレス指定を行う手段が１つのグループの集団
をセットするための手段を含み、前記グループは、３ま
たはそれ以上に対応する整数である共通の比Ｎを有する
等比数列を呈示するアドレス指定シーケンスにおいて時
間的間隔を有する隣接集団とともに前記グループにおけ
る集団が系列を形成するようにアドレス指定シーケンス
における離間した複数の集団よりなる表示装置が構成さ
れる。
の画像を表わす信号の各部分に依存してそれぞれ選択的
にセット可能なピクセル要素の格子と、 予め定められたシーケンスに従ってピクセル要素の集
団についての時間多重アドレス指定を行う手段を具備
し、 前記アドレス指定を行う手段が１つのグループの集団
をセットするための手段を含み、前記グループは、３ま
たはそれ以上に対応する整数である共通の比Ｎを有する
等比数列を呈示するアドレス指定シーケンスにおいて時
間的間隔を有する隣接集団とともに前記グループにおけ
る集団が系列を形成するようにアドレス指定シーケンス
における離間した複数の集団よりなる表示装置が構成さ
れる。
本発明による装置においては、付加的なラインおよび
ドライバ、または高解度の空間的ディザーあるいは非常
に高速のスイッチング時間を必要とすることなしに双安
定のセット可能なピクセル要素の効果的なアドレス指定
を可能にする。
ドライバ、または高解度の空間的ディザーあるいは非常
に高速のスイッチング時間を必要とすることなしに双安
定のセット可能なピクセル要素の効果的なアドレス指定
を可能にする。
１つのピクセルは１またはそれ以上の液晶セルよりな
ることが好ましい。
ることが好ましい。
本発明による装置はカラー表示とモノクロム表示に適
用しうる。
用しうる。
本発明の１つの具体例においては、本発明による表示
装置のためのフォーマット、例えば本明細書に記載され
ているフォーマットの信号の発生に適したおよび／また
はそのために設計された装置を提供する。本発明のさら
に他のこのような信号の発生のために適したおよび／ま
たはそのために設計された装置、およびそのような信号
を処理するための装置を提供する。従って、例えば、本
発明は本明細書に記述されている態様で表示装置をアド
レスするために適したおよび／またはそのために設計さ
れたドライバ集積回路を具現する。
装置のためのフォーマット、例えば本明細書に記載され
ているフォーマットの信号の発生に適したおよび／また
はそのために設計された装置を提供する。本発明のさら
に他のこのような信号の発生のために適したおよび／ま
たはそのために設計された装置、およびそのような信号
を処理するための装置を提供する。従って、例えば、本
発明は本明細書に記述されている態様で表示装置をアド
レスするために適したおよび／またはそのために設計さ
れたドライバ集積回路を具現する。
本明細書の他の個所に示されているように、Ｎは３を
含む上述した任意の整数値を有しうる。特に有益な値は
４、８および16であり、これらの値は空間的ディザーに
ついて特に効果的かつ能率的な動作を与え、それぞれ
２、３および４のオーダ（すなわち各ピクセルにつき独
立にセットしうる領域の数）をそれぞれ有する。
含む上述した任意の整数値を有しうる。特に有益な値は
４、８および16であり、これらの値は空間的ディザーに
ついて特に効果的かつ能率的な動作を与え、それぞれ
２、３および４のオーダ（すなわち各ピクセルにつき独
立にセットしうる領域の数）をそれぞれ有する。
以下図面を参照して本発明の実施例につき説明しよ
う。
う。
この実施例は、空間的ディザーを用いた強誘電体液晶
表示のように１つの組の個別的輝度状態を有する表示上
にグレースケールを与えるための技術に関する。
表示のように１つの組の個別的輝度状態を有する表示上
にグレースケールを与えるための技術に関する。
それぞれＮ個のグレーレベルまたは選択的にセットし
うる状態を有するピクセルによる表示の場合には、感知
される輝度状態すなわちグレーレベルの数が時間ディザ
ー（time dither）を用いることによって増加される。
すなわち、中間のグレーレベルが感知されるようなパタ
ーンでピクセルが１つの状態から他の状態に移動されう
る。これを行う都合の良い方法は長さがＮ倍だけ異なる
Ｍ個の時間周期を１組として用いることによる方法であ
る。ピクセルは、NM個の利用しうるグレーレベルを与え
る各時間周期のあいだ異なるグレーレベルにセットされ
うる。かくして、この技法は、表示上の所定のピクセル
がとりうる状態の数によってセットされる基数で作用す
る。マトリクス・アドレスされる表示はライン毎に（li
ne by line）書き込まれ、これはウエイトづけされた時
間周期を割当てる場合に考慮されなければならない。
うる状態を有するピクセルによる表示の場合には、感知
される輝度状態すなわちグレーレベルの数が時間ディザ
ー（time dither）を用いることによって増加される。
すなわち、中間のグレーレベルが感知されるようなパタ
ーンでピクセルが１つの状態から他の状態に移動されう
る。これを行う都合の良い方法は長さがＮ倍だけ異なる
Ｍ個の時間周期を１組として用いることによる方法であ
る。ピクセルは、NM個の利用しうるグレーレベルを与え
る各時間周期のあいだ異なるグレーレベルにセットされ
うる。かくして、この技法は、表示上の所定のピクセル
がとりうる状態の数によってセットされる基数で作用す
る。マトリクス・アドレスされる表示はライン毎に（li
ne by line）書き込まれ、これはウエイトづけされた時
間周期を割当てる場合に考慮されなければならない。
第１図は、Ｎ＝４およびＭ＝３の組合配列で得られる
グレーレベルの数の示している。３つの時間周期はD0、
D1およびD2であり、この場合、D2/D1＝D1/D0＝４であ
る。各時間周期において、各ピクセルは４つの光出力状
態０、１、２、３のうちの１つをとりうる。１つの光出
力に対するグレーレベルは、その光出力がゼロである場
合にはそれに「１」を加えることによって与えられ、ピ
クセルのグレーレベルは１である。
グレーレベルの数の示している。３つの時間周期はD0、
D1およびD2であり、この場合、D2/D1＝D1/D0＝４であ
る。各時間周期において、各ピクセルは４つの光出力状
態０、１、２、３のうちの１つをとりうる。１つの光出
力に対するグレーレベルは、その光出力がゼロである場
合にはそれに「１」を加えることによって与えられ、ピ
クセルのグレーレベルは１である。
本発明によるマトリクス・アドレス指定配列（matrix
addressing scheme）では、ウエイトづけされた時間周
期D0、D1およびD2は、行が第２図に示されているように
スキャンされる順序の論理的結果である。これを実現す
るためには、表示のための画像を表わす信号は、それぞ
れ格子内のピクセル要素をセットするデータを示す複数
の部分よりなる。これらの各部分は複数のセクションま
たはビットによって構成され、１つのセクオンはその画
像における１つのアドレスについてピクセル要素に対す
るアドレス・データを表わす。従って、１つの部分にお
けるセクションの数は、任意のピクセル要素が１つの画
像に対してアドレスされるアドレス時間の数に等しい。
例えば、第２図の組合配列では、各部分は３つのセクシ
ョンD2、D1、D0よりなり、各ピクセル要素は１つの画像
に対して３回アドレスされる。長さがＮ倍だけ異なるＭ
個の時間周期を有する組合配列の場合には、表示装置に
おける行の最少数は （NM−１）／（Ｎ−１） である。
addressing scheme）では、ウエイトづけされた時間周
期D0、D1およびD2は、行が第２図に示されているように
スキャンされる順序の論理的結果である。これを実現す
るためには、表示のための画像を表わす信号は、それぞ
れ格子内のピクセル要素をセットするデータを示す複数
の部分よりなる。これらの各部分は複数のセクションま
たはビットによって構成され、１つのセクオンはその画
像における１つのアドレスについてピクセル要素に対す
るアドレス・データを表わす。従って、１つの部分にお
けるセクションの数は、任意のピクセル要素が１つの画
像に対してアドレスされるアドレス時間の数に等しい。
例えば、第２図の組合配列では、各部分は３つのセクシ
ョンD2、D1、D0よりなり、各ピクセル要素は１つの画像
に対して３回アドレスされる。長さがＮ倍だけ異なるＭ
個の時間周期を有する組合配列の場合には、表示装置に
おける行の最少数は （NM−１）／（Ｎ−１） である。
従って、この組合配列によって作動される表示装置
は、（NM−１）／（Ｎ−１）のｘ倍に等しい行数を有す
る。ｘが１より大きい場合には、ピクセルの格子は行の
ミニフィールドまたは集団に分割することができ、１つ
の集団における行の数はｘに等しいことが好ましい。
（ｘ＝１の場合には、集団は１つの行よりなる。） 第２図を参照すると、この図は底４グループ時間多重
化（base−four group time multiplexing）を含む組合
配列（scheme）のマトリクス・アドレス指定を概略的に
示しており、ピクセル輝度はビットD2、D1、D0で表わさ
れ（底４における３ビット時間ディザー）、各ピクセル
は４つの状態を与える２つの選択的にセットしうる領域
を有する（２ビット空間的ディザー）。大文字Ｄはその
ビットを書き込まれる１つの集団を表わし、小文字ｄは
ピクセル要素（例えば液晶セル）の双安定性のためにま
だ表示されているデータを表わす。表示は示されている
ように21個の行集団に分割される。
は、（NM−１）／（Ｎ−１）のｘ倍に等しい行数を有す
る。ｘが１より大きい場合には、ピクセルの格子は行の
ミニフィールドまたは集団に分割することができ、１つ
の集団における行の数はｘに等しいことが好ましい。
（ｘ＝１の場合には、集団は１つの行よりなる。） 第２図を参照すると、この図は底４グループ時間多重
化（base−four group time multiplexing）を含む組合
配列（scheme）のマトリクス・アドレス指定を概略的に
示しており、ピクセル輝度はビットD2、D1、D0で表わさ
れ（底４における３ビット時間ディザー）、各ピクセル
は４つの状態を与える２つの選択的にセットしうる領域
を有する（２ビット空間的ディザー）。大文字Ｄはその
ビットを書き込まれる１つの集団を表わし、小文字ｄは
ピクセル要素（例えば液晶セル）の双安定性のためにま
だ表示されているデータを表わす。表示は示されている
ように21個の行集団に分割される。
最初のグループ・アドレス周期では、最初の行集団１
が最下位桁のビットD0を書き込まれる（これは空間的デ
ィザーの２つのビットを書き込むことを含み、これらの
ビットが４つのレベルを表わす）。同様に、行集団５は
それの二番目の桁のビットD1を書き込まれ、そして行集
団21はそれの最上位桁のビットD2を書き込まれる。
が最下位桁のビットD0を書き込まれる（これは空間的デ
ィザーの２つのビットを書き込むことを含み、これらの
ビットが４つのレベルを表わす）。同様に、行集団５は
それの二番目の桁のビットD1を書き込まれ、そして行集
団21はそれの最上位桁のビットD2を書き込まれる。
次に二番目のグループ・アドレス周期では、１番目の
グループアドレス周期においてアドレスされた集団は表
示上を下方に１つの行集団だけ移動している。従って、
例えば、行集団２はそれの最下位桁のビットD0を書き込
まれ、行集団６はそれの二番目の桁のビットD1を書き込
まれ、そして行集団１（これは行集団21の後の行集団で
ある）はそれの最上位桁のビットD2を書き込まれる。
グループアドレス周期においてアドレスされた集団は表
示上を下方に１つの行集団だけ移動している。従って、
例えば、行集団２はそれの最下位桁のビットD0を書き込
まれ、行集団６はそれの二番目の桁のビットD1を書き込
まれ、そして行集団１（これは行集団21の後の行集団で
ある）はそれの最上位桁のビットD2を書き込まれる。
行集団１はそれの最下位桁ビットをオーバーライトさ
れて、最下位桁ビットは１つのグループ・アドレス周期
のあいだだけ表示上にあったことに注意すべきである。
同様に、行集団５はそれの二番目の桁のビットを４つの
グループ・アドレス周期のあいだ表示上に有し、行集団
21はそれの最上位桁ビットを16のグループ・アドレス周
期のあいだ表示上に有する。このことは、行の集団に書
き込まれたデータは書き込まれたビットの桁に対応した
時間のあいだ表示されることを意味する。
れて、最下位桁ビットは１つのグループ・アドレス周期
のあいだだけ表示上にあったことに注意すべきである。
同様に、行集団５はそれの二番目の桁のビットを４つの
グループ・アドレス周期のあいだ表示上に有し、行集団
21はそれの最上位桁ビットを16のグループ・アドレス周
期のあいだ表示上に有する。このことは、行の集団に書
き込まれたデータは書き込まれたビットの桁に対応した
時間のあいだ表示されることを意味する。
組合せ配列底４では１つの行集団がアドレスされる場
合には４つのレベルがセットされなければならない。こ
れは２つの領域を2:1の比でスケールされた空間的ディ
ザーの２ビットを用いて行われ、この場合、それら２つ
の領域は並列にアドレスされなければならない。
合には４つのレベルがセットされなければならない。こ
れは２つの領域を2:1の比でスケールされた空間的ディ
ザーの２ビットを用いて行われ、この場合、それら２つ
の領域は並列にアドレスされなければならない。
完全な64レベル・グレースケール画像が21のグループ
・アドレス周期で組立てられうることがこの図からわか
る。
・アドレス周期で組立てられうることがこの図からわか
る。
このようにして、組合配列は、アドレス指定シーケン
スが底４周期、すなわち既存の技術における1:2:4では
なくて1:4:16等に従う点で既存のグループ時間多重技術
とは異なる。これにより、特定の行集団の再アドレス指
定間に異なる時間間隔を生ずる。時間ディザーの３ビッ
トを有する既存のグループ時間多重組合配列は８つのグ
レーレベルを表示されることができるが、空間的ディザ
ーの２ビットと時間ディザーの３ビットを有する本発明
による組合配列は64のグレーレベルを表示することがで
きるようにする。
スが底４周期、すなわち既存の技術における1:2:4では
なくて1:4:16等に従う点で既存のグループ時間多重技術
とは異なる。これにより、特定の行集団の再アドレス指
定間に異なる時間間隔を生ずる。時間ディザーの３ビッ
トを有する既存のグループ時間多重組合配列は８つのグ
レーレベルを表示されることができるが、空間的ディザ
ーの２ビットと時間ディザーの３ビットを有する本発明
による組合配列は64のグレーレベルを表示することがで
きるようにする。
一般的なＮ、Ｍ非順次グループ・アドレス指定配列で
は、表示上の各色に対する各ピクセルにおける所要の輝
度はまず底（base）Ｎに変換される。最初のグループア
ドレス周期のあいだに、第１のグループのラインのブロ
ックが書き込まれる。行集団数（Nk−１）／（Ｎ−１）
はｋ（１……Ｍ）に対するこのグループのメンバーであ
る。
は、表示上の各色に対する各ピクセルにおける所要の輝
度はまず底（base）Ｎに変換される。最初のグループア
ドレス周期のあいだに、第１のグループのラインのブロ
ックが書き込まれる。行集団数（Nk−１）／（Ｎ−１）
はｋ（１……Ｍ）に対するこのグループのメンバーであ
る。
行集団の第１グループは、上記の（Nk−１）／（Ｎ−
１）を用いて計算できる。第２図のアドレス方式では、
輝度状態の数ＮはＮ＝４、時間周期数ＭはＭ＝３であ
る。従って、上記式に整数ｋ＝１を代入すれば、式（Nk
−１）／（Ｎ−１）の値は１となる。従って、行集団番
号１は最下位ビット（D0）によってアドレスされる。
１）を用いて計算できる。第２図のアドレス方式では、
輝度状態の数ＮはＮ＝４、時間周期数ＭはＭ＝３であ
る。従って、上記式に整数ｋ＝１を代入すれば、式（Nk
−１）／（Ｎ−１）の値は１となる。従って、行集団番
号１は最下位ビット（D0）によってアドレスされる。
整数ｋ＝２を代入すると、式（Nk−１）／（Ｎ−１）
の値は５となる。従って、行集団番号５は第２位ビット
（D1）によってアドレスされる。
の値は５となる。従って、行集団番号５は第２位ビット
（D1）によってアドレスされる。
整数ｋ＝３を代入すると、式（Nk−１）／（Ｎ−１）
の値は21となる。従って、行集団番号21は最上位ビット
（D2）によってアドレスされる。それ故、行集団番号1,
5、及び21は行集団の第１グループを構成する。言い換
えるなら、行集団番号1,2、及び21は第１グループの要
素である。
の値は21となる。従って、行集団番号21は最上位ビット
（D2）によってアドレスされる。それ故、行集団番号1,
5、及び21は行集団の第１グループを構成する。言い換
えるなら、行集団番号1,2、及び21は第１グループの要
素である。
同様にして、行集団の第２グループは行集団番号2,
6、及び22から構成される。しかし、行集団番号22は存
在しないから、行集団番号は再び１に戻り、行集団の第
２グループは第２図に図示のように、実際には行集団番
号2,6、及び１によって構成される。以下簡単に、第３
行集団グループは行集団番号3,7、および２によって構
成される。
6、及び22から構成される。しかし、行集団番号22は存
在しないから、行集団番号は再び１に戻り、行集団の第
２グループは第２図に図示のように、実際には行集団番
号2,6、及び１によって構成される。以下簡単に、第３
行集団グループは行集団番号3,7、および２によって構
成される。
これらの行集団のそれぞれにおける各ピクセルはそれ
の輝度の底Ｎ表示の第ｋ番目のディジットを書き込まれ
ている。従って、この第１の行集団におけるピクセルは
最低桁のディジットを書き込まれており、行集団Ｎ＋１
におけるピクセルは次の最も高い桁のディジットを書き
込まれており、以下同様である。次のグループ・アドレ
ス期間では、一連のグループが同様にして書き込まれ
る。一連のグループは前のグループの各メンバーの集団
番号（collection number）に１モジュールｊ＋１を加
えることによって得られる。ただし、ｊは行集団の合計
数である。
の輝度の底Ｎ表示の第ｋ番目のディジットを書き込まれ
ている。従って、この第１の行集団におけるピクセルは
最低桁のディジットを書き込まれており、行集団Ｎ＋１
におけるピクセルは次の最も高い桁のディジットを書き
込まれており、以下同様である。次のグループ・アドレ
ス期間では、一連のグループが同様にして書き込まれ
る。一連のグループは前のグループの各メンバーの集団
番号（collection number）に１モジュールｊ＋１を加
えることによって得られる。ただし、ｊは行集団の合計
数である。
１つのグループ内の行集団が書き込まれる順序はピク
セル要素の有限の切換速度によって導入される誤差を最
小限におさえるように選択される。各行集団内の行は、
それらが書き込まれる毎にそのシーケンスが維持される
かぎり任意のシーケンスで書き込まれうる。
セル要素の有限の切換速度によって導入される誤差を最
小限におさえるように選択される。各行集団内の行は、
それらが書き込まれる毎にそのシーケンスが維持される
かぎり任意のシーケンスで書き込まれうる。
好ましい配列では、特定の行集団の行は互いに隣接し
ている。従って画像記憶器は単一の行ではなくて集団で
アドレスされることができるので、アドレス動作の数を
減少させることができる。第３図は行がｘ個の行を含む
集団としてアドレスされる表示装置のブロック回路図で
ある。
ている。従って画像記憶器は単一の行ではなくて集団で
アドレスされることができるので、アドレス動作の数を
減少させることができる。第３図は行がｘ個の行を含む
集団としてアドレスされる表示装置のブロック回路図で
ある。
信号がビデオ信号源２から受信されそして完全な映像
の表示すなわちビデオ信号の１つの画像を表わすのに十
分な量のビデオ信号を保持する容量を有する画像記憶器
４に記憶される。この実施例の組合配列では、画像記憶
器はピクセル当り８ビットを保持する。最下位桁ビット
およびビット２は、４つの選択的にセット可能な状態を
有する１つのピクセルを形成する２つのサブピクセルの
空間的ディザーを制御する。他の６つの２進ビットは底
４におけるビットD2、D1、D0に対応する。このようにし
て、各ピクセルにおける所要の輝度の底Ｎへの変換が前
記底４におけるビットの２つの２進ビットを用いて簡単
に行われる。従って、Ｎ＝2yであることが好ましい。た
だし、ｙは情報記憶および操作を容易にするための整数
である。
の表示すなわちビデオ信号の１つの画像を表わすのに十
分な量のビデオ信号を保持する容量を有する画像記憶器
４に記憶される。この実施例の組合配列では、画像記憶
器はピクセル当り８ビットを保持する。最下位桁ビット
およびビット２は、４つの選択的にセット可能な状態を
有する１つのピクセルを形成する２つのサブピクセルの
空間的ディザーを制御する。他の６つの２進ビットは底
４におけるビットD2、D1、D0に対応する。このようにし
て、各ピクセルにおける所要の輝度の底Ｎへの変換が前
記底４におけるビットの２つの２進ビットを用いて簡単
に行われる。従って、Ｎ＝2yであることが好ましい。た
だし、ｙは情報記憶および操作を容易にするための整数
である。
データが画像記憶器４からアクセスされ、この場合、
各ビットはそれの桁に応じて８つのRAM6のうちの１つに
記憶される。１つの動作において表示の行集団に特定の
桁のビットを書き込むのに適した態様でRAM6からデータ
が検索される。その結果得られた信号は制御回路および
ピクセルの格子に作用するピクセル・ドライバに送られ
る。
各ビットはそれの桁に応じて８つのRAM6のうちの１つに
記憶される。１つの動作において表示の行集団に特定の
桁のビットを書き込むのに適した態様でRAM6からデータ
が検索される。その結果得られた信号は制御回路および
ピクセルの格子に作用するピクセル・ドライバに送られ
る。
第４図はピクセル要素の格子（全体として20で示され
ている）と、複数のドライバ23とXORゲートを介して行
のアドレス指定を選択するための第１のバーサタイル・
シフト機構22と、複数のドライバ25とXORゲートを介し
て列のアドレス指定で選択するためのバーサタイル・シ
フト機械24を具備した表示装置を示している。各バーサ
タイル・シフト機構22、24は第１のレジスタ手段26,28
と第２のレジスタ手段30、32を具備している。行をアド
レスするための第２のレジスタ手段30に対する制御入力
34はハイに保持されているので、このレジスタ手段30は
バイパス・モードにある。列をアドレスするための第２
のレジスタ手段32に対する制御入力36はローに保持され
ているので、このレジスタ手段32は１つの組の透明ラッ
チとして作用する。
ている）と、複数のドライバ23とXORゲートを介して行
のアドレス指定を選択するための第１のバーサタイル・
シフト機構22と、複数のドライバ25とXORゲートを介し
て列のアドレス指定で選択するためのバーサタイル・シ
フト機械24を具備した表示装置を示している。各バーサ
タイル・シフト機構22、24は第１のレジスタ手段26,28
と第２のレジスタ手段30、32を具備している。行をアド
レスするための第２のレジスタ手段30に対する制御入力
34はハイに保持されているので、このレジスタ手段30は
バイパス・モードにある。列をアドレスするための第２
のレジスタ手段32に対する制御入力36はローに保持され
ているので、このレジスタ手段32は１つの組の透明ラッ
チとして作用する。
第２のレジスタ手段30がバイパス・モードにある場合
には、第１のレジスタ手段26の１つにステージに存在す
る情報が、第２のレジスタ手段30における対応するステ
ージがバイパスされるかあるいはエネイブルされうるか
を決定する。
には、第１のレジスタ手段26の１つにステージに存在す
る情報が、第２のレジスタ手段30における対応するステ
ージがバイパスされるかあるいはエネイブルされうるか
を決定する。
長さの点で１つの画像に対応した信号がビデオ信号源
38から受信され、そしてこの信号が列データRAM（第２
図にさらに詳細に示されている）に記憶される。ピクセ
ルが各色特性に対して書き込まれる順序はアドレスROM4
1によって決定される。マスク・データROM42は、用いら
れている非順次グループ・アドレス指定配列でアドレス
されるべき１つのグループのメンバーの位置を決定す
る。この情報は行バーサタイル・シフト機構22の第１の
シフトレジスタ手段26に直列にロードされる。スキャン
・データROM44からのストローブ・ビットは第２のシフ
トレジスタ手段にロードされ、その位置が、どの行また
は行集団が第５図に関して後述するようにしてストロー
ブされるべきかを決定する。
38から受信され、そしてこの信号が列データRAM（第２
図にさらに詳細に示されている）に記憶される。ピクセ
ルが各色特性に対して書き込まれる順序はアドレスROM4
1によって決定される。マスク・データROM42は、用いら
れている非順次グループ・アドレス指定配列でアドレス
されるべき１つのグループのメンバーの位置を決定す
る。この情報は行バーサタイル・シフト機構22の第１の
シフトレジスタ手段26に直列にロードされる。スキャン
・データROM44からのストローブ・ビットは第２のシフ
トレジスタ手段にロードされ、その位置が、どの行また
は行集団が第５図に関して後述するようにしてストロー
ブされるべきかを決定する。
第５図は第４図のバーサタイル・シフト機構22を用い
て行集団がどのようにしてストローブされるべきかを示
している。最初の列はピクセル要素のブロックの位置
と、第１のレジスタ手段26および第２のレジスタ手段30
の関連したレジスタ・ステージを示している。第２の組
の列は時間t1、t4およびt7において第１のレジスタ手段
26のレジスタ・ステージに存在する情報を示している。
第３の組の列は時間t1〜t9において第２のレジスタ手段
の対応するステージの出力を示している。
て行集団がどのようにしてストローブされるべきかを示
している。最初の列はピクセル要素のブロックの位置
と、第１のレジスタ手段26および第２のレジスタ手段30
の関連したレジスタ・ステージを示している。第２の組
の列は時間t1、t4およびt7において第１のレジスタ手段
26のレジスタ・ステージに存在する情報を示している。
第３の組の列は時間t1〜t9において第２のレジスタ手段
の対応するステージの出力を示している。
Ｍ＝３であるので、任意のグループアドレス周期でア
ドレスされるべき行集団のグループは３つのメンバーよ
りなる。時間t1に対するグループの各メンバーの位置は
ビット「１」のような第１のレジスタ手段の適当なステ
ージにロードされ、第１のレジスタ手段における他のス
テージにはビット「０」がロードされる。ストローブ選
択ビットは第２のレジスタ手段に沿ってクロックされ
る。第１のレジスタ手段の各ステージから第２のレジス
タ手段の１つのステージへの入力がローである場合、す
なわちビット「０」を含む場合には、そのステージはバ
イパスされる。第１のレジスタ手段の各ステージから第
２のレジスタ手段の１つのステージへの入力がハイであ
る場合、すなわちビット「１」を含む場合には、そのス
テージはエネイブルされ（enabled）そしてピクセル要
素の対応した行集団がストローブされる。こゝにおいて
時間t1,t2、及びt3は全て、第１グループアドレス周期
に於ける特定の一時点である。時間t4は次のグループア
ドレス周期の始まりを指定する。これらの時間を第２図
に当てはめれば、時間t1は行集団１にアドレスする時
間、t2は行集団５にアドレスする時間、t3は行集団21に
アドレスする時間となる。このことは、与えられた期間
に各行の読み込み状態を示す第５図を見れば、その時間
期間にどの行がストローブされるかが判る。このように
して、時間t1において、行集団１がストローブされる。
時間t2において、ストローブ・ビットが行集団２をスト
ローブするようにクロックされるであろうが、第１のレ
ジスタ手段における各ステージが「０」を含んでいるか
ら、第２のレジスタ手段におけるステージはバイパスさ
れている。従って、ストローブ・ビットは、バイパスさ
れていない第２のレジスタ手段における次のステージに
送られる。このステージは５であり、従って時間t2にお
いて行集団５がストローブされる。同様に時間t3におい
て、行集団21がストローブされる。時間t3の後では、グ
ループのすべてのメンバーがストローブされており、従
って第１のレジスタ手段に対する単一のクロックパルス
がグループ全体の位置を一緒に１つの位置だけ移動さ
せ、そしてアドレス指定が継続する。このようにして、
行集団がアドレスされる順序は１、５、21、２、６、
１、３、７、２等である。第１のレジスタ手段は第２の
レジスタ手段のどのステージがバイパスされるべきかを
特定するためのマスクとして作用する。
ドレスされるべき行集団のグループは３つのメンバーよ
りなる。時間t1に対するグループの各メンバーの位置は
ビット「１」のような第１のレジスタ手段の適当なステ
ージにロードされ、第１のレジスタ手段における他のス
テージにはビット「０」がロードされる。ストローブ選
択ビットは第２のレジスタ手段に沿ってクロックされ
る。第１のレジスタ手段の各ステージから第２のレジス
タ手段の１つのステージへの入力がローである場合、す
なわちビット「０」を含む場合には、そのステージはバ
イパスされる。第１のレジスタ手段の各ステージから第
２のレジスタ手段の１つのステージへの入力がハイであ
る場合、すなわちビット「１」を含む場合には、そのス
テージはエネイブルされ（enabled）そしてピクセル要
素の対応した行集団がストローブされる。こゝにおいて
時間t1,t2、及びt3は全て、第１グループアドレス周期
に於ける特定の一時点である。時間t4は次のグループア
ドレス周期の始まりを指定する。これらの時間を第２図
に当てはめれば、時間t1は行集団１にアドレスする時
間、t2は行集団５にアドレスする時間、t3は行集団21に
アドレスする時間となる。このことは、与えられた期間
に各行の読み込み状態を示す第５図を見れば、その時間
期間にどの行がストローブされるかが判る。このように
して、時間t1において、行集団１がストローブされる。
時間t2において、ストローブ・ビットが行集団２をスト
ローブするようにクロックされるであろうが、第１のレ
ジスタ手段における各ステージが「０」を含んでいるか
ら、第２のレジスタ手段におけるステージはバイパスさ
れている。従って、ストローブ・ビットは、バイパスさ
れていない第２のレジスタ手段における次のステージに
送られる。このステージは５であり、従って時間t2にお
いて行集団５がストローブされる。同様に時間t3におい
て、行集団21がストローブされる。時間t3の後では、グ
ループのすべてのメンバーがストローブされており、従
って第１のレジスタ手段に対する単一のクロックパルス
がグループ全体の位置を一緒に１つの位置だけ移動さ
せ、そしてアドレス指定が継続する。このようにして、
行集団がアドレスされる順序は１、５、21、２、６、
１、３、７、２等である。第１のレジスタ手段は第２の
レジスタ手段のどのステージがバイパスされるべきかを
特定するためのマスクとして作用する。
クロックパルス発生源46からの周波数ｆのクロックパ
ルスがアドレスROM41を介して列データRAM40に与えられ
ると、ストローブされるべき次の行集団のピクセルに対
するデータが列バーサタイル・シフト機構24の第１のシ
フトレジスタ手段28に直列にロードされ、従って第２の
シフトレジスタ手段32のレジスタ・ステージの出力に存
在する。従って、１つの行におけるピクセルの数がｎで
あれば、周波数f/nのクロックパルスが行バーサタイル
・シフト機構22の第２のバーサタイル・シフト機構22の
第２のシフトレジスタ手段30に与えられ、ストープ・ビ
ットをクロックし、かつ周波数f/nmのクロックパルスが
第１のシフトレジスタ手段26に与えられて、そのグルー
プのメンバーの位置を一緒に１つだけ移動させる。（ｍ
の値は用いられている特定の非順次グループ・アドレス
指定配列によって決定される。）マルチプレクス・コン
トローラ48はバーサタイル・シフト機構22、24にロード
されるデータに応答して列ドライバおよびXORゲート23
によって発生されるべき波形を制御する。
ルスがアドレスROM41を介して列データRAM40に与えられ
ると、ストローブされるべき次の行集団のピクセルに対
するデータが列バーサタイル・シフト機構24の第１のシ
フトレジスタ手段28に直列にロードされ、従って第２の
シフトレジスタ手段32のレジスタ・ステージの出力に存
在する。従って、１つの行におけるピクセルの数がｎで
あれば、周波数f/nのクロックパルスが行バーサタイル
・シフト機構22の第２のバーサタイル・シフト機構22の
第２のシフトレジスタ手段30に与えられ、ストープ・ビ
ットをクロックし、かつ周波数f/nmのクロックパルスが
第１のシフトレジスタ手段26に与えられて、そのグルー
プのメンバーの位置を一緒に１つだけ移動させる。（ｍ
の値は用いられている特定の非順次グループ・アドレス
指定配列によって決定される。）マルチプレクス・コン
トローラ48はバーサタイル・シフト機構22、24にロード
されるデータに応答して列ドライバおよびXORゲート23
によって発生されるべき波形を制御する。
第２のレジスタ手段のステージの出力は排他的OR（XO
R）ゲートの入力に接続されており、これは列をアドレ
スするために用いられる機構24に対して特に有益であ
る。XORゲートに対する真理値表が下記に示されてい
る。
R）ゲートの入力に接続されており、これは列をアドレ
スするために用いられる機構24に対して特に有益であ
る。XORゲートに対する真理値表が下記に示されてい
る。
ピクセル要素の行集団または行がストローブされるマ
トリクス・アレイ型アドレス指定方法では、１つの列に
与えられる波形が、ストローブされた行集団とその列と
の交差点におけるピクセルが「オン」であるか「オフ」
であるかを決定する。第６図は列「オン」および対応す
る列「オフ」波形の一例を示している。各波形50、52
は、形状は同じで極性が異なるサブ波形英50a、50bおよ
び52a、52bに分割されうることがわかる。
トリクス・アレイ型アドレス指定方法では、１つの列に
与えられる波形が、ストローブされた行集団とその列と
の交差点におけるピクセルが「オン」であるか「オフ」
であるかを決定する。第６図は列「オン」および対応す
る列「オフ」波形の一例を示している。各波形50、52
は、形状は同じで極性が異なるサブ波形英50a、50bおよ
び52a、52bに分割されうることがわかる。
従って、「０」出力を有するステージによって負極性
サブ波形50a、52bが発生され、そして「１」出力を有す
るステージによって正極性サブ波形50b、52aが発生され
るとすると、正しい極性のサブ波形を発生するために適
当なレジスタ・ステージにおいて「０」または「１」を
ロード・インすることによって列ドライバにおいて所要
の波形を発生することが可能である。そのレジスタ・ス
テージの出力はXORゲートの入力に接続され、その入力
に従う。XORゲートの他の入力を「１」に変更すること
によって他のサブ波形が簡単に発生されうる。
サブ波形50a、52bが発生され、そして「１」出力を有す
るステージによって正極性サブ波形50b、52aが発生され
るとすると、正しい極性のサブ波形を発生するために適
当なレジスタ・ステージにおいて「０」または「１」を
ロード・インすることによって列ドライバにおいて所要
の波形を発生することが可能である。そのレジスタ・ス
テージの出力はXORゲートの入力に接続され、その入力
に従う。XORゲートの他の入力を「１」に変更すること
によって他のサブ波形が簡単に発生されうる。
任意の１つの画像において、NM個のグレーレベルを区
別することが可能であるが、非常に明るいまたは非常に
暗い画像はコントラストを失うかあるいはフェードアウ
トするので、一連の画像におけるＮおよびＭの特定の値
をもってグレーレベルの全ダイナミックレンジを表示す
るのにはこれでは十分でないことがありうる。Ｎまたは
Ｍの値を増大させることの代替的手段として、先行フィ
ールドの平均グレーレベルが４ビットA/Dコンバータの
基準電圧をセットする適応グレースケール計画が用いら
れうる。アナログ信号がA/Dコンバータによって変換さ
れ、４ビットが先行画像の輝度の範囲をスケールし、各
画像においてNM個のグレーレベルが常に解像されうるよ
うにする。これは先行フレームのある画定された平均グ
レーレベルを検知することによって実現されるが、その
レベルはステップ比較器で100％グレーレベルと比較さ
れ、その比較器がグレーレベルをスケールするための可
変基準電圧を与える。
別することが可能であるが、非常に明るいまたは非常に
暗い画像はコントラストを失うかあるいはフェードアウ
トするので、一連の画像におけるＮおよびＭの特定の値
をもってグレーレベルの全ダイナミックレンジを表示す
るのにはこれでは十分でないことがありうる。Ｎまたは
Ｍの値を増大させることの代替的手段として、先行フィ
ールドの平均グレーレベルが４ビットA/Dコンバータの
基準電圧をセットする適応グレースケール計画が用いら
れうる。アナログ信号がA/Dコンバータによって変換さ
れ、４ビットが先行画像の輝度の範囲をスケールし、各
画像においてNM個のグレーレベルが常に解像されうるよ
うにする。これは先行フレームのある画定された平均グ
レーレベルを検知することによって実現されるが、その
レベルはステップ比較器で100％グレーレベルと比較さ
れ、その比較器がグレーレベルをスケールするための可
変基準電圧を与える。
適応スケーリングに従って表示上のグレーレベルを変
化させるために、１つのグループにおける行集団がアド
レス・ラインの一部にわたってスケールされる。そのグ
ループの外のアドレス・ラインは、最上位桁ビットを表
示する周期の終りにおいて付加的なビットの情報の形で
与えられるブランキングパルスによってブランキングさ
れる。これが利用しうるグループ書き込み時間を少なく
する。この適応特徴が本質的に自動コントローラおよび
輝度調節を与え、輝度に関係なく少なくともNM個のグレ
ーレベルが任意のシーンに常に含まれうるようになされ
る。
化させるために、１つのグループにおける行集団がアド
レス・ラインの一部にわたってスケールされる。そのグ
ループの外のアドレス・ラインは、最上位桁ビットを表
示する周期の終りにおいて付加的なビットの情報の形で
与えられるブランキングパルスによってブランキングさ
れる。これが利用しうるグループ書き込み時間を少なく
する。この適応特徴が本質的に自動コントローラおよび
輝度調節を与え、輝度に関係なく少なくともNM個のグレ
ーレベルが任意のシーンに常に含まれうるようになされ
る。
上述した実施例については種々の変更が特許請求の範
囲内で可能であることが当業者には明らかであろう。
囲内で可能であることが当業者には明らかであろう。
第１図は本発明に従って提供される指定配列の一例で得
られるグレーレベルの数を示す図、第２図は本発明に従
って提供されるアドレス指定配列を概略的に示す図、第
３図は本発明を実施するための回路のブロック図、第４
図は本発明に従って提供される表示装置のブロック回路
図、第５図は第４図の装置における行の集団についての
アドレス指定を示す図、第６図はマトリクス・アレイ型
アドレス指定方法に対する典型的な列波形を示す図であ
る。 図面において、２はビデオ信号源、４は画像記憶器、６
はRAM、20はピクセル要素の格子、22、24はバーサタイ
ル・シフト機構、26、28、30、32はレジスタ手段、38は
ビデオ信号源、40は列データRAM、41はアドレスROM、42
はマスク・データROM、44はスキャン・データROMをそれ
ぞれ示す。
られるグレーレベルの数を示す図、第２図は本発明に従
って提供されるアドレス指定配列を概略的に示す図、第
３図は本発明を実施するための回路のブロック図、第４
図は本発明に従って提供される表示装置のブロック回路
図、第５図は第４図の装置における行の集団についての
アドレス指定を示す図、第６図はマトリクス・アレイ型
アドレス指定方法に対する典型的な列波形を示す図であ
る。 図面において、２はビデオ信号源、４は画像記憶器、６
はRAM、20はピクセル要素の格子、22、24はバーサタイ
ル・シフト機構、26、28、30、32はレジスタ手段、38は
ビデオ信号源、40は列データRAM、41はアドレスROM、42
はマスク・データROM、44はスキャン・データROMをそれ
ぞれ示す。
フロントページの続き (56)参考文献 特開 昭48−31094（ＪＰ，Ａ) 特開 昭61−69036（ＪＰ，Ａ) 特開 昭53−105317（ＪＰ，Ａ)
Claims (3)
- 【請求項１】表示装置の作動方法であって、該表示装置
はピクセルの列を具備し、各ピクセルは二安定の記憶装
置を有する少くとも２つの個別に付勢可能な区域を具備
し、それにより第１の複数（Ｎ）の輝度値のなかの任意
の１つの輝度値に設定されることができ、該ピクセルは
行をなして配列されており、各行はアドレス動作の目的
のために少くとも１つの行を具備する第２の複数（Ｍ）
の行集団に区分され、該行集団は表示全体にわたり予め
定められたシーケンスで相互に離隔しており、 該作動方法は、 表示期間の間表示用の画像をあらわすデータであって、
該データは前記第２の複数（Ｍ）に等しい区分（D0,D1,
D2）に形成され、各区分は前記第１の複数（Ｎ）に等し
い輝度値をあらわす複数のデータビットを含み輝度値に
対する重みの種々のレベルを示すものを受理し、前記デ
ータはその重みに対応する時間長の間表示され、 そして各表示期間の間複数のアドレス動作の回数だけ表
示装置をアドレス動作し、第１のアドレス時においては
行集団の第１の群がアドレスされ、各行集団は該データ
区分の個々についてアドレスされ、第２のアドレス時に
おいては行集団の第２の群がアドレスされ、各行集団は
該データ区分の個々についてアドレスされ、以後順次行
われ、行集団の空間あらかじめ定められたシーケンスは
表示期間の全体にわたって各行集団が前記時間長の間そ
れぞれのデータ区分（D0,D1,D2）のおのおのをもって付
勢されるように行なわれる ことを特徴とする表示装置の作動方法。 - 【請求項２】各行集団はピクセルの単一の行または複数
の隣接する行を具備する特許請求の範囲１に記載の作動
方法。 - 【請求項３】ピクセルの列であって、各ピクセルは二安
定の記憶特性を有する少くとも２つの個別に付勢可能な
区域を具備し、それにより第１の複数（Ｎ）の輝度値の
なかの任意の１つの輝度値に設定されることができ、該
ピクセルは行に配列され各行はアドレス動作の目的のた
めに少くとも１つの行を有する第２の複数（Ｍ）の行集
団に区分され、該行集団は表示の全体にわたり予め定め
られたシーケンスで相互に離隔されており、 表示装置の作動手段は、 表示期間の間表示用の画像をあらわすデータを受理する
手段（2,6,38,22,24）を具備し、該データは前記第２の
複数（Ｍ）に等しい区分（D0,D1,D2）に形成され、各区
分は該第１の複数（Ｎ）に等しい輝度値をあらわす複数
のデータビットよりなり、該区分は輝度値に対する重み
の種々のレベルを示し、前記データはその重みに対応す
る時間長の間表示され、 各表示期間の間複数のアドレス動作の回数だけ表示装置
をアドレスする手段（6,22,24）は、第１のアドレス時
においては行集団の第１の群がアドレスされ各行集団は
データ区分の個々についてアドレスされ、第２のアドレ
ス時においては行集団の第２の群がアドレスされ、各行
集団は前記データ区分の個々についてアドレスされ、以
後順次に行われ、行集団の空間のあらかじめきめられた
シーケンスは表示期間の全体にわたり、各行集団が前記
時間長の間それぞれのデータ区分（D0,D1,D2）の各々を
もって付勢されるように構成されたことを特徴とする表
示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB878728434A GB8728434D0 (en) | 1987-12-04 | 1987-12-04 | Display device |
| GB8728434 | 1987-12-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02893A JPH02893A (ja) | 1990-01-05 |
| JP2728703B2 true JP2728703B2 (ja) | 1998-03-18 |
Family
ID=10628025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63306206A Expired - Lifetime JP2728703B2 (ja) | 1987-12-04 | 1988-12-05 | 表示装置およびその作動方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0319291B1 (ja) |
| JP (1) | JP2728703B2 (ja) |
| AT (1) | ATE89943T1 (ja) |
| DE (1) | DE3881355T2 (ja) |
| ES (1) | ES2040357T3 (ja) |
| GB (1) | GB8728434D0 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5347294A (en) * | 1991-04-17 | 1994-09-13 | Casio Computer Co., Ltd. | Image display apparatus |
| DE4129459A1 (de) * | 1991-09-05 | 1993-03-11 | Thomson Brandt Gmbh | Verfahren und vorrichtung zur ansteuerung von matrixdisplays |
| CN1110789A (zh) * | 1993-03-30 | 1995-10-25 | 旭硝子株式会社 | 显示装置和用于显示装置的驱动方法 |
| CA2137723C (en) * | 1993-12-14 | 1996-11-26 | Canon Kabushiki Kaisha | Display apparatus |
| GB2293906A (en) * | 1994-10-03 | 1996-04-10 | Sharp Kk | Liquid crystal display |
| CA2187044C (en) * | 1995-10-06 | 2003-07-01 | Vishal Markandey | Method to reduce perceptual contouring in display systems |
| JPH10177370A (ja) * | 1996-10-16 | 1998-06-30 | Oki Lsi Technol Kansai:Kk | 多階調出力回路及び液晶表示装置 |
| US6288712B1 (en) * | 1997-11-14 | 2001-09-11 | Aurora Systems, Inc. | System and method for reducing peak current and bandwidth requirements in a display driver circuit |
| EP1187087A4 (en) | 2000-01-14 | 2002-09-18 | Matsushita Electric Ind Co Ltd | DISPLAY DEVICE WITH ACTIVE MATRIX AND CONTROL METHOD THEREFOR |
| CN100360732C (zh) * | 2002-06-11 | 2008-01-09 | 乐金电子(天津)电器有限公司 | 具有烘干功能的家电产品以及其控制方法 |
| CN100398720C (zh) * | 2002-06-11 | 2008-07-02 | 乐金电子(天津)电器有限公司 | 具有烘干功能的家电产品 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5345654B2 (ja) * | 1971-08-26 | 1978-12-08 | ||
| JPS53105317A (en) * | 1977-02-25 | 1978-09-13 | Hitachi Ltd | Luminance adjusting circuit |
| US4655561A (en) * | 1983-04-19 | 1987-04-07 | Canon Kabushiki Kaisha | Method of driving optical modulation device using ferroelectric liquid crystal |
| JPS6169036A (ja) * | 1984-08-18 | 1986-04-09 | Canon Inc | 表示装置 |
| GB8622717D0 (en) * | 1986-09-20 | 1986-10-29 | Emi Plc Thorn | Display device |
-
1987
- 1987-12-04 GB GB878728434A patent/GB8728434D0/en active Pending
-
1988
- 1988-12-01 ES ES198888311385T patent/ES2040357T3/es not_active Expired - Lifetime
- 1988-12-01 EP EP88311385A patent/EP0319291B1/en not_active Expired - Lifetime
- 1988-12-01 DE DE88311385T patent/DE3881355T2/de not_active Expired - Lifetime
- 1988-12-01 AT AT88311385T patent/ATE89943T1/de not_active IP Right Cessation
- 1988-12-05 JP JP63306206A patent/JP2728703B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3881355D1 (de) | 1993-07-01 |
| EP0319291A2 (en) | 1989-06-07 |
| GB8728434D0 (en) | 1988-01-13 |
| ATE89943T1 (de) | 1993-06-15 |
| JPH02893A (ja) | 1990-01-05 |
| EP0319291B1 (en) | 1993-05-26 |
| ES2040357T3 (es) | 1993-10-16 |
| DE3881355T2 (de) | 1993-12-02 |
| EP0319291A3 (en) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2721686B2 (ja) | 表示装置およびその動作方法 | |
| US5168270A (en) | Liquid crystal display device capable of selecting display definition modes, and driving method therefor | |
| JP2853998B2 (ja) | 表示装置、および表示装置の動作方法 | |
| EP0897573B1 (en) | Time-interleaved bit-plane, pulse-width-modulation digital display system | |
| US4559535A (en) | System for displaying information with multiple shades of a color on a thin-film EL matrix display panel | |
| US4769713A (en) | Method and apparatus for multi-gradation display | |
| JP6473690B2 (ja) | アクティブマトリックスディスプレイのデジタル駆動 | |
| JP2612863B2 (ja) | 表示装置の駆動方法 | |
| KR940001117B1 (ko) | 멀티레벨토운표시가 가능한 액정표시방법 및 시스템 | |
| US5189406A (en) | Display device | |
| EP0258560B1 (en) | Raster display controller with variable spatial resolution and pixel data depth | |
| US4985698A (en) | Display panel driving apparatus | |
| EP0604226B1 (en) | Liquid crystal display device | |
| JP2728703B2 (ja) | 表示装置およびその作動方法 | |
| KR100607614B1 (ko) | 디지털-아날로그 변환기를 포함하는 디스플레이 모듈 구동시스템 | |
| JP3169763B2 (ja) | 液晶表示パネルの階調駆動装置 | |
| US7209151B2 (en) | Display controller for producing multi-gradation images | |
| JP2897567B2 (ja) | 気体放電表示装置の駆動方法 | |
| JPH10161610A (ja) | 液晶表示装置 | |
| JPH02709B2 (ja) | ||
| KR19980075500A (ko) | 피디피에서의 데이터 인터페이스 방법 | |
| CN200947341Y (zh) | 用以产生多重明暗层次图像的显示控制器 | |
| JP2895889B2 (ja) | 表示装置 | |
| JP2004191700A (ja) | サブフィールド方式を用いた表示装置用のフレームメモリに対する表示データ書込回路 | |
| JPH06348237A (ja) | 液晶表示装置の列信号形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |