JP2702806B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP2702806B2 JP2702806B2 JP2205819A JP20581990A JP2702806B2 JP 2702806 B2 JP2702806 B2 JP 2702806B2 JP 2205819 A JP2205819 A JP 2205819A JP 20581990 A JP20581990 A JP 20581990A JP 2702806 B2 JP2702806 B2 JP 2702806B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- output
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、差動増幅回路における入力電流補償に関す
るものである。
るものである。
第２図は従来の差動増幅回路を示す回路図である。同
図において、１はトランジスタ、２はベースがトランジ
スタ１のエミッタと接続されたトランジスタ、３はエミ
ッタがトランジスタ２のエミッタと接続され、トランジ
スタ２と同一形状としたトランジスタ、４はエミッタが
トランジスタ３のベースと接続され、トランジスタ１と
同一形状としたトランジスタ、５はトランジスタ１のエ
ミッタおよびトランジスタ２のベースに接続された電流
源、６はトランジスタ２のエミッタおよびトランジスタ
３のエミッタに接続された電流源、７はトランジスタ３
のベースおよびトランジスタ４のエミッタに接続され、
電流源５と同じ電流を出力する電流源、８は接地、９は
トランジスタ２と３による差動増幅部、10はトランジス
タ１のベースと接続されている入力端子、11はトランジ
スタ４のベースと接続されている入力端子である。第２
図において、トランジスタ１と２およびトランジスタ３
と４はダーリントン接続されている。
図において、１はトランジスタ、２はベースがトランジ
スタ１のエミッタと接続されたトランジスタ、３はエミ
ッタがトランジスタ２のエミッタと接続され、トランジ
スタ２と同一形状としたトランジスタ、４はエミッタが
トランジスタ３のベースと接続され、トランジスタ１と
同一形状としたトランジスタ、５はトランジスタ１のエ
ミッタおよびトランジスタ２のベースに接続された電流
源、６はトランジスタ２のエミッタおよびトランジスタ
３のエミッタに接続された電流源、７はトランジスタ３
のベースおよびトランジスタ４のエミッタに接続され、
電流源５と同じ電流を出力する電流源、８は接地、９は
トランジスタ２と３による差動増幅部、10はトランジス
タ１のベースと接続されている入力端子、11はトランジ
スタ４のベースと接続されている入力端子である。第２
図において、トランジスタ１と２およびトランジスタ３
と４はダーリントン接続されている。
次に動作について説明する。トランジスタ１のベース
電流をIB1、トランジスタ２のベース電流をIB2、トラン
ジスタ１の電流増幅率をβ１、トランジスタ２の電流増
幅率をβ２、トランジスタ３の電流増幅率をβ３、トラ
ンジスタ４の電流増幅率をβ４とし、電流源５から流れ
る電流をI1、電流源６から流れる電流をI2、電流源７か
ら流れる電流をI3とする。トランジスタ２と３は同一形
状のトランジスタなので、電流増幅率の関係は次式のよ
うになる。
電流をIB1、トランジスタ２のベース電流をIB2、トラン
ジスタ１の電流増幅率をβ１、トランジスタ２の電流増
幅率をβ２、トランジスタ３の電流増幅率をβ３、トラ
ンジスタ４の電流増幅率をβ４とし、電流源５から流れ
る電流をI1、電流源６から流れる電流をI2、電流源７か
ら流れる電流をI3とする。トランジスタ２と３は同一形
状のトランジスタなので、電流増幅率の関係は次式のよ
うになる。
β２＝β３ ・・・・・（１） トランジスタ１と４も同一形状なので、電流増幅率の関
係は、 β１＝β４ ・・・・・（２） となり、電流源５と電流源７は同じ電流値を出力する電
流源なので、次式のようになる。
係は、 β１＝β４ ・・・・・（２） となり、電流源５と電流源７は同じ電流値を出力する電
流源なので、次式のようになる。
I1＝I3 ・・・・・（３） 次にトランジスタ２のベース電流IB2を求める。トラ
ンジスタ２と３は差動増幅部９を構成しているので、ト
ランジスタ２のエミッタとトランジスタ３のエミッタに
は同じ電流が流れ、その電流値はI2/2となる。よってI
B2は次式のようになる。
ンジスタ２と３は差動増幅部９を構成しているので、ト
ランジスタ２のエミッタとトランジスタ３のエミッタに
は同じ電流が流れ、その電流値はI2/2となる。よってI
B2は次式のようになる。
次にIB1を求めると次式のようになる。
このIB1なる電流が入力端子10へ流出する。
従来の差動増幅回路は以上のように構成されているの
で、入力端子10にトランジスタのベース電流による誤差
が生じ、特に、入力端子10に高インピーダンスの回路を
接続した場合に精度が得られないという問題があった。
で、入力端子10にトランジスタのベース電流による誤差
が生じ、特に、入力端子10に高インピーダンスの回路を
接続した場合に精度が得られないという問題があった。
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、ダーリントン接続のトランジ
スタから入力端子に流れ込む電流あるいは入力端子から
流れ出る電流を補償することにある。
その目的とするところは、ダーリントン接続のトランジ
スタから入力端子に流れ込む電流あるいは入力端子から
流れ出る電流を補償することにある。
このような課題を解決するために本発明は、ベースが
入力端子と接続された第１のトランジスタ、及びベース
が第１のトランジスタのエミッタ又はコレクタとなる第
１の出力と接続された第２のトランジスタをそれぞれ有
し、第２のトランジスタのエミッタ又はコレクタとなる
第１の出力同士が接続された１対の第１のダーリントン
トランジスタと、第１のトランジスタと同一形状の第３
のトランジスタ、及びベースが第３のトランジスタのエ
ミッタ又はコレクタとなる第１の出力と接続された、第
２のトランジスタと同一形状の第４のトランジスタをそ
れぞれ有する１対の第２のダーリントントランジスタ
と、上記第１のトランジスタの第１の出力にそれぞれ接
続された２つの第１の電流源と、第２のトランジスタの
第１の出力に接続された第２の電流源と、第３のトラン
ジスタの第１の出力にそれぞれ接続された、第１の電流
源と同じ値の電流を出力する２つの第３の電流源と、第
４のトランジスタの第１の出力にそれぞれ接続された、
第２の電流源の1/2の値の電流を出力する２つの第４の
電流源と、エミッタ又はコレクタとなる第２の出力が第
１のトランジスタのベースと接続された第５のトランジ
スタ、及びエミッタ又はコレクタとなる第２の出力とベ
ースが接続され、この接続部が第３のトランジスタのベ
ースと接続され、接続部が第５のトランジスタのベース
と接続された第６のトランジスタをそれぞれ有し、第２
のダーリントントランジスタの入力側へ流入あるいは入
力側から流出する電流を検出する１対の検出回路とを備
え、検出回路が、第２のダーリントントランジスタの入
力側へ流入あるいは入力側から流出する電流と同一値の
電流を第１のダーリントントランジスタの入力側に対し
て流入あるいは流出するようにしたものである。
入力端子と接続された第１のトランジスタ、及びベース
が第１のトランジスタのエミッタ又はコレクタとなる第
１の出力と接続された第２のトランジスタをそれぞれ有
し、第２のトランジスタのエミッタ又はコレクタとなる
第１の出力同士が接続された１対の第１のダーリントン
トランジスタと、第１のトランジスタと同一形状の第３
のトランジスタ、及びベースが第３のトランジスタのエ
ミッタ又はコレクタとなる第１の出力と接続された、第
２のトランジスタと同一形状の第４のトランジスタをそ
れぞれ有する１対の第２のダーリントントランジスタ
と、上記第１のトランジスタの第１の出力にそれぞれ接
続された２つの第１の電流源と、第２のトランジスタの
第１の出力に接続された第２の電流源と、第３のトラン
ジスタの第１の出力にそれぞれ接続された、第１の電流
源と同じ値の電流を出力する２つの第３の電流源と、第
４のトランジスタの第１の出力にそれぞれ接続された、
第２の電流源の1/2の値の電流を出力する２つの第４の
電流源と、エミッタ又はコレクタとなる第２の出力が第
１のトランジスタのベースと接続された第５のトランジ
スタ、及びエミッタ又はコレクタとなる第２の出力とベ
ースが接続され、この接続部が第３のトランジスタのベ
ースと接続され、接続部が第５のトランジスタのベース
と接続された第６のトランジスタをそれぞれ有し、第２
のダーリントントランジスタの入力側へ流入あるいは入
力側から流出する電流を検出する１対の検出回路とを備
え、検出回路が、第２のダーリントントランジスタの入
力側へ流入あるいは入力側から流出する電流と同一値の
電流を第１のダーリントントランジスタの入力側に対し
て流入あるいは流出するようにしたものである。
〔作用〕 本発明による差動増幅回路においては、第２のダーリ
ントントランジスタのベース電流により、入力端子へ流
出または入力端子から流入する第１のダーリントントラ
ンジスタのベース電流を補償する。
ントントランジスタのベース電流により、入力端子へ流
出または入力端子から流入する第１のダーリントントラ
ンジスタのベース電流を補償する。
以下、本発明の一実施例を図について説明する。第１
図は本発明による差動増幅回路の一実施例を示す回路図
である。同図において、12はトランジスタ１と同一形状
のトランジスタ、13はベースがトランジスタ12のエミッ
タと接続され、トランジスタ２と同一形状のトランジス
タ、14はトランジスタ３と同一形状のトランジスタ、15
はエミッタがトランジスタ14のベースと接続され、トラ
ンジスタ４と同一形状のトランジスタ、16はトランジス
タ12のエミッタおよびトランジスタ13のベースに接続さ
れ、電流源５と同じ値の電流を流出する電流源、17はト
ランジスタ13のコレクタに接続され、電流源６の1/2の
電流値の電流を出力する電流源、18はトランジスタ14の
コレクタに接続され、電流源６の1/2の電流値の電流を
出力する電流源、19はトランジスタ14のベースおよびト
ランジスタ15のエミッタに接続され、電流源７と同じ電
流値の電流を出力する電流源、20はコレクタがトランジ
スタ１のベースに接続されたトランジスタ、21はベース
とコレクタが接続され、その接続部分とトランジスタ20
のベースとが接続され、さらに上記接続部分とトランジ
スタ12のベースが接続されたトランジスタ、22はコレク
タとベースが接続され、その接続部分とトランジスタ15
のベースとが接続されたトランジスタ、23はベースがト
ランジスタ15のベースに接続され、その接続部分がトラ
ンジスタ22のコレクタおよびベースと接続され、さらに
上記接続部分がトランジスタ４のベースと接続されたト
ランジスタ、24は後述の第２のダーリントントランジス
タの入力側へ流入あるいは入力側から流出する電流を検
出する検出回路としての電流減算部である。また、トラ
ンジスタ１と２は第１のダーリントントランジスタを構
成し、トランジスタ12と13は第２のダーリントントラン
ジスタを構成する。
図は本発明による差動増幅回路の一実施例を示す回路図
である。同図において、12はトランジスタ１と同一形状
のトランジスタ、13はベースがトランジスタ12のエミッ
タと接続され、トランジスタ２と同一形状のトランジス
タ、14はトランジスタ３と同一形状のトランジスタ、15
はエミッタがトランジスタ14のベースと接続され、トラ
ンジスタ４と同一形状のトランジスタ、16はトランジス
タ12のエミッタおよびトランジスタ13のベースに接続さ
れ、電流源５と同じ値の電流を流出する電流源、17はト
ランジスタ13のコレクタに接続され、電流源６の1/2の
電流値の電流を出力する電流源、18はトランジスタ14の
コレクタに接続され、電流源６の1/2の電流値の電流を
出力する電流源、19はトランジスタ14のベースおよびト
ランジスタ15のエミッタに接続され、電流源７と同じ電
流値の電流を出力する電流源、20はコレクタがトランジ
スタ１のベースに接続されたトランジスタ、21はベース
とコレクタが接続され、その接続部分とトランジスタ20
のベースとが接続され、さらに上記接続部分とトランジ
スタ12のベースが接続されたトランジスタ、22はコレク
タとベースが接続され、その接続部分とトランジスタ15
のベースとが接続されたトランジスタ、23はベースがト
ランジスタ15のベースに接続され、その接続部分がトラ
ンジスタ22のコレクタおよびベースと接続され、さらに
上記接続部分がトランジスタ４のベースと接続されたト
ランジスタ、24は後述の第２のダーリントントランジス
タの入力側へ流入あるいは入力側から流出する電流を検
出する検出回路としての電流減算部である。また、トラ
ンジスタ１と２は第１のダーリントントランジスタを構
成し、トランジスタ12と13は第２のダーリントントラン
ジスタを構成する。
次に動作について説明する。トランジスタ１のベース
電流をIB1、トランジスタ２のベース電流をIB2、トラン
ジスタ12のベース電流をIB3、トランジスタ13のベース
電流をIB4、トランジスタ１の電流増幅率をβ１、トラ
ンジスタ２の電流増幅率をβ２、トランジスタ３の電流
増幅率をβ３、トランジスタ４の電流増幅率をβ４、ト
ランジスタ12の電流増幅率をβ５、トランジスタ13の電
流増幅率をβ６、トランジスタ14の電流増幅率をβ７、
トランジスタ15のβ８とする。また、電流源５から出力
される電流値をI1、電流源６から出力される電流値を
I2、電流源７から出力される電流値をI3、電流源16から
出力される電流値をI4、電流17から出力される電流値を
I5、電流源18から出力される電流値をI6、電流源19から
出力される電流値をI7とする。トランジスタ２とトラン
ジスタ３、およびトランジスタ13とトランジスタ14は同
一形状のトランジスタなので、次式のようになる。
電流をIB1、トランジスタ２のベース電流をIB2、トラン
ジスタ12のベース電流をIB3、トランジスタ13のベース
電流をIB4、トランジスタ１の電流増幅率をβ１、トラ
ンジスタ２の電流増幅率をβ２、トランジスタ３の電流
増幅率をβ３、トランジスタ４の電流増幅率をβ４、ト
ランジスタ12の電流増幅率をβ５、トランジスタ13の電
流増幅率をβ６、トランジスタ14の電流増幅率をβ７、
トランジスタ15のβ８とする。また、電流源５から出力
される電流値をI1、電流源６から出力される電流値を
I2、電流源７から出力される電流値をI3、電流源16から
出力される電流値をI4、電流17から出力される電流値を
I5、電流源18から出力される電流値をI6、電流源19から
出力される電流値をI7とする。トランジスタ２とトラン
ジスタ３、およびトランジスタ13とトランジスタ14は同
一形状のトランジスタなので、次式のようになる。
β２＝β３＝β６＝β７ ・・・・（６） トランジスタ１とトランジスタ４、およびトランジスタ
12とトランジスタ15も同一形状なので、次式のようにな
る。
12とトランジスタ15も同一形状なので、次式のようにな
る。
β１＝β４＝β５＝β８ ・・・・（７） また、電流源５と電流源７と電流源16と電流源19とは同
じ電流値の電流を出力する電流源であるので、 I1＝I3＝I4＝I7 ・・・・・（８） 電流源17から出力される電流の値I5および電流源18から
出力される電流の値I6は次式のようになる。
じ電流値の電流を出力する電流源であるので、 I1＝I3＝I4＝I7 ・・・・・（８） 電流源17から出力される電流の値I5および電流源18から
出力される電流の値I6は次式のようになる。
I5＝I2/2 ・・・・・・（９） I6＝I2/2 ・・・・・・（10） 次にIB2を求める。トランジスタ２と３は差動増幅部
９を構成しているので、トランジスタ２のエミッタとト
ランジスタ３のエミッタには同じ電流が流れ、その値は
I2/2となる。したがって、IB2は次式のようになる。
９を構成しているので、トランジスタ２のエミッタとト
ランジスタ３のエミッタには同じ電流が流れ、その値は
I2/2となる。したがって、IB2は次式のようになる。
次にIB1を求めると、次式のようになる。
次にIB4およびIB3を求めると、次式のようになる。
（12），（14）式から分かるようにIB1とIB3は等しい
値となり、入力端子10から流出する電流は電流減算部24
によって減算される。入力端子10から流出する電流をI
OUTとおくと、次式のようになる。
値となり、入力端子10から流出する電流は電流減算部24
によって減算される。入力端子10から流出する電流をI
OUTとおくと、次式のようになる。
IOUT＝IB1−IB3＝０ ・・・・・（15） 以上のように入力端子10から流出する電流IOUTは補償
される。
される。
なお、上記実施例では、ダーリントン接続したトラン
ジスタにPNPトランジスタ、電流減算部にNPNトランジス
タを用いたが、ダーリントン接続したトランジスタにNP
Nトランジスタ、電流減算部にPNPトランジスタを用いて
もよい。この場合、第１図のベース電流IB1の方向は
逆、すなわちトランジスタ１のベースに流入する方向と
なる。
ジスタにPNPトランジスタ、電流減算部にNPNトランジス
タを用いたが、ダーリントン接続したトランジスタにNP
Nトランジスタ、電流減算部にPNPトランジスタを用いて
もよい。この場合、第１図のベース電流IB1の方向は
逆、すなわちトランジスタ１のベースに流入する方向と
なる。
以上説明したように本発明は、第１のダーリントント
ランジスタと、この第１のダーリントントランジスタと
同一構成、同一形状の第２のダーリントントランジスタ
と、この第２のダーリントントランジスタの入力側へ流
入あるいは入力側から流出する電流を検出する検出回路
とを設け、検出回路において、第２のダーリントントラ
ンジスタの入力側へ流入あるいは入力側から流出する電
流と同一値の電流を第１のダーリントントランジスタの
入力側に対して流入あるいは流出するようにしたことに
より、入力端子へ流出または入力端子から流入する第１
のダーリントントランジスタのベース電流を補償するこ
とができるので、精度の高い差動増幅回路が得られる効
果がある。
ランジスタと、この第１のダーリントントランジスタと
同一構成、同一形状の第２のダーリントントランジスタ
と、この第２のダーリントントランジスタの入力側へ流
入あるいは入力側から流出する電流を検出する検出回路
とを設け、検出回路において、第２のダーリントントラ
ンジスタの入力側へ流入あるいは入力側から流出する電
流と同一値の電流を第１のダーリントントランジスタの
入力側に対して流入あるいは流出するようにしたことに
より、入力端子へ流出または入力端子から流入する第１
のダーリントントランジスタのベース電流を補償するこ
とができるので、精度の高い差動増幅回路が得られる効
果がある。
第１図は本発明による差動増幅回路の一実施例を示す回
路図、第２図は従来の差動増幅回路を示す回路図であ
る。 １〜4,12〜15,20〜23……トランジスタ、５〜7,16〜19
……電流源、８……接地、９……差動増幅部、10,11…
…入力端子、24……電流減算部。
路図、第２図は従来の差動増幅回路を示す回路図であ
る。 １〜4,12〜15,20〜23……トランジスタ、５〜7,16〜19
……電流源、８……接地、９……差動増幅部、10,11…
…入力端子、24……電流減算部。
Claims (1)
- 【請求項１】ベースが入力端子と接続された第１のトラ
ンジスタ、及びベースが第１のトランジスタのエミッタ
又はコレクタとなる第１の出力と接続された第２のトラ
ンジスタをそれぞれ有し、第２のトランジスタのエミッ
タ又はコレクタとなる第１の出力同士が接続された１対
の第１のダーリントントランジスタと、 第１のトランジスタと同一形状の第３のトランジスタ、
及びベースが第３のトランジスタのエミッタ又はコレク
タとなる第１の出力と接続された、第２のトランジスタ
と同一形状の第４のトランジスタをそれぞれ有する１対
の第２のダーリントントランジスタと、 前記第１のトランジスタの第１の出力にそれぞれ接続さ
れた２つの第１の電流源と、 前記第２のトランジスタの第１の出力に接続された第２
の電流源と、 前記第３のトランジスタの第１の出力にそれぞれ接続さ
れた、第１の電流源と同じ値の電流を出力する２つの第
３の電流源と、 前記第４のトランジスタの第１の出力にそれぞれ接続さ
れた、第２の電流源の1/2の値の電流を出力する２つの
第４の電流源と、 エミッタ又はコレクタとなる第２の出力が第１のトラン
ジスタのベースと接続された第５のトランジスタ、及び
エミッタ又はコレクタとなる第２の出力とベースが接続
され、この接続部が第３のトランジスタのベースと接続
され、前記接続部が第５のトランジスタのベースと接続
された第６のトランジスタをそれぞれ有し、第２のダー
リントントランジスタの入力側へ流入あるいは前記入力
側から流出する電流を検出する１対の検出回路とを備
え、 前記検出回路は、前記流入あるいは流出する電流と同一
値の電流を第１のダーリントントランジスタの入力側に
対して流入あるいは流出することを特徴とする差動増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2205819A JP2702806B2 (ja) | 1990-07-31 | 1990-07-31 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2205819A JP2702806B2 (ja) | 1990-07-31 | 1990-07-31 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0488706A JPH0488706A (ja) | 1992-03-23 |
| JP2702806B2 true JP2702806B2 (ja) | 1998-01-26 |
Family
ID=16513228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2205819A Expired - Fee Related JP2702806B2 (ja) | 1990-07-31 | 1990-07-31 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2702806B2 (ja) |
-
1990
- 1990-07-31 JP JP2205819A patent/JP2702806B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0488706A (ja) | 1992-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0362323B2 (ja) | ||
| JPH0626290B2 (ja) | 差動増幅器 | |
| US4779057A (en) | Cascode amplifier with nonlinearity correction and improve transient response | |
| JPH03173209A (ja) | 電流増幅回路 | |
| JP2702806B2 (ja) | 差動増幅回路 | |
| JP3399329B2 (ja) | 演算増幅器 | |
| EP0074680A2 (en) | Differential amplifier | |
| USRE30572E (en) | Low distortion signal amplifier arrangement | |
| JP2553135B2 (ja) | 可変利得回路のベース電流補償回路 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JP2712310B2 (ja) | カレントミラー回路 | |
| JP2607970B2 (ja) | オフセットキャンセル回路 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JPH071858Y2 (ja) | 演算増幅器 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| KR830001978B1 (ko) | 전력 증폭회로 | |
| JPS63133707A (ja) | 差動増幅回路 | |
| JP2963933B2 (ja) | 演算増幅回路 | |
| JPS62254507A (ja) | 増幅回路 | |
| JPH0522053A (ja) | 平衡入力型増幅回路 | |
| JPS6253082B2 (ja) | ||
| JPS5933913A (ja) | トランジスタ増幅回路 | |
| JPS6354809A (ja) | バイアス回路 | |
| JPS63296404A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |