JPS5933913A - トランジスタ増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、バイポーラ・トランジスタが用いられて構成
され、共通の入力信号が供給される相補関係をなすλつ
の差動増幅部を具備して、各差動増幅部にカレント・ミ
ラー回路で形成された出力信号導出部が設けられたトラ
ンジスタ増幅回路に関する。

背景技術とその問題点 バイポーラ・トランジスタが用いられて構成され、演算
増幅回路として機１１ヒするトランジスタ増幅回路が、
集積回路の発展のもとに各種提案されている。斯かるト
ランジスタ増幅回路は、通常、入力段に差動増幅部を備
えた構成とされるが、従来知られているものは、全体の
構成が極めて複雑であるに加えて、通常、高い電源電Ｅ
Ｅｔ必要とするものとなっている。また、入力段の差動
増幅部を動作状態とするため、差動増幅部を形成する一
対のトランジスタのベース電流金入カバイアスミ流とし
て流す必要があるが、出力ｌ￥ｊ性に悪影響を及ぼすこ
とになる、両トランジスタに対する入力バイアス電流の
差、即ち、入力オフセット電流が比較的太であるものが
多い。さらに、差動増幅部から出力信号を導出する出力
信号導出部をカレント・ミラー回路で形ｂｙすることに
より、利イ！［の増太全ばかるようにして、比較的低い
電源電圧のもとに於いても、比較的太なる振幅の出力１
言号が得られるようになされたものもあるが、それらも
出力歪特性が良好でない、高周波特性が良好でない、温
度変化に対する特性補償が不充分である等々の問題点を
伴っており、いず汎のものも、その１史用（・こあたっ
て種々の不便をきたしている４、発明の目的 斯かる点に鑑み本発明は、入力段差動増幅部とこの差ｔ
ｉｌ＋増幅部に接続されたカレント・ミラー回路で形成
された出力信号。導出部全備え、差動増幅部に於ける入
力バイアス電流が極めて小とされて、入力バイアス電流
及び入力オフセット電流の悪影響が著しく低減せしめら
れ、かつ、比較的低い電源電圧のもとに於いても、差動
増幅部及びカレント・ミラー回路による出力信号導出部
が直線性良好な動作全行い、しかも、温度変化に対する
特性補償も充分なされて、歪のない良質な出力１Ｍ号が
得られるようにされた、新規な構成を有するトランジス
タ増幅回路を提供すること全目的とする。

発明の概要 本発明に係るトランジスタ増幅回路は、ベースに入力信
号が供給される第１及び第一のトランジスタを含んで形
成された第１の差動増幅部と、ベースに第１及び第一の
トランジスタと共通の入力信号が供給され、夫々第１及
び第２のトランジスタと相補関係をなす第３及び第グの
トランジスタを含んで形成された第２の差動増幅−μが
配妊れ、第１の差動増幅部の出力部に第１のカレント・
ミラー回路の一方の電流路が接続されて、この第１のカ
レント・ミラー回路の他方の電流路に第Ｎのトランジス
タのコレクタ・エミッタ間通路が接続され、また、第一
の差動増幅部の出力部に第２のカレント・ミラー回路の
一方の電流路が接続されて、この第一のカレント会ミラ
ー回路の他方の電流路に、第Ｎのトランジスタと相補関
係をなす第６のトランジスタのコレクタ・エミッタ間通
路が接続され、さらに、各々がＰＮ接合順方向電圧全発
生する素子を含んで形成され、夫々第３のトランジスタ
のベース及び第６のトランジスタのベースにバイアス電
圧全印加する第１及び第一のバイアス回路と、同じく各
々がＰＮ接合順方向電圧全発生する素子を含んで形成さ
れ、夫々第１及び纂スのトランジスタのコレクタ・エミ
ッタ間′散圧を所定値にするバイアス電圧及び第３及び
第りのトランジスタのコレクタ・エミッタ間電ｌｆ’を
所定値にするバイアス電圧全供給する第３及び第りのバ
イアス回路が設けられて、これら第１及び第グのバイア
ス回路に共通の定電流を流す第１の定電流源と第２及び
第３のバイアス回路に共通の定′亀流を流す第一の定電
流源とが配され、上述の第５及び第６のトランジスタの
出力部に共通の出力端子部が設けられて構成される。こ
のように構成テれることにより、第１及び第２の差動増
幅部を形成するトランジスタのベース電流が互いに逆方
向となって入力バイアス電流が零または極めて小となる
ことになり、入力バイアス電流及び入力オフセット電流
の悪影響が著しく低減され、また、第１及び第２の差動
増幅部及びそれらに接続された出力信号導出部を形成す
る各カレント・ミラー回路が直線性良好な動作を行って
、歪のない質の良い増幅出力が得られるのである。

実施例 以下、図を参照して本発明の実施例について述べる。

図は本発明に係るトランジスタ増幅回路の一例を示す。

ここで、ＮＰＮトランジスタ／及び２は第１の差動増幅
部全形成しており、これらトランジスタ／及び記のエミ
ッタが共通接続され、また、夫々のベースは差動入力信
号が供給される一対の入力端子３及びグに接続される。

トランジスタ／及びλの共通接続されたエミッタと負電
源−Ｖとの間に接続されたＮＰＮトランジスタ左は、そ
のベースに接続されたダイオード接続のＮＰＮ　ｌ−ラ
ンジスメンにより規定される一定の電流λ■ｏヲ流す定
電流源を形成している。トランジスタ乙には、正電源＋
Ｖと接地電位部との間に接続てれたＰＮＰトランジスタ
７及びざと、エミッタが抵抗９を介して正電源＋■に、
ベースがトランジスタ７のベースに、そして、コレクタ
がトラ／・ジスタ乙のコレクタに、夫々、接続されｆｃ
ＰＮＰトラン・ジスタ１０で形成される定電流源部から
、一定の電流Ω■ｏが供給される１、そして、トランジ
スタＳ及び乙の夫々のエミッタと負電源−■との間の抵
抗／／及び／２は、互いに等しい抵抗値Ｒ／を有すもの
とされている。。

ｔ７ｊ、ＰＮＰトランジスタ７．３及び／ダは第２０差
動増幅部全形成しており、これらトラン・ジスタ／３及
び／ｌｌのエミッタが共通接続てれ、また、夫々のベー
スは、上述のトランジスタ／及びλの夫々のベースとと
もに、入力端子３及びグに接続される。トランジスタ／
３及び／グの共通接続されたエミッタと正電源十Ｖとの
間に接続きれた。

ＰＮＰトランジスタ／Ｓは、そのベースが、トランジス
タ１０のベースとともに、トランジスタフのベースに接
続部れて、下足の電流Ω■０全０ヲ流電流源を形成して
いる。ここで、このトランジスタ／Ｓのエミッタと正電
源十Ｖとの間の抵抗／乙は、トランジスタ１０に接続さ
れた抵抗９と等しい抵抗ｆｆ１Ｒ，ｘｔ有すものとされ
ている。

このようにして、相補関係にあるトランジスタ／及び−
とトランジスタ／３及び／りとは、入力端子３及びグに
対して並列的に接続部れた、互いに相補関係をなすΩつ
の差動増幅部を形成しているのである。

第１の差動増幅部を形成するトランジスタ／及び−の夫
々のコレクタには、ベース接地形とされたＮＰＮ　）ラ
ンジスタ／７及び７ｇの夫々のエミッタが接続され、ト
ランジスタ／と７７とで、及び、トランジスタ記と７ｇ
とで、夫々、カスコード接続部が形成されている。そし
て、トランジスタ／７のコレクタ、即ち、トランジスタ
／及びコを含んで形成でれる第１の差動増幅部の出力部
の一方に、ＰＮＰ　）ランジスメ／９．．２０及び、２
／によって形成される出力信号導出部が接続される。

トランジスタ／９．及び２０はカレント・ミラー回路全
形成しており、その一方の電流路を形成するダイオード
接続されたトランジスタ／ｑのコレクタカトランジスタ
／７のコレクタに接続され、また、その他方の電流路を
形成するトランジスタ、２０のコレクタには、このトラ
ンジスタ、２０とともにカスコード接続部を形成するト
ランジスタ、２／のエミッタが接続される。これらトラ
ンジスタ／ｑ及びユθの夫々のエミッタは、互いに等し
い抵抗値Ｒ，ｔ’を有する抵抗２．２及び、２３を介し
て正電源十Ｖに接続される。そして、トランジスタ、２
／のコレクタは出力端子２ｑに接続されている。

また、トランジスタ７ｇのコレクタ、即ち、トランジス
タ／及び２を含んで形成される第１の差動増幅部の出力
部の他方にも、上述のトランジスタ／９，２０及び２／
に相当する、カレント◆ミラー回路を形成するＰＮＰト
ランジスタ２汐及びＪ乙、及び、ＰＮＰ　）ランジスタ
２７で形成される出力信号導出部が接続される。トラン
ジスタ、２汐及び２乙のエミッタには、抵抗、２２及び
、２３に相当する、抵抗（直Ｒ３ζ有する抵抗、２ｇ及
び２Ｌ？が夫々接続され、トランジスタ２７のコレクタ
は出力端子３０に接続きれる。

トランジスタ／７及び／どの夫々のベースは共通接続さ
れ、これらベースとトランジスタ／及びスの共通接続さ
れたエミッタとの間に、ＮＰＮ）ランジスタ３／及び３
．２で形成式れ−ｆｔ２つのＰ　Ｎ接合順方向電圧を発
生する素子と、ＰＮＰ　トランジスタ３３と、そのベー
スに接続されたバッファ抵抗３’ｌとで形成されるバイ
アス回路が接続される。このバイアス回路は、トランジ
スタ３／。

３２及び３３に電流が流れるとき、トランジスタ／７及
Ｕ／ｇのベースとトランジスタ／及び−のエミッタとの
間に、トランジスタ３／のベース・エミッタ間に於ける
ＰＮ接合順方向１ｂ；圧（ベース・エミッタ間室１ｆ）
とトランジスタ３２のベースΦエミッタ間室、圧とトラ
ンジスタ３３０ベース・エミッタ間電圧との和の電圧を
印加する。（但し、トランジスタ３３のベース電流によ
るバッファ抵抗３りに於ける電圧降下は無視する。）そ
して、トランジスタ３／及び３２の共通接続きれ之コレ
クタには、ベースが、トランジスタ１０及び／Ｓと同様
に、トランジスタ７０ベースに接続され、エミッタが抵
抗３３に介して正電源＋Ｖに接続されて、定常、流源を
形成するＩ）　Ｎ　Ｐ　ｌ−ラノジスタ３乙のコレクタ
が接続される。、ここで、抵抗３Ｓは、抵抗ワ及び／乙
の抵抗値Ｒ，２の一倍の抵抗値２Ｒコを有すものとされ
、従って、トランジスタ３乙はトランジスタ３／及び３
Ωによる合１戎回路及びトランジスタ３３に、トランジ
スタ１０及び／Ｓが供給する電流、２Ｉ。の−の電流、
即ち、一定コ の電流■。を流す。

一方、第λの差動増幅部全形成するトランジスタ／３及
び／ダの夫々のコレクタには、ベース接地形とされｆｃ
ＰＮＰトランジスタ３７　及Ｕ　３　ｇの夫々のエミッ
タが接続σれ、トランジスタ／３と３７とで、及びトラ
ンジスタ／４７と３ｇとで、夫々、カスコード接続部が
形成されている。そして、トランジスタ３７のコレクタ
、即ち、トランジスタ／３及び／　／７１．１含んで形
成される第λの差動増幅部の出力部の一方に、ＮＰＮト
ランジスタ３７゜９０及びｑ／によって形［戊される出
力信号導出部が接続される１、トランジスタ３９及び／
１０はカレント・ミラー回路を形成しており、その一方
の電流路全形成するダイオード接続されたｌ・ランジス
タ３９のコレクタがトランジスタ３７のコレクタに接続
され、また、その他方の電流路全形成するトランジスタ
ｔＩ０のコレクタには、このトランジスタグ０とともに
カスコード接続部を形成するトランジスタグ／のエミッ
タが接続される。これらトランジスタ３９及び／１．０
の夫々のエミッタは、互いに等しい抵抗値Ｒ３を有する
抵抗１１．２及びｌＩ３を介して負電源−■に接続され
る。そして、トランジスタグ／のコレクタは、上述のト
ランジスタ２／のコレクタとともに、出力端子２グに接
続されている。

マタ、トランジスタ３ｇのコレクタ、即ち、トランジス
タ／３及び／＜１４含んで形成される第２め差動増幅部
の出力部の他方にも、上述のトランジスタ３９　、’１
０及び／１．／に相当する、カレント壷ミラー回路を形
成するＮ’ＰＮトランジスタ４１グ及び１ｌ−３、及び
、ＮＰＮ　）ランジスタグ乙で形成される出力信号導出
部が接続はれる。トランジスタ９グ及び４５のエミッタ
には、抵抗りλ及び１Ｉ−３に相当する、抵抗値Ｒ３ｉ
有する抵抗に７及びｔｔｇが夫々接続きれ、トランジス
タｑ乙のコレクタは、上述のトランジスタ２７のコレク
タとともに、出力端子３０に接続される１、 トランジスタ３７及び３ｇの夫々のベース（α共通接続
でれ、これらベースとトランジスタ／３及び／ｑの共通
接続されたエミッタとの間に、ＰＮＰトランジスタダ９
及び汐０で形１戊されたａつのＰＮ接合順方向電圧全発
生する素子と、Ｎ　Ｉ）　Ｎ　ｌ−ラ／ジスタ左／と、
そのベースに接続されたバッファ抵抗に、２とで形成さ
れるバイアス回路が接続される。このバイアス回路（ハ
トランジスタ５／。

り０及びグツに電流が流れるとき、トランジスタ／３及
び／グのエミッタとトランジスタ３７及び３ｇのベース
との間に、トランジスタグ／のベース・エミッタ間電圧
とトランジスタＳ０のベース・エミッタ間電圧とトラン
ジスタ１ｌ−９のベース・エミッタ間電圧との和の電圧
を印加する。（但し、トランジスタ５／のベース電流に
よるバッファ抵抗夕２に於ける電圧降下は無視“丈る１
、）そして、トランジスタグア及び汐０の共通接続きれ
たコレクタには、ベースが、トランジスタＳと同様に、
トランジスタ乙のベースに接続はれ、エミッタが抵抗左
３を介して負電源−Ｖに接続されて、定電流源を形成す
るＮＰＮトランジスタＳグのコレクタが接続きれる。こ
こで、抵抗！５３は、抵抗／／の抵抗値Ｒ／の２倍の抵
抗値２Ｒ，’ｚ有すものとされ、従って、トランジスタ
、１ｔＩＩはトランジスタＳ／及びトランジスタ４ｔ９
及び汐θによる合成回路に、トランジスタＳが供給する
電流、２ＩＯの−のコ 電流、即ち、一定の電流Ｉ。を流す。

また、抵抗値Ｒ３’ｒ有する抵抗ＳＳ及びダイオード接
続されて、ＰＮ接合順方向電圧全発生する素子とされｒ
ｖ、ＰＮＰ）ランジスタＳ乙及［５７で形成されたバイ
アス回路が設けられ、その一端が上述のトランジスタグ
／のコ、レクタに接続はれる。従って、このバイアス回
路には、定電流源を形１戊するトランジスタ５Ｉ／−に
よりトランジスタに／及びトランジスタグワ及び汐０の
合成回路を流れる、定電流ＩＯが流れることになる。即
ち、トランジスタグりにより形５ｙ、きれる定電流源ば
、トランジスタ汐乙及び５７を含んで形成されるバイア
ス回路とトランジスタグ９．汐０及び汐／をｊ７のその
コレクタと接続されたベースがトランジスタ２／及び２
７のベースに接続でれて、トランジスタ２／及び２７の
ベースに所定のバイアス電圧が印加される。

さらに、上述のトランジスタＳ乙及び汐７を含んで形成
されるバイアス回路と同様に、抵抗値Ｒ３−ｉ有する抵
抗３ｇ及びダイオード接続されて、ＰＮ＠合順合同方向
電圧全発生素子とされた、ＮＰＮトランジスタ３９及び
乙０で形成されたバイアス回路が設けられ、その一端が
上述のトランジスタ３３のコレクタに接続される。従っ
て、このバイアス回路には、定常、流′ａ、−を形成す
るトランジスタ３乙によりトランジスタ３／及び３２の
合成回路及びトランジスタ３３を流れる、定電流■ｏが
流れることになる。即ち、トランジスタ３乙により形成
される定電流源は、トランジスタＳ９及び乙０を含んで
形成されるバイアス回路とトランジスタ３／、３．２及
び３３を含んで形成てれるバイアス回路とに共通の定電
流Ｉ。を流しているのである。そしてトランジスタ乙０
のそのコレクタと接続されたベースがトランジスタグ／
及びグ乙のベースに接続されて、トランジスタ７７人び
グ乙のベースに所定のバイアス電圧が印加きれるのであ
る。

以上の如くの構成に於いて、入力端子３及びグに入力信
号が供給されないとき、即ち、無信号時に於いては、第
１及び第λの差動増幅部はバランス状態にあり、トラン
ジスタ／及びλには、夫々、トランジスタ／９及び／７
、及びトランジスタ２ｋ及び／ざを通じて、電流１ｉｆ
ｔ略工０とする一定のアイドリング電流が流れ、まり、
トランジスタ／３及び／ダにも、夫々、トランジスタ３
７及び３９、及び、トランジスタ３ｇ及びククヲ通じて
、電流値を略１．とする一定のアイドリンク電流が流１
れる。そしてこのとき、入力端子３を通じて流れるトラ
ンジスタ／のベースからエミッタへのベース電流とトラ
ンジスタ／３のエミッタからベースへのベース電流とは
互いに逆方向となり、トランジスタ／及び／３の夫々の
特性が完全に均等であれば、両ベース電流が等しくなり
、入力端子３に於いては両ベース電流が打消し合って零
となるが、通常、トランジスタ／及び／３の夫々の特性
は略均等と式れるも完全に均等に１はならないので、両
ベース電流が微小な差を有すものとなり、入力端子３に
は両ベース電流の差分の微小室流が流れることになる３
、また、入力端子グを通じて流れるトランジスタλのベ
ースからエミッタへのベース電流とトランジスタ３乙の
エミッタからベースへのベース電流についても同様とな
り、入力端子ｑには両ベース電流の差分の微小５（、が
流れることとなる。このため、入力端子３及びｌＩケ通
じて流れる第１及び第λの差動増幅部に灼する入力バイ
アス電流は、極めて小なるものとされることになシ、こ
れら副入力バイアス電流の差の電流である入力オフセッ
ト電流も、零もしくは極めて微小なものとなる。従って
、入力バイアス電流及び入力オフセット電流が及ぼす悪
影響が効果的に抑圧されることになる。

そして、入力端子３及びグに差動入力信号が供給される
と、トランジスタ／及びコには、この差動入力信号に応
じて変化する差動電流が流れ、筐り、トランジスタ／３
及び／グにも、トランジスタ／及び２を流れる差動電流
と相補渓係をもって変化する差動電流が流れる。

トランジスタ／及び２を流れる差動電流は、夫々、トラ
ンジスタ／９及び／７、及び、トランジスタ２３及び７
ｇｋ流れ、トランジスタ／９と２０及びトランジスタ、
！左と２乙は夫々カレント・ミラー回路全形成していて
、出力端子２グ及び３０に次段の回路等の負荷が接続さ
れた場合には、トランジスタ、２０及びΩ乙には、理想
的には、トランジスタ／９及び２！；’ｒ：流れる電流
と同じ電流が夫々流れるので、トランジスタ２０と２７
及びトランジスタ２乙と２７に、トランジスタ／及び２
を流れる差動電流と同じ出力電流が流れることになる。

また、トランジスタ／３及び／グを流れる差動電流はト
ランジスタ３９及び３７、及び、トランジスタ２＋及び
３ｇｆ流れ、これにもとすき、上述と同様にして、トラ
ンジスタダ０とグ／及び］・ラランジメタ１とグ乙にも
、トランジスタ／３及び／グを流れる差動電流と同じ出
力電流が流れることになる。これにより、相補関係を有
した出力電流が流れるトランジスタ２／と１１／の夫々
のコレクタに共通に接続てれた出力端子２’ｌ及び同じ
く相補関係を有した出力電流が流れるトランジスタ２７
とグ乙の夫々のコレクタに共通に接続てれた出力端子３
０に、増幅された出力信号が得られるのである。この場
合、正電源十Ｖ及び負電源−Ｖの電圧値が比較的低くて
も、電圧の有効利用がはかられて、出力信号の振幅は充
分大なるものとなる。

ここで、第１の差動増幅部の出力部全形成するトランジ
スタ／７に接続てれた出力（言号導出部について考察す
ると、無信号時には、カレント・ミラー回路全形成する
トランジスタ／ｑ及びコθ、抵抗、２．２及び２３、及
び、トランジスタ２／の夫々には一定のアイドリング電
流■。が流れている。

このカレント・ミラー回路を形成するトランジスタ／９
のコレクタ電圧ｖｃｌは、正電源＋Ｖの電圧ｖｖから抵
抗、２２の両端電圧ｖｒ／及びトランジスタ／９のベー
ス・エミッタ間電圧ｖＢＥｌヲ引いた値となる。即ち、 ＶＣ／　＝　Ｖ　ｖ　　　（Ｖｒ　／　＋ＶＢＥ／　）
となる。一方、カレント・ミラー回路を形成する他のト
ランジスタ２０のコレクタ電圧Ｖｃλは、トランジスタ
２／のベースにトランジスタＳ７０ベースが接続されて
バイアス電圧が印加されているので、正電源十Ｖの電圧
Ｖｖから抵抗５５の両端電圧ｖｒ２とトランジスタＳ乙
及びに７の夫々のベース・エミッタ間電圧ＶＢＥ２及び
ＶＢＥＪとを引き、さらに、トランジスタ、２７のベー
ス・エミッタ間ｗ圧ＶＢＥ’ｊを加えた値となる。即ち
、ＶＣ，２＝ＶＶ　　（Ｖｒ、＋＋ＶＢＥ２＋Ｖｎｚ３
）＋ＶｅＥｐとなる。ここで、抵抗２２及び、ｔ５の抵
抗値はともにＲ３であり、これら、さらに、トランジス
タｉ’ｙ、ｘｉ、、を乙及びＳ７にはともに止流■。が
流れていて、ｖｒ／とＶｒユとは等しくなるので、こし
くｒ　Ｖ　ｒ　トＬ、’ｌ　７ｊ、ＶＢＥ／　＋　Ｖ　
Ｂ　Ｅ：ｂ、　ＶＢＥＪ及びＶＢＥ＆は互いに等しい１
直となるので、これをＶＢＥとすると、 ＶＣ／　＝Ｖｃ２−Ｖ　ｖ　　　（Ｖ　ｒ　＋ＶＢＥ）
となる。即ち、トランジスタ／ｑのコレクタｔＥとトラ
ンジスタ２０のコレクタ電圧とが等しくされているので
ある。！、り、抵抗２３の抵抗師もＲ３となっているの
で、抵抗２３の両端電圧もｖｒとなり、トランジスタ／
９のコレクタ・エミッタ間電圧とトランジスタ２０のコ
レクタ・エミッタ間電圧とは等しくされている。

このため、トランジスタ／ｑとトランジスタ２０とは、
両者のコレクタ電子が等しくてれ、両者のコレクタ・エ
ミッタ間電圧が等しくてれた状態で動作せしめられるこ
と、になるので、動作特性が一致せしめられたものとな
り、これらによって形成されるカレント・ミラー回路は
、正確なカレント・ミラー動作を行い、直線性に優れた
ものとなる。！、た、トランジスタ２０のコレクタにト
ランジスタ、２／が接続されて、カスコード接続部が形
成されていることは、トランジスタ２０のコレクタが出
力端子、２グの電圧変化の影響を受けないことになり、
この点からも良好なカレント・ミラー動作が行われるこ
とになる。

また、トランジスタ／′ｇに接続された出力信号導出部
に於いても、これが上述のトランジスタ／７に接続され
た出力信号導出部と全く同様に構成されていることから
して明らかな如く、上述と同様にして、トランジスタ２
Ｓとトランジスタコ乙とは、両者のコレクタ電圧が３等
しくされ、両者のコレクタ・エミッタ間電圧が等しくて
れた状態で動作せしめられることになって、動作特性が
一致せしめられたものとなる。さらに、トランジスタ２
７による効果もトランジスタ２／の効果と同様である。

次に、第２の差動増幅部の出力部を形成するトランジス
タ３７に接続された出力信号導出部について考察すると
、無信号時には、カレント・ミラー回路を形成するトラ
ンジスタ３′？及びグ０、抵抗ｌ１２及びｌＩ３、及び
、トランジスタｔｌ／の夫々には一定のアイドリング電
流■ｏが流れている。

そして、トランジスタ３９のコレクタ電ｒＩＨｖｃ３ば
、負電源−Ｖの電圧−■７に抵抗ｑノの両端電圧ｖｒ３
及びトランジスタ３９０ベース・エミッタ間電圧ＶＢゎ
を加えた値となる。即ち、 Ｖｃ　、？　＝Ｖｖ　＋　ＶｒＪ　＋ＶＢｇ、ｔとなる
。一方、トランジスタｑ０のコレクタ電圧Ｖｃ＜ｉは、
トランジスタグ／のベースにトランジスタ乙０のベース
が接続されてバイアス電圧が印加されているので、負電
源−■の電圧−Ｖｖに抵抗／Ｉｇの両端電圧ｖｒ＆とト
ランジスタタワ及び乙０の夫々のベース・エミッタ間電
圧ＶＢＥ６及びＶＢＥ？とを加え、さらに、トランジス
タグ／のベース・エミッタ間電圧ＶＢＥｇｅ引いた値と
なる。即ち、Ｖｃ　ｒｔ　”　−Ｖｖ　＋ＶｒｌＩ＋Ｖ
ＢＥｘ　＋ＶＢＥ７−ＶＢＥｇとなる。ここで；抵抗ｌ
１２及びｔｉｔｇの抵抗値はともにＲ３であり、これら
、さらに、トランジスタ３９、グ／、左ワ及び乙０には
ともに電流■。が流れていて、Ｖｖ３と■ｒｑとは等し
い値Ｖｒとなり、！、り、ＶＢＥ５　＋　ＶＢＥｂ　、
　ＶＢＥ７及びＶＢＥｇは互いに等１．イ１直となるの
で、これ全ＶＢｒ：とすると、Ｖｏ３　＝　ｖｅ’Ｊ　
＝　　Ｖｙ　＋　Ｖ　ｒ　＋　ＶＢＥとなる。即ち、ト
ランジスタ３ｑのコレクタ電圧とトランジスタグ０のコ
レクタ電圧とが等しくされているのである１、また、抵
抗ｔ１．３の抵抗値もＲ３となっているので、抵抗９３
０両端電圧もｖｒとなり、トランジスタ３ｑのコレクタ
・エミッタ間電圧とトランジスタグＯのコレクタ・エミ
ッタ間電圧とは等しくされている。

この几め、トランジスタ３９とトランジスタＩ／１０と
は、両者のコレクタ電圧が等しくでれ、両者のコレクタ
・エミッタ間電圧が等しくされた状態で動作せしめられ
ることになるので、動作特性が一致せしめられたものと
なり、これらによって形成されるカレント・ミラー回路
は、正確なカレント・ミラー動作全行い、直線性に優れ
たものとなる。−！、り、トランジスタグ０のコレクタ
にトランジスタグ／が接続されて、カスコード接続部が
形成されていることは、トランジスタ＜１！０のコレク
タが出力端子、２グの電圧変化の影響全骨けないことに
なり、この点からも良好なカレント・ミラー動作が行わ
れることになる。

寸た、トランジスタ３ｇに接続きれた出力信号導出部に
於いても、これが上述のトう／ジメタ３フに接続された
出力信号導出部と全く同様に構成されていることからし
て明らかな如く、上述と同様にして、トランジスタｔｌ
ｌｌとトランジスタＩ１５とは、両者のコレクタ電圧が
等しくされ、両者のコレクタ・エミッタ間電圧が等しく
された状態で動作せしめられることになって、動作特性
が一致せしめられたものとなる。さらに、トランジスタ
グ乙による効果もトランジスタｌｌ／の効果と同様であ
る。

以北により、出力端子２グ及び３０から１は、電圧の有
効利用がはかられて得られ、入力１言号に忠実に対応し
た歪のない増幅出力が導出される。

なお、正電源＋Ｖ及び負電源−■の電圧が比較的低いも
のとされるときには、トランジスタ／及びユ、及び、ト
ランジスタ／３及び／ｌｌ−は夫々小なるコレクタ・エ
ミッタ間電圧をもって動作することになる。このため、
例えば、入力端子３及びグに供給される差動入力信号が
同相成分を含むものであって、そのためトランジスタ／
及びλ、及び、トランジスタ／３及び／りのエミッタ電
位が変動し、その結果、−ｔ、ｎらのコレクタ・エミッ
タ特性の変動をきたして出力歪を生ずることになる。

しかしながら、本例に於いては、トランジスタ３／　、
３２及び３３を含んで形成されるバイアス回路、及び、
トランジスタ’１９．！；０及び左／を含んで形成され
るバイアス回路の存在によシ、トランジスタ／７及び７
ｇの共通接続されたベースとトランジスタ／及びλの共
通接続されたエミッタとの間の電圧が、定電流１．が流
れるトランジス１３／、、３２及び３３の夫々のベース
・エミッタ間電圧にもとすく一定値に固定され、また、
トランジスタ３７及び３ｇの共通接続されたベースとト
ランジスタ／３及び／ダの共通接続されたエミッタとの
間の電圧が、定電流Ｉ。が流れるトランジスタ’１９．
３０及び５／の夫々のベース・エミッタ間電子にもとす
く一定値に固定される３、これにより、トランジスタ／
及び−の夫々のコレクタ・エミッタ間電子が、上述の一
定値から一定の１直をとるトラン・ジスタ／７のベース
・エミッタ間電圧全滅じた値及び上述の一定値から一定
の１直をとるトランジスタ／ｇのベース−エミッタ間電
Ｂ三を減じた値に設定され、！、た、トランジスタ／３
及び／グの夫々のコレクタ・エミッタ間電圧が、」二連
の一定値から一定の匝をとるトランジスタ３７のベース
・エミッタ間電ｒｉＥヲ減じた値及び上述の一定値から
一定の（直をとるトランジスタ３ｇのベース・エミッタ
間電圧を減じた値に設定される。従って、例えば、差動
入力信号が同相成分を含み、トランジスタ／及びａ、及
び、トランジスタ／３及び／ｌ’のエミッタ電位が変動
するような場合にも、それらのコレクタ・エミッタ間電
圧は変化せず、トランジスタ／及び記、及び、トランジ
スタ／３及び／ｌｌは、直線性良好な増幅動作を行って
、出力歪を生じない１゜ さらに、本例に於いては、トランジスタ／及び−にペー
ス接地形のトランジスタ／７及び７ｇが夫々接続はれ、
貰た、トランジスタ／３及び／１にベース接地形のトラ
ンジスタ３７及Ｕ３ｇが夫々接続されて、カスコード接
続部が形成されているので、電圧帰還率が小さくなって
高置ｅ濡号１で増幅でき、広帯域増幅が実現きれる。

きらにまり、トランジスタ／及び−の夫々にそれらの共
通接続されたエミッタに接続されたトランジスタＳによ
り形成される定電流源により流される定電流■。、トラ
ンジスタ／３及び／グの夫々にそれらの共通接続てれた
エミッタに接続されタトランシスタ／汐により形成され
る定電流源により流てれる定電流１ｏ、トランジスタ３
／。

３２及び３３を含むバイアス回路及びトランジスタ汐７
及び６０を含むバイアス回路＃に、トランジスタ３乙に
より形成される定電流源により共通に流される定電流■
。、及び、トランジスタＳ乙及び、ｔ７に含むバイアス
回路及びトランジスタ’１９．３０及びに／を含むバイ
アス回１烙（で、トランジスタに４ｔで形成される定電
流源により共曲に流される定電流１゜は、回路溝１ｊ！
２上、実質的に同一の定電流源から供給されることにな
るので、温度特性も一致するものとなり、これらの′電
流が流れる各トランジスタのベース・エミッタ間電圧の
ばらつき等が防１トされて、回路の温度変化に対する特
性補償も充分性われるようにきれている。、応　　用　
　例 本発明に係るトランジスタ増幅回路は、汎用演算増幅回
路として各種用途に適用し得るものであり、例えば、音
声信号に対する電力増幅回路系の初段増幅部を構成する
に好適である。

発明の効果 以上の説明から明らかな如く、本発明に係るトランジス
タ増幅回路は、入力部に於ける差動増幅部に対する入力
バイアス電流が極めて小となり、演算増幅回路として動
作するに際し、入力バイアス電流及び入力オフセット電
流が及ばず悪影響が低減されて、優れた出力特性が得ら
れるものとなる３、また、差動増幅部及びその出力部に
接続部れたカレント・ミラー回路を含んで形成σれる出
力信号導出部が、それらに対して設けられた所定のバイ
アス回路の働きにより、比較迫り低い電源電圧のもとに
於いても直線性良好な動作全行うものとされ、比較的太
なる電圧振幅を有した、入力信号に忠実に対応した歪の
ない増幅出力を供給することができる。さらに、斯かる
各バイアス回路には、差動増幅部に於けるアイドリング
電流に関連する、温度特性が一致するものとされた定電
流が流されるので、差動増幅部及び出力信号導出部を形
成する各トランジスタと各バイアス回路を形成する各ト
ランジスタのベース・エミッタ間電圧のばらつきが防ｄ
二されて、各部の電圧設定が安定になされる。

【図面の簡単な説明】

図は本発明に係るトランジスタ増幅回路の一例を示す接
続図である。 図中、／及びコは第１の差動増幅部を形成するＮＰＮＩ
−ラ／ジスタ、３及びダは入力端イ、り及び３ｑは夫々
定電流源金形１反するＮＰＮトランジスタ、／３及び／
ダは第λの差動増幅部を形成するＰＮＰ　トランジスタ
、／ｋ及び３乙は夫々定電流源金形成するＰＮＰ　トラ
ンジスタ、／９及び２０、及び、２ｋ及びノ乙は夫々カ
レント・ミラー回路全形成するＰＮＰｌ・ランジスタ１
．２／及び、２７は夫々トランジスタ、２０及びノ乙と
ともにカスコード接続部を形成するＰＮＰ　トランジス
タ１．２グ及び３θは出力端子、３／、３２．５７及び
乙０は夫々ＰＮ接合順方向電圧全発生する素子としての
ＮＰＮトランジスタ、３９及びグ０、及び、ググ及びグ
５は夫々カレント・ミラー回路全形成するＮ　、Ｐ　Ｎ
　）ランジスタ、ｔＩ／及び４’乙は夫々トランジスタ
ｌ１０及び４５とともにカスコード接続部を形成するＮ
ＰＮ　）ランジスタ、１１ｑ、ｓｏ。 Ｓ４及びＳ７は夫々ＰＮ接合順方向電圧を発生する素子
としてのＰＮＰトランジスタである。

Claims (1)

1. 【特許請求の範囲】 ベースに入力信号が供給される第１及び第一のトランジ
   スタを含んで形成された第１の差動増幅部と、ベースに
   上記第１及び第２のトランジスタと共通の入力信号が供
   給され、夫々上記第１及び第２のトランジスタと相補関
   係をなす第３及び第グのトランジスタを含んで形成され
   た第２の差動増幅部と、一対の電流路のうちの一方が上
   記第１の差動増幅部の出力部に接続された第１のカレン
   ト・ミラー回路部と、一対の電流路のうちの一方が上記
   第一の差動増幅部の出力部に接続された第一のカレント
   φミラー回路部と、上記第１のカレント・ミラー回路部
   の他方の電流路に接続された第りのトランジスタと、上
   記第２のカレント・ミラー回路部の他方の電流路に接続
   された、上記第３のトランジスタと相補関係をなす第６
   のトランジスタと、各々がＰＮ接合順方向電圧を発生す
   る素子を含んで形成され、夫々上記第Ｓのトランジスタ
   に対する所定のバイアス電圧及び第６のトランジスタに
   対する所定のバイアス電圧全供給する第１及び第２のバ
   イアス回路部と、各々がＰＮ接合順方向電圧を発生する
   素子を含んで形成され、夫々上記第１及び第一のトラン
   ジスタのコレクタ・エミッタ間電圧を所定値にするバイ
   アス電圧及び上記第３及び第グのトランジスタＤコレク
   タ・エミッタ間電圧を所定値にするバイアス電圧全供給
   する第３及び第グのバイアス回路部と、上記第１及び第
   グのバイアス回路部に共通の定電流を流ｔ＝−−”’ す第１の定電流源部と、上記第Ω及び第３のバイアス回
   路部に共通の定電流を流す第２の定電流源部と、上記第
   ５及び第６のトランジスタの出力部−に共通に設けられ
   た出力端子部とを備えて構成されたトランジスタ増幅゛
   回゛銘。