JP2999903B2

JP2999903B2 - 高インピーダンス回路

Info

Publication number: JP2999903B2
Application number: JP9126093A
Authority: JP
Inventors: 信和細矢
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1992-06-30
Filing date: 1993-04-19
Publication date: 2000-01-17
Anticipated expiration: 2015-01-17
Also published as: JPH0677764A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＣ化するインピーダ
ンス回路において、高いインピーダンスを持つ高インピ
ーダンス回路に関するものである。

【０００２】

【従来の技術】図１４は従来例の回路図を示す。１は高
インピーダンス回路であり、トランジスタ、抵抗で構成
された回路である。この高インピーダンス回路１ではト
ランジスタＴ１及びＴ２のベース間の等価抵抗Ｒは以下
のように求められる。

【０００３】まず、トランジスタＴ１のベース電圧をＶ
１、トランジスタＴ２のベース電圧をＶ２とする。トラ
ンジスタＴ１のエミッタ電圧は、ＡＣで考えるとベース
電圧と等しくＶ１となる。同様に、トランジスタＴ２の
エミッタ電圧はＶ２となる。

【０００４】そして、差動対を構成しているトランジス
タＴ３とトランジスタＴ４のベース間電圧ＶＢＢ１は数
１のように示される。

【０００５】

【数１】

【０００６】また、トランジスタＴ３及びＴ４のエミッ
タ間電圧ＶＥＥ１も先ほどと同様に考えると数１と等し
くなる。

【０００７】

【数２】

【０００８】したがって、差動対のトランジスタＴ３、
Ｔ４の夫々のエミッタ側には微分抵抗ｒe が存在するの
で、この微分抵抗ｒe を流れる電流ＩＥ１は数３で示さ
れる。

【０００９】

【数３】

【００１０】それゆえに、トランジスタＴ１及びＴ２の
ベース間の等価抵抗Ｒは数４で示される。

【００１１】

【数４】

【００１２】ここで、定電流源であるトランジスタＴ５
のコレクタ電流Ｉ５であるとき、差動対のトランジスタ
Ｔ３及びＴ４の微分抵抗ｒe は数５によって求められ
る。

【００１３】

【数５】

【００１４】この原理を基本として、本出願人は先に特
願平４−１６００８号（Ｈ０１Ｃ１３／００）におい
て、高インピーダンス回路を提案している。図１５はそ
の従来例を示す回路図である。１０は高インピーダンス
回路であり、信号源１２に接続される。信号源１２から
の入力はＰＮＰ型のトランジスタＴ７、ＮＰＮ型のトラ
ンジスタＴ８及びＴ９を含むバッファ回路１４と、ＰＮ
Ｐ型のトランジスタＴ１２、ＮＰＮ型のトランジスタＴ
１３及びＴ１４を含むバッファ回路２０の間に与えられ
る。

【００１５】バッファ回路１４とバッファ回路２０を通
った入力は抵抗Ｒ８、Ｒ９及びＲ１０を含むインピーダ
ンス分割回路１６によって分割される。すなわち、バッ
ファ回路１４とバッファ回路２０の出力は抵抗Ｒ８、Ｒ
９及びＲ９によって分割されて、夫々差動対１８を構成
するように互いのエミッタが接続された２つのＮＰＮ型
のトランジスタＴ１０及びＴ１１のベースに与えられ
る。

【００１６】そして、差動対１８の出力はトランジスタ
１０及びＴ１１のコレクタから夫々負帰還経路２２及び
２４を介して、バッファ回路１４及び２０の入力側、す
なわち、トランジスタＴ８及びＴ１３のベースに負帰還
される。ＰＮＰ型のトランジスタＴ１８、ＮＰＮ型のト
ランジスタＴ１９、Ｔ２０、ＰＮＰ型のトランジスタＴ
２１とＮＰＮ型のトランジスタＴ２２を含むベース電流
制御回路２８はトランジスタＴ２２のベースを制御し、
トランジスタＴ２１からトランジスタＴ２２に供給され
たベース電流を電流増幅率βだけ増幅した電流がトラン
ジスタＴ２２に流れ、したがって、ＰＮＰ型のトランジ
スタＴ１５、ＮＰＮ型のトランジスタＴ２３にも等しい
電流が流れる。

【００１７】また、トランジスタＴ１５とＰＮＰ型のト
ランジスタＴ１６、Ｔ１７はカレントミラー回路であ
り、トランジスタＴ１６、Ｔ１７にはトランジスタＴ１
５の電流と等しい電流が流れる。

【００１８】一方、トランジスタＴ２３とＮＰＮ型のト
ランジスタＴ２４もカレントミラー回路を構成してお
り、トランジスタＴ２３に流れる電流の抵抗比（Ｒ１２
／Ｒ１３）の電流がトランジスタＴ２４に流れる。

【００１９】尚、トランジスタＴ２４のコレクタ電流Ｉ
２４をトランジスタＴ２３のコレクタ電流の２倍にする
ために、トランジスタＴ２４の面積、すなわちサイズは
トランジスタＴ２３の２倍に設定されている。また、ト
ランジスタＴ２０、Ｔ２３、Ｔ２４の夫々のエミッタ−
アース間には、エミッタ抵抗Ｒ１１、Ｒ１２及びＲ１３
が接続される。但し、抵抗Ｒ１３とＲ１２の比は上述の
電流比を得るように１：２である。

【００２０】このように構成される高インピーダンス回
路において、トランジスタＴ２４のコレクタ電流Ｉ２４
は数６によって求められる。

【００２１】

【数６】

【００２２】この数６において、１／βｎはトランジス
タＴ１９及びＴ２０の夫々の電流増幅率、βｐはトラン
ジスタＴ１８の電流増幅率、１／βｐはトランジスタＴ
２１の電流増幅率である。βｎはトランジスタＴ２２の
電流増幅率である。

【００２３】一方、高インピーダンス回路１０の等価抵
抗ＲL は数７によって求められる。

【００２４】

【数７】

【００２５】したがって、高インピーダンス回路１０に
おいて、高抵抗の等価抵抗を実現することができ、この
程度であれば抵抗値を得るための面積も大面積となるこ
ともない。よって、低コスト化したＩＣ回路ができる。

【００２６】また、トランジスタＴ２０のエミッタ電流
を変えてコレクタ電流Ｉ２４を変えることによって、等
価抵抗ＲL の抵抗値を変えることができ、高可変抵抗が
可能である。

【００２７】しかしながら、この構成では差動対を構成
するトランジスタＴ１０のコレクタ出力をトランジスタ
Ｔ８のベースにそのまま帰還している。集積回路の構成
上一般に基板におけるトランジスタのコレクタが占める
占有面積は大きく、必然的に集積回路の接地部分に対向
するコレクタの面積が大きくなる。このため、トランジ
スタＴ１０に発生する浮遊容量は大きく、この結果高周
波領域で可変抵抗器の特性、特に歪み等が増加するとい
う問題があった。

【００２８】また、信号源の入力端に差動対の出力であ
るコレクタを接続する構成となっているため、入力端に
上記コレクタの浮遊容量がアース（零電位）との間に存
在することになる。

【００２９】

【発明が解決しようとする課題】本発明は上記問題点を
解決するものであり、簡単な構成で高いインピーダンス
値を持つ高インピーダンス回路を提供することを目的と
する。

【００３０】

【課題を解決するための手段】本発明は、第１トランジ
スタと第２トランジスタからなる差動対回路の出力をベ
ース電流に変換し、前記差動対回路に第３トランジスタ
を備えるバッファ回路を帰還したことを特徴とする高イ
ンピーダンス回路を提供するものである。

【００３１】また、第１トランジスタと第２トランジス
タからなる差動対回路と、信号が入力される入力トラン
ジスタを備え、該トランジスタのベース電流を補償する
カスコード接続回路とカレントミラー接続回路とからな
るベース電流補償手段と、前記差動対回路と該ベース電
流補償手段との間に前記差動対回路の前記両トランジス
タに入力するインピーダンス分割回路とからなる高イン
ピーダンス回路を提供するものである。

【００３２】さらに、第１トランジスタと第２トランジ
スタからなる差動対回路と、信号が入力される入力トラ
ンジスタを備え、該トランジスタのベース電流を補償す
るカスコード接続回路とダーリントン接続回路とからな
るベース電流補償手段と、前記差動対回路と該ベース電
流補償手段との間に前記差動対回路の前記両トランジス
タに入力するインピーダンス分割回路とからなる高イン
ピーダンス回路を提供するものである。

【００３３】

【作用】本発明は、ベース駆動によりトランジスタを動
作させることにより、浮遊容量の影響を少なくし、高周
波領域を安定させる。

【００３４】

【実施例】図１は本発明の第一の実施例の高インピーダ
ンス回路である。入力端はＮＰＮ型のトランジスタＴｒ
１、Ｔｒ５及びＰＮＰ型のトランジスタＴｒ４のベース
に接続される。トランジスタＴｒ１、及びトランジスタ
Ｔｒ５のエミッタは電流源Ｉ１、Ｉ２を介して接地して
おり、トランジスタＴｒ４のコレクタは直接接地してい
る。

【００３５】ＰＮＰ型のトランジスタＴｒ２はそのコレ
クタと前記トランジスタＴｒ４のエミッタが接続され、
ベースとＮＰＮ型のトランジスタＴｒ３のベースが接続
されている。そのトランジスタＴｒ３のエミッタは前記
トランジスタＴｒ５のコレクタに接続されている。ゆえ
にトランジスタＴｒ２とトランジスタＴｒ３は第１カレ
ントミラー回路２を構成しており、トランジスタＴｒ２
のエミッタ−コレクタ電流はトランジスタＴｒ３のコレ
クタ−エミッタ電流に等しい。また、トランジスタＴｒ
８とＴｒ９はカスコード接続、トランジスタＴｒ３とＴ
ｒ５もカスコード接続されている。

【００３６】そして、トランジスタＴｒ２、Ｔｒ３、Ｔ
ｒ４、Ｔｒ５及び電流源Ｉ２で入力回路５を構成してい
る。

【００３７】差動回路３はＮＰＮ型のトランジスタＴｒ
６とＴｒ７で構成されており、夫々のエミッタは共通の
電流源Ｉ３に接続されている。このトランジスタＴｒ６
のベースは抵抗Ｒ１を介して、前記トランジスタＴｒ５
のエミッタに接続されている。また、トランジスタＴｒ
６とＴｒ７のベース間には抵抗Ｒ２が接続されている。
トランジスタＴｒ７のコレクタは第１カレントミラー回
路２のトランジスタＴｒ３のエミッタとトランジスタＴ
ｒ５の接続点に接続されている。

【００３８】また、他方の入力信号はＮＰＮ型のトラン
ジスタＴｒ８、Ｔｒ１２及びＰＮＰ型のトランジスタＴ
ｒ１１のベースに入力される。トランジスタＴｒ１２、
及びトランジスタＴｒ８のエミッタは電流源Ｉ４、Ｉ５
を介して接地しており、トランジスタＴｒ１１のコレク
タは直接接地している。

【００３９】ＰＮＰ型のトランジスタＴｒ１０はそのコ
レクタと前記トランジスタＴｒ１１のエミッタが接続さ
れ、ベースとＮＰＮ型のトランジスタＴｒ９のベースが
接続されている。そのトランジスタＴｒ９のエミッタは
前記トランジスタＴｒ８のコレクタに接続されている。
ゆえにトランジスタＴｒ９とトランジスタＴｒ１０は第
２カレントミラー回路４を構成しており、トランジスタ
Ｔｒ１０のエミッタ−コレクタ電流Ｉ７はトランジスタ
Ｔｒ９のコレクタ−エミッタ電流に等しくなっている。

【００４０】前記差動回路３のトランジスタＴｒ６のコ
レクタは第２カレントミラー回路４のトランジスタＴｒ
９のエミッタとトランジスタＴｒ８の接続点に接続され
ている。

【００４１】次に、図を参照しながら動作説明をする。

【００４２】まず、差動回路３の電流源Ｉ３はトランジ
スタＴｒ１の電流源Ｉ１のほぼ２倍に設定されている。

【００４３】そして、入力端に入力された信号ＥINは抵
抗Ｒ１、Ｒ２によってインピーダンス分割されて、差動
回路３に供給される。この結果、トランジスタＴｒ７の
コレクタ電流は従来例の数３より数８で算出される。

【００４４】

【数８】

【００４５】したがって、トランジスタＴｒ７のコレク
タ−トランジスタＴｒ３−トランジスタＴｒ２−トラン
ジスタＴｒ４の経路で供給される電流ＩINは数９で求め
られる。

【００４６】

【数９】

【００４７】それゆえに、入力抵抗ＲINは数１０で求め
られる。

【００４８】

【数１０】

【００４９】また、微分抵抗ｒｅは従来例の数５で示さ
れた値である。

【００５０】これによって、入力抵抗はＭΩ程の抵抗と
なる。さらに、入力トランジスタであるＴｒ５には差動
対を構成するトランジスタＴｒ７のコレクタ出力をトラ
ンジスタＴｒ４にて１／βに減衰されたベース電流とし
て供給している。集積回路の構成上一般に基板における
トランジスタのベースが占める占有面積は小さく、必然
的に集積回路の接地部分に対向するベースの面積は小さ
くなる。このため、トランジスタＴ１０に発生する浮遊
容量は小さく、この結果高周波領域で可変抵抗器の特性
が改善され、特に歪みを減少させることができる。

【００５１】次に、図２において、本発明の第２の実施
例の高インピーダンス回路を説明する。図１と略同様で
あるが、トランジスタＴｒ８のベースに入力される信号
に所定のバイアスＤＣ１をかけている。これによって、
第２カレントミラー回路４及びトランジスタＴｒ１１、
Ｔｒ１２を省くことができる。即ち、等価抵抗ＲINの一
端にＤＣバイアスを接続したものとなり、その一端は低
インピーダンスになっている。

【００５２】その結果、上記の回路及びトランジスタを
省いて、図１と同様な高インピーダンス回路を得ること
ができる。

【００５３】また、図３は本発明の第３の実施例の高イ
ンピーダンス回路である。この実施例は差動回路の出力
をダーリントン回路を介して帰還したものである。

【００５４】ＰＮＰ型のトランジスタＴｒ１とＮＰＮ型
のトランジスタＴｒ２はダーリントン接続されており、
トランジスタＴｒ１のベースはトランジスタＴｒ２のコ
レクタに、トランジスタＴｒ１のコレクタはトランジス
タＴｒ２のエミッタに接続され、第１ダ−リントン回路
を構成している。

【００５５】また、ＮＰＮ型のトランジスタＴｒ３とＰ
ＮＰ型のトランジスタＴｒ４はダーリントン接続されて
おり、トランジスタＴｒ３のベースはトランジスタＴｒ
４のコレクタに、トランジスタＴｒ３のコレクタはトラ
ンジスタＴｒ２のエミッタに接続され、第２ダ−リント
ン回路を構成している。

【００５６】さらに、ＮＰＮ型のトランジスタＴｒ５と
ＰＮＰ型のトランジスタＴｒ６はダーリントン接続され
ており、トランジスタＴｒ５のベースはトランジスタＴ
ｒ６のコレクタに、トランジスタＴｒ５のコレクタはト
ランジスタＴｒ６のエミッタに接続され、第３ダ−リン
トン回路を構成している。

【００５７】ＰＮＰ型のトランジスタＴｒ９とＮＰＮ型
のトランジスタＴｒ１０はダーリントン接続されてお
り、トランジスタＴｒ９のベースはトランジスタＴｒ１
０のコレクタに、トランジスタＴｒ９のコレクタはトラ
ンジスタＴｒ１０のエミッタに接続され、第４ダ−リン
トン回路を構成している。

【００５８】さらに、トランジスタＴｒ１１とトランジ
スタＴｒ１２は差動回路を構成し、この差動回路のトラ
ンジスタのエミッタには電流源Ｉ３が接続されている。

【００５９】前記差動回路を中心に対象的に構成されて
いる上記構成と同一構成のＰＮＰ型のトランジスタＴｒ
１５とＮＰＮ型のトランジスタＴｒ１６はダーリントン
接続されており、トランジスタＴｒ１５のベースはトラ
ンジスタＴｒ１６のコレクタに、トランジスタＴｒ１５
のコレクタはトランジスタＴｒ１６のエミッタに接続さ
れ、第５ダ−リントン回路を構成している。

【００６０】また、ＮＰＮ型のトランジスタＴｒ１７と
ＰＮＰ型のトランジスタＴｒ１８はダーリントン接続さ
れており、トランジスタＴｒ１７のベースはトランジス
タＴｒ１８のコレクタに、トランジスタＴｒ１７のコレ
クタはトランジスタＴｒ１８のエミッタに接続され、第
６ダ−リントン回路を構成している。

【００６１】さらに、ＮＰＮ型のトランジスタＴｒ１９
とＰＮＰ型のトランジスタＴｒ２０はダーリントン接続
されており、トランジスタＴｒ１９のベースはトランジ
スタＴｒ２０のコレクタに、トランジスタＴｒ１９のコ
レクタはトランジスタＴｒ２０のエミッタに接続され、
第７ダ−リントン回路を構成している。

【００６２】ＰＮＰ型のトランジスタＴｒ２１とＮＰＮ
型のトランジスタＴｒ２２はダーリントン接続されてお
り、トランジスタＴｒ２１のベースはトランジスタＴｒ
２２のコレクタに、トランジスタＴｒ２１のコレクタは
トランジスタＴｒ２２のエミッタに接続され、第８ダ−
リントン回路を構成している。

【００６３】第１ダーリントン回路のベースと第２ダー
リントン回路のベースが接続されている。また、第３ダ
ーリントン回路のベースと第４ダーリントン回路ベース
が接続されており、第２のダーリントン回路と第３ダー
リントン回路は電源ＶＣＣとアース間に直列に接続され
ている。

【００６４】同様に、第７ダーリントン回路のベースと
第８ダーリントン回路のベースが接続されている。ま
た、第５ダーリントン回路のベースと第６ダーリントン
回路ベースが接続されており、第６ダーリントン回路と
第７ダーリントン回路は電源ＶＣＣとアース間に直列に
接続されている。

【００６５】図１と同様に考えると、本回路を流れる電
流ＩINは数１１になる。

【００６６】

【数１１】

【００６７】そして、等価抵抗ＲINは数１２で示され
る。

【００６８】

【数１２】

【００６９】よって、図１及び図２の回路に比べ、略電
流増幅率β倍だけ大きい等価抵抗値を備える高インピー
ダンス回路を提供することができる。

【００７０】次に、図４において、本発明の第４の実施
例の高インピーダンス回路を説明する。図２及び図３と
を組み合わせた考え方であり、トランジスタＴｒ１３の
ベースに入力される信号に所定のバイアスＤＣ２をかけ
ている。

【００７１】これによって、第５ダーリントン回路、第
６ダーリントン回路、第７ダーリントン回路及び第８ダ
ーリントン回路とトランジスタＴｒ１４を省略できる。
即ち、等価抵抗の一端にＤＣバイアスＤＣ２を接続した
ものとなり、その一端は低インピーダンスになる。

【００７２】その結果、上記ダーリントン回路及びトラ
ンジスタを省いても、図３と同様な高インピーダンス回
路を得ることができ、部品点数を削減できる。

【００７３】図５は本発明の第５の実施例であり、高イ
ンピーダンス回路を用いた低域通過フィルタ（以下ＬＰ
Ｆという）である。

【００７４】信号は抵抗Ｒ１、Ｒ２で分圧され、差動回
路のトランジスタＴｒ１、Ｔｒ２のベースに入力され
る。差動回路のエミッタには電流源Ｉ１が接続されてい
る。トランジスタＴｒ１のコレクタにはＮＰＮ型のトラ
ンジスタＴｒ３が接続され、そのトランジスタＴｒ３は
ＰＮＰ型のトランジスタＴｒ４と第１カレントミラー回
路を構成している。

【００７５】また、トランジスタＴｒ４のコレクタはＰ
ＮＰ型のトランジスタＴｒ７のエミッタに接続される。
そのトランジスタＴｒ７はＮＰＮ型のトランジスタＴｒ
６と第２カレントミラー回路を構成している。

【００７６】そのトランジスタＴｒ６のエミッタはＰＮ
Ｐ型のトランジスタＴｒ５のベース−エミッタを介して
差動回路のトランジスタＴｒ２のベースに接続されてい
る。

【００７７】また、そのトランジスタＴｒ２のベースと
電源ラインの間には電流源Ｉ３が接続されている。この
電流源Ｉ３はトランジスタＴｒ５に電流を流すためのも
のであり、抵抗でも構わない。

【００７８】トランジスタＴｒ６とＴｒ７の共通のベー
スはコンデンサＣ０を介して接地されている。

【００７９】なお、トランジスタＴｒ７のコレクタ、ト
ランジスタＴｒ５のエミッタ及びトランジスタＴｒ６の
エミッタに接続された電流源Ｉ２（Ｉ１＝２×Ｉ２とす
る）は接地されている。

【００８０】トランジスタＴｒ５のエミッタより出力を
取り出しているが、トランジスタＴｒ６、Ｔｒ７の共通
ベースから出力を取り出してもよい。

【００８１】高インピーダンス回路とコンデンサＣ０に
よって、等価的に微分回路を構成しそのことによりＬＰ
Ｆを構成している。このＬＰＦの抵抗値が非常に大きい
ために、時定数の長いＬＰＦを得ることができる。

【００８２】本発明を利用したＬＰＦは、テレビジョン
受像機やビデオテープレコーダ等の同期分離回路や信号
処理回路にも使用できることは言うまでもないことであ
る。図６は第６の実施例の高インピーダンス回路であ
る。入力回路５は第１の実施例に示したものと同一であ
るため、説明は省略する。

【００８３】入力回路５には、ＮＰＮ型のトランジスタ
Ｔｒ７とＴｒ８のエミッタを接続し、その接続部に電流
源Ｉ３を接続した差動回路３と、このトランジスタＴｒ
７、Ｔｒ８のベース間に接続された抵抗Ｒ２と、この抵
抗Ｒ２とともに入力信号を分圧するようにトランジスタ
Ｔｒ７のベースに接続された抵抗Ｒ１と、ベース−コレ
クタが接続されたＰＮＰ型のトランジスタＴｒ１０のベ
ースに接続され、カレントミラー回路４’を構成するＰ
ＮＰ型のトランジスタＴｒ９と、夫々のエミッタとＶＣ
Ｃ間に接続された抵抗Ｒ４、Ｒ３と、カレントミラー回
路４’のトランジスタＴｒ９、Ｔｒ１０の夫々のコレク
タには前記差動回路３のトランジスタＴｒ８、Ｔｒ７の
エミッタが接続されてなる高インピーダンス部６が接続
されている。ただし、抵抗Ｒ３＝Ｒ４としてトランジス
タＴｒ１０、Ｔｒ９に同一電流が流れるようにしてい
る。

【００８４】また、一端の入力端は、入力回路５から抵
抗Ｒ１を介してトランジスタＴｒ７のベースに、また、
他端の入力端は、定電圧源Ｖ１でバイアスされたトラン
ジスタＴｒ８のベースに接続される。

【００８５】この回路６が高インピーダンスであること
は、数８と同様に数１３の如く求められる。ここで、入
力電圧ＥINは交流的に考えるとトランジスタＴｒ５のエ
ミッタ電圧と同一になる。

【００８６】

【数１３】

【００８７】同図を参照しながら動作を説明し、インピ
ーダンスを求める。

【００８８】まず、トランジスタＴｒ７のベース電流が
Ｔｒ８のベース電流に比べて大きい場合を考える。その
時トランジスタＴｒ７のコレクタ−エミッタ間にはＴｒ
８に比べ大きな電流Ｉａが流れる。ここで、差動回路３
によりトランジスタＴｒ７のコレクタ−エミッタ間の電
流ＩａとトランジスタＴｒ８のコレクタ−エミッタ間の
電流Ｉｂの和は常に一定の電流Ｉ３である。電流Ｉａと
電流Ｉｂ及び電流源Ｉ３の関係は数１４に示す関係とな
っている。ここで、電流ＩａはトランジスタＴｒ１０に
も流れており、それにより、カレントミラー接続された
トランジスタＴｒ９にも電流Ｉａが流れる。尚、電流Δ
Ｉは差動回路の入力電圧の差によって生じる各トランジ
スタの電流差である。

【００８９】

【数１４】

【００９０】そして、トランジスタＴｒ８には電流Ｉｂ
しか流れておらず、電流Ｉｚ＝（Ｉｂ−Ｉａ）は負向き
にトランジスタＴｒ９のコレクタ−トランジスタＴｒ５
のコレクタに流れる。しかしながら、電流源Ｉ２により
トランジスタＴｒ５のコレクタ−エミッタ間には電流Ｉ
２しか流れないので、電流Ｉｚが流れ込むことにより、
その分だけトランジスタＴｒ３のコレクタの電流が減少
する。

【００９１】それにより、トランジスタＴｒ３及びＴｒ
２のベース電流も減少し、トランジスタＴｒ４のエミッ
タ、ベース、そして、トランジスタＴｒ５のエミッタ電
流も減少する。また、トランジスタＴｒ５のエミッタ−
アース間は定電流源Ｉ２で電流Ｉ２に固定されているた
めに、抵抗Ｒ１を介してトランジスタＴｒ７のベースに
流れ込む電流は減少する。それにより、トランジスタＴ
ｒ７のベース電流とＴｒ８のベース電流が等しくなる。

【００９２】また、トランジスタＴｒ７のベース電流が
Ｔｒ８のベース電流に比べて小さい場合を考える。その
時トランジスタＴｒ７のコレクタ−エミッタ間にはＴｒ
８に比べ小さな電流Ｉａが流れる。

【００９３】そして、電流Ｉｚは正方向にトランジス
タＴｒ３のエミッタ−トランジスタＴｒ８のコレクタに
流れる。しかしながら、電流源Ｉ２によりトランジスタ
Ｔｒ５のコレクタ−エミッタ間には電流Ｉ２しか流れな
いので、電流ΔＩｂがトランジスタＴｒ３のエミッタに
流れるために、トランジスタＴｒ３のエミッタの電流が
増加する。

【００９４】それにより、トランジスタＴｒ３及びＴｒ
２のベース電流も増加し、トランジスタＴｒ４のエミッ
タ、ベース、そして、トランジスタＴｒ５のエミッタ電
流も増加する。また、トランジスタＴｒ５のエミッタ−
アース間は定電流源Ｉ２で電流Ｉ２に固定されているた
めに、抵抗Ｒ１を介してトランジスタＴｒ７のベースに
流れ込む電流は増加する。それにより、トランジスタＴ
ｒ７のベース電流とＴｒ８のベース電流が等しくなる。

【００９５】故に、Ｉ３は定電流源であるので一定であ
り、電流Ｉｚは電流ＩａあるいはＩｂの２倍の電流に比
例した電流となる。よって、数１５の如く、入力電流Ｉ
IN、入力抵抗ＲINが求められる。

【００９６】

【数１５】

【００９７】したがって、入力抵抗は数ＭΩ程度の抵抗
となることが明かとなろう。それにより、高インピーダ
ンスで浮遊容量に影響されない回路を得ることができ
る。

【００９８】図７は第７の実施例の高インピーダンス回
路である。

【００９９】一方の入力端はカレントミラー接続された
ＮＰＮ型のトランジスタＴｒ５とＰＮＰ型のトランジス
タＴｒ４とのベースに接続される。トランジスタＴｒ５
のエミッタは電流源Ｉ２を介して接地される。他方の入
力端は第６の実施例と同様に差動回路３のトランジスタ
Ｔｒ８に接続される。

【０１００】ＰＮＰ型のトランジスタＴｒ６はそのエミ
ッタと前記トランジスタＴｒ４のコレクタが接続され、
ベースがトランジスタＴｒ５のエミッタと電流源Ｉ２と
の接続点に接続され、コレクタがアースと接続されてい
る。

【０１０１】また、ＮＰＮ型のトランジスタＴｒ３とカ
レントミラー接続されたＰＮＰ型のトランジスタＴｒ２
のコレクタはＰＮＰ型のトランジスタＴｒ１のエミッタ
に接続される。このトランジスタＴｒ１のベースはトラ
ンジスタＴｒ３のエミッタと接続され、その接続点がト
ランジスタＴｒ５のコレクタに接続されるとともに、コ
レクタは前記トランジスタＴｒ４のエミッタに接続され
ている。

【０１０２】それにより、トランジスタＴｒ２、トラン
ジスタＴｒ１、トランジスタＴｒ４とトランジスタＴｒ
６はカスコード接続されており、同一の電流が流れるよ
うになる。

【０１０３】このトランジスタＴｒ１、Ｔｒ２、Ｔｒ
３、Ｔｒ４、Ｔｒ５、Ｔｒ６及び電流源Ｉ２により入力
回路５１を構成している。また、この入力回路５１に接
続された高インピーダンス部６は実施例６と同様であ
る。

【０１０４】次に、入力回路５１を説明する。電源は電
圧Ｖｃｃであるため、トランジスタＴｒ２とＴｒ３のベ
ースのＡ点の電圧は（Ｖｃｃ−ＶBE）となり、トランジ
スタＴｒ３のエミッタ、トランジスタＴｒ１のベース、
Ｔｒ５のコレクタのＢ点の電圧は（Ｖｃｃ−２ＶBE）で
ある。したがって、トランジスタＴｒ１のエミッタのＣ
点の電圧は（Ｖｃｃ−ＶBE）となり、トランジスタＴｒ
２のコレクタ−エミッタ間の電圧はＶBEとなり、トラン
ジスタＴｒ２のコレクタ電流をトランジスタＴｒ３のコ
レクタ電流と等しくする。

【０１０５】また、トランジスタＴｒ４、Ｔｒ５、Ｔｒ
６でも同様に考え、Ｄ点の電圧をＶＤとするとトラン
ジスタＴｒ４とＴｒ５のベースのＥ点の電圧は（ＶＤ−
ＶBE）となり、トランジスタＴｒ５のエミッタ、トラン
ジスタＴｒ６のベースのＦ点の電圧は（ＶＤ−２ＶBE）
である。したがって、Ｇ点の電圧は（ＶＤ−ＶBE）とな
り、トランジスタＴｒ４のコレクタ−エミッタ間の電圧
はＶBEとなり、トランジスタＴｒ４のコレクタ電流をト
ランジスタＴｒ５のコレクタ電流と等しくする。

【０１０６】さて、実施例６で示した入力回路５におい
て、入力レベルによりトランジスタＴｒ４及びＴｒ２の
エミッタ−コレクタ間電圧が変動する。これに伴いトラ
ンジスタＴｒ４及びトランジスタＴｒ３のコレクタ電流
が変動し（アーリ効果）、両者のコレクタ電流が同一値
にならないという欠点を有する。つまり、トランジスタ
Ｔｒ５に流れ込むベース電流とトランジスタＴｒ４から
流れ出すベース電流が同一にならないために電流が流
れ、十分な高インピーダンス回路を得ることができなか
ったが、上記のように構成したことにより、カスコード
接続された２個のトランジスタのコレクタ−エミッタ間
の電圧が等しくなり、コレクタ電流も等しくなる。この
結果ベース電流の補償が確実に行われていることがわか
る。

【０１０７】次に、全体の回路構成の動作を説明する。
電流Ｉｚは数１４及び数１５に示すようにトランジスタ
Ｔｒ７の電流Ｉａが平衡時より増加したとき負極性（矢
印の方向を正としたとき）に、トランジスタＴｒ８の電
流Ｉｂが増加したとき正極性になることは明らかであ
る。

【０１０８】それによって、電流Ｉｚが負極性のとき
（トランジスタＴｒ７のベース電流がＴｒ８のベース電
流より高いとき）、電流ＩｚがトランジスタＴｒ５のコ
レクタに流れ込むために、定電流源Ｉ２は一定であり、
トランジスタＴｒ３のエミッタ電流が減少する。

【０１０９】そして、トランジスタＴｒ３及びＴｒ２の
共通ベース電流は減少し、トランジスタＴｒ２のエミッ
タ−コレクタ電流も減少する。この電流の減少はカスコ
ード接続により、トランジスタＴｒ１、Ｔｒ４、Ｔｒ６
のエミッタ−コレクタ電流の減少となる。トランジスタ
Ｔｒ４のエミッタ電流が減少したことにより、トランジ
スタＴｒ４のベース電流も減少し、トランジスタＴｒ５
のエミッタ電流は減少する。

【０１１０】ここで、電流源Ｉ２は一定の電流が流れる
ようになっているため、抵抗Ｒ１を介してトランジスタ
Ｔｒ７のベースに入力される電流が減少し、トランジス
タＴｒ７のベース電流とトランジスタＴｒ８のベース電
流が平衡する。

【０１１１】つまり、抵抗Ｒ１、Ｒ２を抵抗Ｒｅ１、Ｒ
ｅ２としても第６実施例と同様に、ＭΩ程の抵抗とな
る。さらに、入力トランジスタであるＴｒ５には差動対
を構成するトランジスタＴｒ７のコレクタ出力をトラン
ジスタＴｒ４にて１／βに減衰されたベース電流として
供給している。集積回路の構成上一般に基板におけるト
ランジスタのベースが占める占有面積は小さく、必然的
に集積回路の接地部分に対向するベースの面積は小さく
なる。このため、トランジスタＴ１０に発生する浮遊容
量は小さく、この結果高周波領域で可変抵抗器の特性が
改善され、特に歪みを減少させることができる。

【０１１２】図８は第８の実施例の高インピーダンス回
路である。

【０１１３】一方の入力端はＮＰＮ型のトランジスタＴ
ｒ１のベースに接続される。トランジスタＴｒ１のエミ
ッタは電流源Ｉ２を介して接地される。他方の入力端は
第６の実施例と同様に差動回路３のトランジスタＴｒ８
に接続される。

【０１１４】ＰＮＰ型のトランジスタＴｒ４はそのコレ
クタと前記トランジスタＴｒ１のベースが接続され、ベ
ースがＮＰＮ型のトランジスタＴｒ３のベースとカレン
トミラー接続される。そのトランジスタＴｒ３のコレク
タはそのベースと接続され、ＮＰＮ型のトランジスタＴ
ｒ２のベースにも接続される。

【０１１５】前記トランジスタＴｒ１とＴｒ２はカスコ
ード接続されている。

【０１１６】このトランジスタＴｒ１、Ｔｒ２、Ｔｒ
３、Ｔｒ４及び電流源Ｉ２により入力回路５２を構成し
ている。また、この入力回路５２に接続された高インピ
ーダンス部６は実施例６と同様である。

【０１１７】次に、全体の回路構成の動作を説明する。
電流Ｉｚは数１４及び数１５に示すようにトランジスタ
Ｔｒ７の電流Ｉａが平衡時より増加したとき負極性（矢
印の方向を正としたとき）に、トランジスタＴｒ８の電
流Ｉｂが増加したとき正極性になることは明らかであ
る。

【０１１８】それによって、電流Ｉｚが負極性のとき
（トランジスタＴｒ７のベース電流がＴｒ８のベース電
流より高いとき）、電流ＩｚがトランジスタＴｒ１のコ
レクタに流れ込むために、定電流源Ｉ２は一定であり、
トランジスタＴｒ２のエミッタ電流が減少する。

【０１１９】それに伴い、トランジスタＴｒ２のベース
電流は減少し、そして、トランジスタＴｒ３の電流も減
少し、カレントミラー接続により、トランジスタＴｒ４
のエミッタ−コレクタ電流の減少となる。

【０１２０】トランジスタＴｒ４のエミッタ電流が減少
したことにより、トランジスタＴｒ１のベース電流も減
少し、トランジスタＴｒ１のエミッタ電流は減少する。

【０１２１】ここで、電流源Ｉ２は一定の電流が流れる
ようになっているため、抵抗Ｒ１を介してトランジスタ
Ｔｒ７のベースに入力される電流が減少し、トランジス
タＴｒ７のベース電流とトランジスタＴｒ８のベース電
流が平衡する。

【０１２２】また、電流Ｉｚが正極性のとき（トランジ
スタＴｒ７のベース電流がＴｒ８のベース電流より低い
とき）、電流ＩｚがトランジスタＴｒ８のコレクタに流
れ込むが、定電流源Ｉ２は一定であり、トランジスタＴ
ｒ２のエミッタ電流が増加する。以下同様にトランジス
タＴｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ１の電流が増加して、
トランジスタＴｒ７のベース電流とトランジスタＴｒ８
のベース電流が平衡する。

【０１２３】これによって、本回路には電流がほとんど
流れず、入力抵抗はＭΩ程の抵抗となる。

【０１２４】図９は第９の実施例の高インピーダンス回
路である。

【０１２５】一方の入力端はＮＰＮ型のトランジスタＴ
ｒ１のベースに接続される。トランジスタＴｒ１のエミ
ッタは電流源Ｉ２を介して接地される。他方の入力端は
第６の実施例と同様に差動回路３のトランジスタＴｒ８
に接続される。

【０１２６】ＰＮＰ型のトランジスタＴｒ４はそのコレ
クタとＰＮＰ型のトランジスタＴｒ５のエミッタがカス
コード接続され、ベースがＰＮＰ型のトランジスタＴｒ
３のベースとカレントミラー接続される。そのトランジ
スタＴｒ３のコレクタはそのベースと接続され、ＮＰＮ
型のトランジスタＴｒ２のベースにも接続される。

【０１２７】また、トランジスタＴｒ５はコレクタがト
ランジスタＴｒ１のベースに、ベースがカスコード接続
されたトランジスタＴｒ１とＴｒ２の接続点に接続され
る。

【０１２８】このトランジスタＴｒ１、Ｔｒ２、Ｔｒ
３、Ｔｒ４、Ｔｒ５及び電流源Ｉ２により入力回路５３
を構成している。また、この入力回路５３に接続された
高インピーダンス部６は実施例６と同様である。

【０１２９】次に、全体の回路構成の動作を説明する。
電流Ｉｚが負極性のとき（トランジスタＴｒ７のベース
電流がＴｒ８のベース電流より高いとき）、電流Ｉｚが
トランジスタＴｒ１のコレクタに流れ込むために、定電
流源Ｉ２は一定であり、トランジスタＴｒ２のエミッタ
電流が減少する。

【０１３０】それに伴い、トランジスタＴｒ２のベース
電流は減少し、そして、トランジスタＴｒ３の電流も減
少し、カレントミラー接続により、トランジスタＴｒ４
のエミッタ−コレクタ電流の減少となる。そして、カス
コード接続によりトランジスタＴｒ５の電流も減少す
る。

【０１３１】トランジスタＴｒ５のコレクタ電流が減少
したことにより、トランジスタＴｒ１のベース電流も減
少し、トランジスタＴｒ１のエミッタ電流は減少する。

【０１３２】ここで、電流源Ｉ２は一定の電流が流れる
ようになっているため、抵抗Ｒ１を介してトランジスタ
Ｔｒ７のベースに入力される電流が減少し、トランジス
タＴｒ７のベース電流とトランジスタＴｒ８のベース電
流が平衡する。

【０１３３】また、電流Ｉｚが正極性のとき（トランジ
スタＴｒ７のベース電流がＴｒ８のベース電流より低い
とき）、電流ＩｚがトランジスタＴｒ８のコレクタに流
れ込むが、定電流源Ｉ２は一定であり、トランジスタＴ
ｒ２のエミッタ電流が増加する。以下同様にトランジス
タＴｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ１の電流が増
加して、トランジスタＴｒ７のベース電流とトランジス
タＴｒ８のベース電流が平衡する。

【０１３４】これによって、本回路には電流がほとんど
流れず、入力抵抗はＭΩ程の抵抗となる。尚、第８の実
施例と異なるところはトランジスタＴｒ５を接続するこ
とにより、トランジスタＴｒ４のエミッタ−コレクタ電
圧を所定値に維持し、トランジスタＴｒ４、Ｔｒ３のコ
レクタ電流を同一にすることができるので、アーリ効果
の影響がなくなる。

【０１３５】図１０は第１０の実施例の高インピーダン
ス回路である。

【０１３６】一方の入力端はＮＰＮ型のトランジスタＴ
ｒ１のベースに接続される。トランジスタＴｒ１のエミ
ッタは電流源Ｉ２を介して接地される。他方の入力端は
第６の実施例と同様に差動回路３のトランジスタＴｒ８
に接続される。

【０１３７】ＰＮＰ型のトランジスタＴｒ４はそのコレ
クタとＰＮＰ型のトランジスタＴｒ５のエミッタがカス
コード接続され、ベースがＰＮＰ型のトランジスタＴｒ
３のベースとカレントミラー接続される。また、トラン
ジスタＴｒ４のコレクタはそのベースと接続される。

【０１３８】また、トランジスタＴｒ５はコレクタがト
ランジスタＴｒ１のベースに、ベースがＮＰＮ型のトラ
ンジスタＴｒ２のベースとカレントミラー接続されると
ともに、トランジスタＴｒ３のコレクタに接続される。

【０１３９】このトランジスタＴｒ１、Ｔｒ２、Ｔｒ
３、Ｔｒ４、Ｔｒ５及び電流源Ｉ２により入力回路５４
を構成している。また、この入力回路５４に接続された
高インピーダンス部６は実施例６と同様である。ここ
で、この入力回路５４は一般にウィルソン（Ｗｉｌｓｏ
ｎ）のカレントミラー回路と呼ばれるものである。

【０１４０】次に、全体の回路構成の動作を説明する。
電流Ｉｚが負極性のとき（トランジスタＴｒ７のベース
電流がＴｒ８のベース電流より高いとき）、電流Ｉｚが
トランジスタＴｒ１のコレクタに流れ込むために、定電
流源Ｉ２は一定であり、トランジスタＴｒ２のエミッタ
電流が減少する。

【０１４１】それに伴い、トランジスタＴｒ２のベース
電流は減少するため、トランジスタＴｒ３の電流も減少
し、カレントミラー接続により、トランジスタＴｒ４の
エミッタ−コレクタ電流の減少となる。そして、カスコ
ード接続によりトランジスタＴｒ５の電流も減少する。

【０１４２】トランジスタＴｒ５のコレクタ電流が減少
したことにより、トランジスタＴｒ１のベース電流も減
少し、トランジスタＴｒ１のエミッタ電流は減少する。

【０１４３】ここで、電流源Ｉ２は一定の電流が流れる
ようになっているため、抵抗Ｒ１を介してトランジスタ
Ｔｒ７のベースに入力される電流が減少し、トランジス
タＴｒ７のベース電流とトランジスタＴｒ８のベース電
流が平衡する。

【０１４４】これによって、本回路には電流がほとんど
流れず、入力抵抗はＭΩ程の抵抗となる。尚、このウィ
ルソンのカレントミラー回路により、トランジスタＴｒ
４のエミッタ−コレクタ電圧を所定値に維持し、トラン
ジスタＴｒ４、Ｔｒ３のコレクタ電流を同一にすること
ができるので、アーリ効果の影響がなくなる。

【０１４５】図１１は第１１の実施例の高インピーダン
ス回路である。

【０１４６】入力回路５１は第７の実施例と同様な回路
である。

【０１４７】入力回路５１には、ＮＰＮ型のトランジス
タＴｒ７とＴｒ８のエミッタ間に抵抗Ｒｅ１、Ｒｅ２を
接続し、その接続部に電流源を接続した差動回路３’
と、ベース−コレクタが接続されたＰＮＰ型のトランジ
スタＴｒ１０のベースに接続され、カレントミラー回路
４’を構成するＰＮＰ型のトランジスタＴｒ９と、夫々
のエミッタとＶＣＣ間に接続された抵抗Ｒ４、Ｒ３と、
カレントミラー回路４’のトランジスタＴｒ９、Ｔｒ１
０の夫々のコレクタには前記差動回路３’のトランジス
タＴｒ８、Ｔｒ７のエミッタが接続されてなる高インピ
ーダンス部６’が接続されている。ただし、抵抗Ｒ３＝
Ｒ４として同一電流が流れるようにしている。

【０１４８】つまり、この高インピーダンス部６’はこ
れまでの説明した高インピーダンス部６の抵抗Ｒ１、Ｒ
２との回路を抵抗Ｒｅ１、Ｒｅ２に置き換えたものであ
る。この抵抗Ｒ１、Ｒ２は差動回路３の夫々に入力され
る信号レベルを差動回路３の直線変位の動作範囲（リニ
ア領域）に収まるような値に設定している。例えば、抵
抗Ｒ１は抵抗Ｒ２に比べ非常に高い値（数十倍〜数百
倍）で設定する。

【０１４９】また、このリニア領域は差動対のエミッタ
抵抗（微分抵抗）に関係しており、この微分抵抗が大き
くなればリニア領域は拡大する。

【０１５０】したがって、第１１実施例において微分抵
抗ｒｅに夫々抵抗Ｒｅ１、Ｒｅ２を直列に接続して、エ
ミッタ側の抵抗値を増加し、リニア領域を拡大すること
ができる。それにより、差動回路３’に比較的高い入力
信号が到来しても、この差動回路３’はリニア領域で増
幅・比較できる。

【０１５１】これによって、入力抵抗はＭΩ程の抵抗と
なる。さらに、入力トランジスタであるＴｒ５には差動
対を構成するトランジスタＴｒ７のコレクタ出力をトラ
ンジスタＴｒ４にて１／βに減衰されたベース電流とし
て供給している。集積回路の構成上一般に基板における
トランジスタのベースが占める占有面積は小さく、必然
的に集積回路の接地部分に対向するベースの面積は小さ
くなる。このため、トランジスタＴ１０に発生する浮遊
容量は小さく、この結果高周波領域で可変抵抗器の特性
が改善され、特に歪みを減少させることができる。

【０１５２】図１２は第１２の実施例の高インピーダン
ス回路である。

【０１５３】入力回路５’は第６の実施例と同様な回路
構成であるが、差動回路３の帰還接続がトランジスタＴ
ｒ３とトランジスタＴｒ５の接続点でなく、トランジス
タＴｒ２とＴｒ４の接続点に行われる。

【０１５４】また、高インピーダンス部６１は第６の実
施例と同様な回路構成であるものの、トランジスタＴｒ
１０の代わりにそれにカレントミラー接続されたトラン
ジスタＴｒ９をダイオード接続（ベースをそのＰＮＰ型
のトランジスタのコレクタに接続すること）し、トラン
ジスタＴｒ１０とトランジスタＴｒ７の接続点に入力回
路５’を接続する。

【０１５５】つまり、高インピーダンス部６１が帰還さ
れる部分を差動回路３の他端より行ったために、高イン
ピーダンス部６１のダイオード接続するトランジスタを
入れ替え、入力回路５’に帰還される部分をカレントミ
ラー回路２の他端でおこなった。

【０１５６】また、高インピーダンス回路６１及び入力
回路５’は前実施例の高インピーダンス回路６及び入力
回路５と同様に動作をする。

【０１５７】次に、本第１２の実施例を同図を参照しな
がら説明する。

【０１５８】まず、トランジスタＴｒ７のベース電圧が
トランジスタＴｒ８のベース電圧より高くなった場合を
考える。そのとき、夫々のトランジスタＴｒ７、Ｔｒ８
のエミッタ−コレクタ間には前述したようにＩａ、Ｉｂ
が流れる。

【０１５９】また、トランジスタＴｒ８の電流Ｉｂはダ
イオード接続したトランジスタＴｒ９にも流れる。それ
により、トランジスタＴｒ９の電流はカレントミラー接
続されたトランジスタＴｒ１０に流れるが、トランジス
タＴｒ７にはＩａが流れているために、その差（Ｉａ−
Ｉｂ）であるＩｚ’＝２×ΔＩはトランジスタＴｒ２の
コレクタからトランジスタＴｒ７のコレクタに流れ込む
ことになる。

【０１６０】トランジスタＴｒ２に流れる電流がトラン
ジスタＴｒ３で決定されており、一定であるために、ト
ランジスタＴｒ７に流れた電流分だけトランジスタＴｒ
４の電流が減少する。よって、トランジスタＴｒ５の電
流が減少し、電流源Ｉ２は一定のため、トランジスタＴ
ｒ７のベース電圧は下がる。

【０１６１】したがって、トランジスタＴｒ７とＴｒ８
は平衡する。

【０１６２】また、トランジスタＴｒ７のベース電圧が
トランジスタＴｒ８のベース電圧より低くなった場合
は、電流Ｉｚが逆向きになり、トランジスタＴｒ４の電
流が増加する。そのため、トランジスタＴｒ５の電流が
増加し、トランジスタＴｒ７のベース電流が増加し、ベ
ース電圧が高くなり、両トランジスタＴｒ７、Ｔｒ８の
ベース電圧は等しくなり平衡する。

【０１６３】これによって、入力抵抗はＭΩ程の抵抗と
なる。さらに、入力トランジスタであるＴｒ５には差動
対を構成するトランジスタＴｒ７のコレクタ出力をトラ
ンジスタＴｒ４にて１／βに減衰されたベース電流とし
て供給している。集積回路の構成上一般に基板における
トランジスタのベースが占める占有面積は小さく、必然
的に集積回路の接地部分に対向するベースの面積は小さ
くなる。このため、トランジスタＴ１０に発生する浮遊
容量は小さく、この結果高周波領域で可変抵抗器の特性
が改善され、特に歪みを減少させることができる。

【０１６４】図１３は第１３の実施例の高インピーダン
ス回路である。

【０１６５】入力回路５１’は第７の実施例と同様な回
路構成であるが、差動回路３の帰還接続がトランジスタ
Ｔｒ３とトランジスタＴｒ５の接続点でなく、トランジ
スタＴｒ２とＴｒ１の接続点に行われる。

【０１６６】また、高インピーダンス部６１は第１２の
実施例と同様な回路構成である。

【０１６７】つまり、高インピーダンス部６１が帰還さ
れる部分を差動回路３の他端より行ったために、高イン
ピーダンス部６１のダイオード接続するトランジスタを
入れ替え、入力回路５１’に帰還される部分をカレント
ミラー回路２の他端でおこなった。

【０１６８】また、高インピーダンス回路６１及び入力
回路５１’は前実施例の高インピーダンス回路６及び入
力回路５と同様に動作をする。

【０１６９】次に、本第１３の実施例を同図を参照しな
がら説明する。

【０１７０】まず、トランジスタＴｒ７のベース電圧が
トランジスタＴｒ８のベース電圧より高くなった場合を
考える。そのとき、夫々のトランジスタＴｒ７、Ｔｒ８
のエミッタ−コレクタ間には前述したようにＩａ、Ｉｂ
が流れる。

【０１７１】また、トランジスタＴｒ８の電流Ｉｂはダ
イオード接続したトランジスタＴｒ９にも流れる。それ
により、トランジスタＴｒ９の電流はカレントミラー接
続されたトランジスタＴｒ１０に流れるが、トランジス
タＴｒ７にはＩａが流れているために、その差（Ｉａ−
Ｉｂ）であるＩｚ’＝２×ΔＩはトランジスタＴｒ２の
コレクタからトランジスタＴｒ７のコレクタに流れ込む
ことになる。

【０１７２】トランジスタＴｒ２に流れる電流がトラン
ジスタＴｒ３で決定されており、一定であるために、ト
ランジスタＴｒ７に流れた電流分だけトランジスタＴｒ
１及びＴｒ４の電流が減少する。よって、トランジスタ
Ｔｒ５の電流が減少し、電流源Ｉ２は一定のため、トラ
ンジスタＴｒ７のベース電圧は下がる。

【０１７３】したがって、トランジスタＴｒ７とＴｒ８
は平衡する。

【０１７４】また、トランジスタＴｒ７のベース電圧が
トランジスタＴｒ８のベース電圧より低くなった場合
は、電流Ｉｚが逆向きになり、トランジスタＴｒ１及び
Ｔｒ４の電流が増加する。そのため、トランジスタＴｒ
５の電流が増加し、トランジスタＴｒ７のベース電流が
増加し、ベース電圧が高くなり、両トランジスタＴｒ
７、Ｔｒ８のベース電圧は等しくなり平衡する。

【０１７５】これによって、入力抵抗はＭΩ程の抵抗と
なる。さらに、入力トランジスタであるＴｒ５には差動
対を構成するトランジスタＴｒ７のコレクタ出力をトラ
ンジスタＴｒ４にて１／βに減衰されたベース電流とし
て供給している。集積回路の構成上一般に基板における
トランジスタのベースが占める占有面積は小さく、必然
的に集積回路の接地部分に対向するベースの面積は小さ
くなる。このため、トランジスタＴ１０に発生する浮遊
容量は小さく、この結果高周波領域で可変抵抗器の特性
が改善され、特に歪みを減少させることができる。

【０１７６】また、いろいろな実施例を述べてきたが入
力回路と高インピーダンス部を他の組み合わせにおいて
も実施可能である。

【０１７７】

【発明の効果】本発明は、トランジスタ回路の浮遊容量
を減少させ、高周波信号に生ずる歪み等の信号変化を簡
単な回路構成で減少させることにより、より高インピー
ダンスな抵抗を特性良く提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の高インピーダンス回路
である。

【図２】本発明の第２の実施例の高インピーダンス回路
である。

【図３】本発明の第３の実施例の高インピーダンス回路
である。

【図４】本発明の第４の実施例の高インピーダンス回路
である。

【図５】本発明の第５の実施例の高インピーダンス回路
のＬＰＦである。

【図６】本発明の第６の実施例の高インピーダンス回路
である。

【図７】本発明の第７の実施例の高インピーダンス回路
である。

【図８】本発明の第８の実施例の高インピーダンス回路
である。

【図９】本発明の第９の実施例の高インピーダンス回路
である。

【図１０】本発明の第１０の実施例の高インピーダンス
回路である。

【図１１】本発明の第１１の実施例の高インピーダンス
回路である。

【図１２】本発明の第１０の実施例の高インピーダンス
回路である。

【図１３】本発明の第１１の実施例の高インピーダンス
回路である。

【図１４】従来例の高インピーダンス回路の原理図であ
る。

【図１５】従来例の高インピーダンス回路である。

【符号の説明】

２第１カレントミラー回路３差動回路４第２カレントミラー回路５入力回路６高インピーダンス部Ｉ１〜Ｉ５電流源

Claims

(57)【特許請求の範囲】

【請求項１】夫々のエミッタが定電流源によって共通
的に接地された第１及び第２のトランジスタで構成され
る差動対回路と、前記第１のトランジスタのコレクタに
接続され、前記第１のトランジスタのコレクタ出力をエ
ミッタに受けベースより出力することによりベース電流
に変換する第３のトランジスタを有するバッファ回路と
から構成され、該バッファ回路からのベース電流を前記
差動対回路に負帰還する高インピーダンス回路。
【請求項２】夫々のエミッタが定電流源によって共通
的に接地された第１及び第２のトランジスタで構成され
る差動対回路と、前記第１のトランジスタのコレクタに
接続され、前記第１のトランジスタのコレクタ出力をエ
ミッタに受けベースより出力することによりベース電流
に変換する第３のトランジスタを有するバッファ回路
と、前記差動対回路と前記バッファ回路との間に設けら
れ、前記第１及び第２のトランジスタのベース間に接続
される第１の抵抗と前記バッファ回路と前記第１のトラ
ンジスタのベースとの間に接続される第２の抵抗とから
なるインピーダンス分割回路とから構成され、該バッフ
ァ回路からのベース電流を前記差動対回路に負帰還する
高インピーダンス回路。
【請求項３】夫々のエミッタが定電流源によって共通
的に接地された第１及び第２のトランジスタで構成され
る差動対回路と、前記第１のトランジスタのコレクタに
接続され、お互いのコレクタとエミッタが接続されたＮ
ＰＮ型トランジスタ対とＰＮＰ型トランジスタ対のベー
スを相互に接続すると共に前記ＮＰＮ型トランジスタ対
及びＰＮＰ型トランジスタ対のコレクタにダーリントン
接続されたトランジスタを有し、ベースが入力端子に接
続されたトランジスタのベース電流を補償するバッファ
回路とから構成され、前記第１のトランジスタのコレク
タ出力を前記バッファ回路にてベース電流に変換し、前
記差動対回路に負帰還する高インピーダンス回路。
【請求項４】夫々のエミッタが定電流源によって共通
的に接地された第１及び第２のトランジスタで構成され
る差動対回路と、前記第１及び第２のトランジスタのコ
レクタに接続されたカレントミラー回路と、前記第１の
トランジスタのコレクタに接続され、前記第１のトラン
ジスタのコレクタ出力をエミッタに受けベースより出力
することによりベース電流に変換する第３のトランジス
タを有するバッファ回路とから構成され、該バッファ回
路からのベース電流を前記差動対回路に負帰還する高イ
ンピーダンス回路。