JP2702066B2

JP2702066B2 - 書込み回路

Info

Publication number: JP2702066B2
Application number: JP6009636A
Authority: JP
Inventors: エイ．マッドセンティモシー
Original assignee: シーゲイトテクノロジーインターナショナル
Priority date: 1993-02-01
Filing date: 1994-01-31
Publication date: 1998-01-21
Anticipated expiration: 2013-01-21
Also published as: EP0609993B1; EP0609993A1; HK1013728A1; US5331479A; DE69413084T2; JPH06236503A; DE69413084D1; SG48050A1

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディスク装置用書込み
回路、特に、書込み回路内のＨ（ヘッド）スイッチのた
めのヘッドルーム助長回路に関する。

【０００２】

【従来の技術】コンピュータディスク装置内に使用され
る磁気ディスクは、磁気表面を備え、この磁気表面の部
分の選択的な極性化によってこの表面にデータを記憶す
ることができる平坦円板レコードである。それらの極性
化された部分間の極性遷移の有無が、特定の２進値を表
示する。このディスクの表面磁気を、このディスクの近
くに磁界を印加することによって、Ｎ／Ｓ又はＳ／Ｎの
向きで永久磁化することができる。

【０００３】ディスク装置内で、ディスクを磁化する磁
界は、磁気コーティングされたディスクの上方に懸垂さ
れている小型の馬蹄い形磁石によって発生される。馬蹄
形磁石は、導電コイルによって囲まれた磁気材料を含
む。磁界は、電流をこのコイルに通過させることによっ
て発生される。磁界の向きは、このコイルを通る電流の
向きによって決定される。したがって、このコイルを通
る電流の向きを変化させることによって、ホストシステ
ムは、ディスク上に記憶される磁界の向きを変化させる
ことができる。

【０００４】磁気ディスク上に記憶されるデータの密度
は、そのホストシステムがそのコイルを通る電流の向き
をいかに敏速に変化させるかによって影響される。この
コイルは基本的に導体であるから、その電流の変化率は
次式に従う。

【０００５】

【数１】

【０００６】ここに、Ｖはコイルの両端間の電圧、Ｌは
コイルのインダクタンス、及びｄｉ／ｄｔはコイルを通
る電流の時間に対する変化率である。したがって、コイ
ルを通る電流の変化率はこのコイルの両端間の電圧に依
存することが判る。

【０００７】コイルを通る電流及びコイルの両端間の電
圧は、磁気記録書込みヘッドに接続されたＨスイッチに
よって典型的に制御される。Ｈスイッチは、４つのトラ
ンジスタ及び種々のバイアス抵抗器を含む。これらのト
ランジスタ及び抵抗器は、１つのトランジスタのエミッ
タもう１つのトランジスタのコレクタがその磁気記録書
込みヘッドの各側に接続されるようにして、この磁気記
録書込みヘッドの周囲で平衡している。Ｈスイッチに印
加される電圧に従って、電流が、この磁気記録書込みヘ
ッドを通り１つのトランシスタのエミッタからこの磁気
記録書込みヘッドの反対側上の他のトランジスタのコレ
クタへ流れる。Ｈスイッチに印加される電圧が反転され
ると、この電流は、その磁気記録書込みヘッドを通り反
対向きにトランジスタの異なる対を流れる。磁気記録書
込みヘッドの両端間に印加することのできる電圧値は、
そのＨスイッチに利用可能な電圧源によって決定され
る。

【０００８】

【発明が解決しようとする課題】現在の卓上コンピュー
タは、５ボルト電源を提供し、これは書込みヘッド電流
にとって敏速変化率を維持するのに充分である。しかし
ながら、携帯コンピュータは、もっと低い電圧を使用す
る書込み回路を必要とする。低電圧源が現在のＨスイッ
チ技術に使用されると、電流変化に必要な時間（立上が
り時間）は長くなり、重ね書き性能を劣化させる。した
がって、コンピュータの性能は、現行Ｈスイッチ技術に
よって制約される。

【０００９】

【課題を解決するための手段】本発明は、磁気ディスク
装置用書込み回路である。その書込み回路は、そのホス
トシステムから受信した書込み信号に基づいて磁気ディ
スクにデータを書き込む。その書込み回路は、磁気記録
書込みヘッド、Ｈスイッチ、及びヘッドルーム助長回路
を含む。このヘッドルーム助長回路は、その磁気記録書
込みヘッドを通る電流極性をスイッチするに当たりその
Ｈスイッチを助長する。そのヘッドルーム助長回路は、
分圧器、キャパシタ、及び充電回路を含む。この充電回
路は、このキャパシタの一方の側上の電圧を急速に変化
させる。このキャパシタの両端間の電圧は緩慢に変化す
るから、これがこのキャパシタの反対側上の電圧を同様
に変化させる。このキャパシタの反対側上の電圧変化
は、書込み電流遷移中、その磁気記録書込みヘッドの両
端間に大きな電圧を出現させるために、Ｈスイッチによ
って使用される。

【００１０】

【実施例】

１．総論図１は、ディスク装置に使用される書込みシステムのブ
ロック図である。書込みシステム１８は、ホスト２０、
制御器２２、エンコーダ２４、書込み前置補償回路２
６、書込み回路２８、及び磁気ディスク３０を含む。ホ
スト２０は、制御器２２に結合され、クロック信号４２
及び書込みデータ４４を供給する。書込みデータ４４
は、磁気ディスク３０に書き込まれるべき２進データで
ある。

【００１１】制御器２２は、ホスト２０及びエンコーダ
２４に結合される。制御器２２は、ホスト２０から書込
みデータ４４とクロック信号４２を受信し、かつエンコ
ーダ２４に制御器データ４６とクロック信号４５を出力
する。制御器２２は、ホスト２０からデータを受信する
のに必要な全ての機能を遂行する。

【００１２】エンコーダ２４は、制御器２２及び書込み
前置補償回路２６に結合される。エンコーダ２４は、制
御器２２から制御器データ４６とクロック信号４５を受
信し、かつ書込み前置補償回路２６にコード化データ５
０とクロック信号４９を出力する。

【００１３】書込み前置補償回路２６は、エンコーダ２
４及び書込み回路２８に結合される。書込み前置補償回
路２６は、エンコーダ２４からコード化データ５０とク
ロック信号４９を受け、かつ書込み回路２８に前置補償
データ５４を出力する。書込み前置補償回路２６は、コ
ード化データ５０内のパルスをシフトして、遷移シフテ
ィングに依存するパルス密集又はその他のパターンによ
って起こされるピークシフトを補償する。

【００１４】書込み回路２８は、書込み前置補償回路２
６に結合され、かつ磁気ディスク３０の近傍にある。書
込み回路２８は、書込み前置補償回路２６から前置補償
データ５４を受け、かつ磁界５８を出力する。磁界５８
は、ディスク３０上に記憶されるべきデータを表わす磁
界遷移をディスク３０上に書き込む。書込み回路２８
は、前置補償データ５４内の各正の立ち上がりエッジご
とに磁界５８の極性を変化させる。

【００１５】磁気ディスク３０は、書込み回路２８の近
傍にある。磁気ディスク３０の小部分は、磁界５８内に
存在し、かつ磁界５８の向きに磁化される。磁気ディス
ク３０は、書込み回路２８に対して回転する。このこと
が、磁気ディスク３０の異なる部分を異なる時間に書込
み回路２８の近傍に存在させる。磁界５８の配向の変化
が、磁気ディスク３０の異なる部分に異なる磁気方向を
とらせる。磁気ディスク３０上の磁気方向のこれらの遷
移は、このディスクに書き込まれたデータを表示する。

【００１６】２．書込み回路２８図２は、図１の書込み回路２８の更に詳細なブロック線
図を示す。書込み回路２８は、遅延回路７２、フリップ
フロップ７４、Ｈスイッチ制御器７６、Ｈスイッチ７
８、書込みヘッド８０、ワンショットマルチバイブレー
タ８４、充電スイッチ８６、大容量キャパシタ８８、及
びダイオード９０を含む。

【００１７】遅延回路７２は、図１の書込み前置補償回
路２６、ワンショットマルチバイブレータ８４、及びフ
リップフロップ７４に結合される。遅延回路７２は、前
置補償データ５４を受信し、かつフリップフロップ７４
に遅延データ信号１００を出力する。遅延回路７２は、
大容量キャパシタ８８のスイッチングをＨスイッチ７８
のスイッチングと適正に時間調整するために前置補償デ
ータ５４の正の立ち上がりエッジを遅延させる。このこ
とは、本明細書において後に更に詳細に説明される。

【００１８】フリップフロップ７４は、遅延回路７２及
びＨスイッチ制御器７６に結合される。フリップフロッ
プ７４は、遅延回路７２から遅延データ１００を受信
し、かつＨスイッチ制御器７６にフィップフロップ出力
１０２を供給する。フリップフロップ７４は、遅延デー
タ信号１００内の各正の立ち上がりエッジごとに遷移を
伴うディジタル信号を形成することによってフリップフ
ロップ出力１０２を発生する。

【００１９】Ｈスイッチ制御器７６は、フリップフロッ
プ７４、Ｈスイッチ７８、及び共通基準線路８３に結合
される。Ｈスイッチ制御器７６は、フリップフロップ７
６からフリップフロップ出力１０２を受信し、かつＨス
イッチ７８に差動入力電圧信号１０４を供給する。Ｈス
イッチ制御器７６は、フリップフロップ出力１０２の電
圧を分圧することによって差動入力電圧信号１０４を生
成する。また、差動入力電圧信号の共通モード電圧は、
共通基準線路８３によって影響される。このことは、共
通基準線路８３がＨスイッチ７８のバイアスを制御する
ことを可能とする。

【００２０】Ｈスイッチ７８は、Ｈスイッチ制御器７
６、書込みヘッド８０、及び共通基準線路８３に接続さ
れる。Ｈスイッチ７８は、Ｈスイッチ制御器７６から差
動入力電圧信号１０４を受信し、かつ書込みヘッド８０
に書込みヘッド電圧１０８、書込みヘッド電流１０６を
供給する。Ｈスイッチ７８は、差動入力電圧信号１０４
に基づいて書込みヘッド電圧１０８及び書込みヘッド電
流１０６を生成する。差動入力電圧信号１０４の極性
は、書込みヘッド電圧１０８の極性及び書込みヘッド電
流１０６の向きを決定する。

【００２１】書込みヘッド８０は、Ｈスイッチ７８に接
続され、かつ図１の磁気ディスク３０の近傍にある。書
込みヘッド８０は、Ｈスイッチ７８から書込みヘッド電
圧１０８及び書込みヘッド電流１０６を受け、かつ磁界
５８を生成する。磁界５８は、書込みヘッド電流１０６
に比例する。磁界５８は、図１の磁気ディスク３０の部
分を磁化するのに使用される。

【００２２】ワンショットマルチバイブレータ８４は、
図１の書込み前置補償回路２６、遅延回路７２、及び充
電スイッチ８６に接続される。ワンショットマルチバイ
ブレータ８４は、書込み前置補償回路２６から前置補償
データ５４を受信し、かつ充電スイッチ８６にワンショ
ット信号１１０を供給する。ワンショット信号１１０
は、前置補償データ５４内の各正の立ち上がり遷移ごと
に１パルスを含む。

【００２３】充電スイッチ８６は、ワンショットマルチ
バイブレータ８４及び大容量キャパシタ８８に接続され
る。充電スイッチ８６は、ワンショットマルチバイブレ
ータ８４からワンショット信号１１０を受け、かつ大容
量キャパシタ８８に対してキャパシタ電圧信号１１２を
供給する。ワンショットマルチバイブレータ８４から受
信される各パルスごとに、充電スイッチ８６は、キャパ
シタ電圧１１２を電源電圧から接地電位へ敏速に変化さ
せる。

【００２４】大容量キャパシタ８８は、充電スイッチ８
６及び共通基準線路８３に接続される。定常状態におい
て、共通基準線路８３は、ダイオード９０の両端間のダ
イオードオン電圧に等しい正の基準電位にある。キャパ
シタ電圧１１２が電源電圧から接地電位へ変化すると
き、Ｈスイッチ７８から共通基準線路８３へ流れる電流
が大容量キャパシタ８８内にかなりの電荷を蓄積するま
で、共通基準線路８３は実質的に接地電位より下へ駆動
される。理想的には、共通基準線路８３上の電圧は、電
源電圧に等しい量だけ、その定常電位より下へプルダウ
ンされる。しかしながら、充電スイッチ８６及び大容量
キャパシタ８８の抵抗は、共通基準線路８３において測
定される実際の電圧変化を一般的には減少させる。

【００２５】ダイオード９０は、一端が共通基準線路８
３に接続され、他端は接地される。ダイオード９０は、
グランドから共通基準線路８３への電流の流れを阻止す
る。このことが、キャパシタ電圧１１２が電源電圧から
接地電位へ変化するとき、大容量キャパシタ８８へ引き
込まれる電流がグランドから来るのではなく、Ｈスイッ
チ制御器７６及びＨスイッチ７８から来ることを保証す
る。

【００２６】この説明によって示されるように、本発明
は、ワンショットマルチバイブレータ８４、遅延回路７
２、充電スイッチ８６、大容量キャパシタ８８、ダイオ
ード９０、Ｈスイッチ制御器７６を含み、遷移の際にそ
の磁気記録書込みヘッドの両端間に大きな電圧降下を生
じる。この電圧降下は、バッファされたワンショットマ
ルチバイブレータ、すなわち、ワンショットマルチバイ
ブレータ８４と充電スイッチ８６とが、キャパシタ８８
上のキャパシタ電圧を電源電圧から接地電位へ駆動し、
これによって共通基準線路８３を接地電位より下へ駆動
するときに、発生される。磁気記録書込みヘッド８０に
かかる電圧を瞬時に増加させるために大容量キャパシタ
８８を使用することによって、低い電圧源をディスク装
置に使用することが可能となる一方、その磁気記録書込
みヘッド内の書込み電流のスイッチング時間を維持する
ことが可能となる。

【００２７】３．書込み回路２８の詳細図３は、図１のシステム内の書込み回路２８の更に詳細
な回路図である。図３において、図２に示されたものと
類似である要素には、対応する符号が付けられている。

【００２８】ａ．遅延回路７２及びフリップフロップ
７４の動作フリップフロップ７４は、Ｄフリップフロップであっ
て、データ入力Ｄ、出力Ｑ、反転出力Ｑバー及びクロッ
ク入力ＣＫを有する。データ入力Ｄは反転出力Ｑバーに
接続され、クロック入力ＣＫは遅延回路７２の出力に接
続される。クロック入力ＣＫは、遅延回路７２から遅延
データ信号１００を受信する。反転出力Ｑバーは、デー
タ入力Ｄ及びＨスイッチ制御器７６に接続される。出力
Ｑは、Ｈスイッチ制御器７６に接続される。

【００２９】遅延回路７２は、フリップフロップ７４へ
の前置補償データ５４を遅延させる。Ｄフリップフロッ
プ７４は、クロック信号として遅延データ信号１００を
使用する。このクロック信号内の正の立ち上がり遷移
は、出力Ｑをデータ入力Ｄにおける値へスイッチさせ
る。出力Ｑ及び反転出力Ｑバーにとって２つの可能値
は、論理高状態電圧ＶQ 及び零に近い論理低状態電圧で
ある。尚、出力Ｑ及び反転出力Ｑバーは、決して同じ値
にはならない。データ入力Ｄは反転出力Ｑバーに接続さ
れるから、遷移直前のデータ入力Ｄにおける値は、常
に、出力Ｑと反対である。したがって、クロック入力Ｃ
Ｋが正の立ち上がりパルスを受ける度に、出力Ｑはその
相反値へスイッチする。それゆえ、出力Ｑ内の各遷移
は、前置補償データ５４内の正の立ち上がりパルスを表
示する。

【００３０】ｂ．Ｈスイッチ制御器７６、Ｈスイッチ
７８、及び書込みヘッド８０の詳細Ｈスイッチ制御器７６は、抵抗器Ｒ１及びＲ２、ダイオ
ードＤ１及びＤ２、抵抗器Ｒ３及びＲ４を含む。Ｈスイ
ッチ７８は、抵抗器Ｒ５、Ｒ６、Ｒ７、Ｒ８、及びトラ
ンジスタＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６を含む。

【００３１】Ｈスイッチ制御器７６の抵抗器Ｒ１は、第
１側と第２側を有する。第１側は、フリップフロップ７
４の反転出力Ｑバーに接続される。第２側は、ダイオー
ドＤ２の陽極及びＨスイッチ７８のトランジスタＱ２及
びＱ４のベースに接続される。抵抗器Ｒ２は、第１側と
第２側を有する。第１側は、フリップフロップ７４の出
力Ｑに接続される。第２側は、ダイオードＤ１の陽極及
びＨスイッチ７８のトランジスタＱ１及びＱ３のベース
に接続される。ダイオードＤ１は、陽極及び陰極を有す
る。その陽極は、抵抗器Ｒ２、及びトランジスタＱ１及
びＱ３のベースに接続される。その陰極は、抵抗器Ｒ４
に接続される。ダイオードＤ２は、陽極及び陰極を有す
る。その陽極は、抵抗器Ｒ１、及びトランジスタＱ２及
びＱ４のベースに接続される。ダイオードＤ２の陰極
は、抵抗器Ｒ３に接続される。抵抗器Ｒ４は、第１側と
第２側を有する。第１側は、ダイオードＤ１の陰極に接
続される。第２側は、共通基準線路８３に接続される。
抵抗器Ｒ３は、第１側と第２側を有する。第１側は、ダ
イオードＤ２の陰極に接続される。第２側は、共通基準
線路８３に接続される。

【００３２】抵抗器Ｒ１及びＲ２は、同等の抵抗を有す
る。抵抗器Ｒ３及びＲ４もまた同等の抵抗を有するが、
抵抗器Ｒ１及びＲ２とは一般に異なっている。

【００３３】抵抗器Ｒ７は、第１側と第２側を有する。
第１側は、電源電圧Ｖ_sに接続される。第２側は、トラ
ンジスタＱ６のベース及びトランジスタＱ１のコレクタ
に接続される。トランジスタＱ６は、ベース、コレク
タ、及びエミッタを有する。トランジスタＱ６のベース
は、抵抗器Ｒ７及びトランジスタＱ１のコレクタに接続
される。トランジスタＱ６のコレクタは電源電圧Ｖ_sに
接続され、かつそのエミッタは書込みヘッド８０及びト
ランジスタＱ３のコレクタに接続される。

【００３４】抵抗器Ｒ８は、第１側と第２側を有する。
第１側は、電源電圧Ｖ_sに接続される。第２側は、トラ
ンジスタＱ５のベース及びトランジスタＱ２のコレクタ
に接続される。トランジスタＱ５は、ベース、コレク
タ、及びエミッタを有する。そのベースは、抵抗器Ｒ８
及びトランジスタＱ２のコレクタに接続される。トラン
ジスタＱ５のコレクタは電源電圧Ｖ_sに接続され、かつ
そのエミッタは書込みヘッド８０及びトランジスタＱ４
のコレクタに接続される。

【００３５】トランジスタＱ１は、ベース、コレクタ、
及びエミッタを有する。そのベースは、トランジスタＱ
３のベース、ダイオードＤ１の陽極、及び抵抗器Ｒ２に
接続される。トランジスタＱ１のコレクタは抵抗器Ｒ７
及びトランジスタＱ６のベースに接続され、かつトラン
ジスタＱ１のエミッタは抵抗器Ｒ５及びトランジスタＱ
２のエミッタに接続される。

【００３６】トランジスタＱ３は、ベース、コレクタ、
及びエミッタを有する。そのベースは、トランジスタＱ
１のベース、ダイオードＤ１の陽極、及び抵抗器Ｒ２に
接続される。トランジスタＱ３のコレクタはトランジス
タＱ６のエミッタ７及び書込みヘッド８０に接続され、
かつトランジスタＱ３のエミッタはトランジスタＱ４の
エミッタ及び抵抗器Ｒ６に接続される。

【００３７】トランジスタＱ２は、ベース、コレクタ、
及びエミッタを有する。そのベースは、トランジスタＱ
４のベース、ダイオードＤ２の陽極、及び抵抗器Ｒ１に
接続される。トランジスタＱ２のコレクタは抵抗器Ｒ８
及びトランジスタＱ５のベースに接続され、かつトラン
ジスタＱ２のエミッタは抵抗器Ｒ５及びトランジスタＱ
１のエミッタに接続される。

【００３８】トランジスタＱ４は、ベース、コレクタ、
及びエミッタを有する。そのベースは、トランジスタＱ
２のベース、ダイオードＤ２の陽極、及び抵抗器Ｒ１に
接続される。トランジスタＱ４のコレクタは、書込みヘ
ッド８０及びトランジスタＱ５のエミッタに接続され
る。トランジスタＱ４のエミッタは、トランジスタＱ３
のエミッタ及び抵抗器Ｒ６に接続される。

【００３９】抵抗器Ｒ５は、第１側と第２側を有する。
第１側は、トランジスタＱ１及びトランジスタＱ２のエ
ミッタに接続される。第２側は、共通基準線路８３に接
続される。

【００４０】書込みヘッド８０は、第１側と第２側を有
する。第１側は、トランジスタＱ６のエミッタ及びトラ
ンジスタＱ３のコレクタに接続される。第２側は、トラ
ンジスタＱ５のエミッタ及びトランジスタＱ４のコレク
タに接続される。書込みヘッド８０の抵抗は抵抗器Ｒ９
によって表示され、かつそのインダクタンスはインダク
タＬ１によって表示される。

【００４１】抵抗器Ｒ６は、第１側と第２側を有する。
第１側は、トランジスタＱ３及びトランジスタＱ４のエ
ミッタに接続される。第２側は、共通基準線路８３に接
続される。

【００４２】ｃ．Ｈスイッチ制御器７６、Ｈスイッチ
７８、及び書込みヘッド８０の動作抵抗器Ｒ１、Ｒ３、及びＲ２、Ｒ４は、フリップフロッ
プ７４の出力１０２と共通基準線路８３との間に供給さ
れる電圧を分圧する分圧器として働く。ダイオードＤ１
及びＤ２は、各々、電流がこれらのダイオードを通り流
れるときダイオードオン電圧を提供し、この電圧をトラ
ンジスタＱ１、Ｑ２、Ｑ３、Ｑ４の個々のベース・エミ
ッタ間オン電圧に整合するように図る。この分圧電圧
は、Ｈスイッチ７８への差動電圧入力信号１０４として
供給される。

【００４３】抵抗器対Ｒ１、Ｒ３、及びＲ２、Ｒ４は、
定常状態において、Ｈスイッチ７８内の抵抗器Ｒ６の両
端間の電圧が最低電圧Ｖ_MINより高いように選択され
る。この値は、典型的には０．３５ボルト程度である。
この最低電圧は、温度変化に起因する書込みヘッド８０
を通しての電流変動を減少させる。

【００４４】出力Ｑが論理高状態にあるか又は反転出力
Ｑバーが論理高状態にあるかどうかに従って、かなりの
電流が抵抗器Ｒ２、Ｒ４、ダイオードＤ１、及びトラン
ジスタＱ３の組、又は抵抗器Ｒ１、Ｒ３、ダイオードＤ
２、及びトランジスタＱ４の組のいずれかを通して流れ
るが、しかし同時に回路要素の両方の組を通して流れる
ことはない。要素のどちらの組が電流を導通するかに従
って、トランジスタＱ３又はＱ４のベース・エミッタ接
合に掛かる電圧降下は、ダイオードＤ１又はＤ２の両端
間のダイオードオン電圧にほぼ等しくなる。したがっ
て、抵抗器Ｒ３又はＲ４の両端間の電圧は、抵抗器Ｒ６
の両端間の電圧とほぼ等しくなる。それゆえ、抵抗器Ｒ
６の両端間の電圧がＶ_MIN又はこれより高くなることを
保証するために、抵抗器対Ｒ１、Ｒ３、及びＲ２、Ｒ４
は、抵抗器Ｒ３及びＲ４の両端間の定常状態オン電圧が
Ｖ_MINになる又はこれより高くなるように、選択される
必要がある。抵抗器Ｒ１対抵抗器Ｒ３、及び抵抗器Ｒ２
対抵抗器Ｒ４の抵抗比は抵抗器Ｒ１の両端間のオン電圧
の抵抗器Ｒ３の両端間のオン電圧に対する比に等しいか
ら、抵抗器Ｒ１、Ｒ３、及びＲ２、Ｒ４の値は、次式の
ように選択される。

【００４５】

【数２】

【００４６】ここに、Ｖ_Qはフリップフロップ７４から
の高状態電圧に等しい、Ｖ_DはダイオードＤ１（又はＤ
２）の両端間のオン電圧に等しい、Ｖ₉₀はダイオード９
０の両端間の電圧降下に等しい、Ｖ_MINは抵抗器Ｒ６の
両端間に必要とされる最低電圧である。

【００４７】好適実施例においては、抵抗器Ｒ１の抵抗
は抵抗器Ｒ２の抵抗に等しく、かつ抵抗器Ｒ３の抵抗は
抵抗器Ｒ４の抵抗に等しい。

【００４８】フリップフロップ７４の出力ＱがＶ_Qにあ
るとき、反転出力Ｑバーは零に近い。ダイオードＤ１の
陽極における電圧は実質的に零より高く、かつダイオー
ドＤ２の陽極における電圧は零に近い。ダイオードＤ１
の陽極における電圧は、トランジスタＱ１及びＱ３をタ
ーンオンさせる。ダイオードＤ２の陽極における正電圧
の欠如は、トランジスタＱ２及びＱ４をオフに維持す
る。トランジスタＱ１がターンオンすると、このトラン
ジスタが抵抗器Ｒ７を通して電流を引き出す。この電流
は、抵抗器Ｒ７を通して流れ、かつ抵抗器Ｒ７の両端間
に電圧降下を起こさせる。このことが、トランジスタＱ
１のコレクタにおける電圧を、トランジスタＱ６をター
ンオンするのに必要な電圧より下に降下させる。したが
って、トランジスタＱ６はオフされる。

【００４９】トランジスタＱ２及びＱ４は共にオフであ
るから、電流はこれらのトランジスタのいずれのコレク
タにも流入せずかつそのエミッタから流出しない。電流
がトランジスタＱ２を通して流れないことで以て、抵抗
器Ｒ８を通して極めて僅かしか電流は流れない。このこ
とが、トランジスタＱ２のコレクタにおける電圧を電源
電圧Ｖ_sに近くあるようにさせる。トランジスタＱ２の
コレクタにおけるこの電圧はトランジスタＱ５のベース
における電圧でもあるから、トランジスタＱ５はオンさ
れる。

【００５０】トランジスタＱ３及びＱ５を共にオンさせ
ておき、かつトランジスタＱ４及びＱ６を共にオフさせ
ておく組合わせによって、電流がトランジスタＱ５のコ
レクタに流入し、そのエミッタから流出し、書込みヘッ
ド８０を通り、トランジスタＱ３のコレクタに流入し、
そのエミッタから流出するように流される。この電流
は、最終的に、抵抗器Ｒ６及びダイオード９０を通過す
る。

【００５１】フリップフロップ７４の出力Ｑが零に近い
とき、反転出力ＱバーはＶ_Qにあり、ダイオードＤ２の
陽極における電圧は実質的に零より高く、かつダイオー
ドＤ１の陽極における電圧は実質的に零に近い。ダイオ
ードＤ２の陽極における電圧は、トランジスタＱ２及び
Ｑ４をターンオンさせる。ダイオードＤ１の陽極におけ
る正電圧の欠如は、トランジスタＱ１及びＱ３をオフに
維持する。トランジスタＱ２がターンオンすると、この
トランジスタが抵抗器Ｒ８を通して電流を引き出す。こ
の電流は、抵抗器Ｒ８を通して流れ、かつ抵抗器Ｒ８の
両端間に電圧降下を起こさせる。このことが、トランジ
スタＱ２のコレクタにおける電圧を、トランジスタＱ５
をターンオンするのに必要な電圧より下に降下させる。
したがって、トランジスタＱ５はオフされる。

【００５２】トランジスタＱ１及びＱ３は共にオフであ
るから、電流はこれらのトランジスタのいずれのコレク
タにも流入せずかつそのエミッタから流出しない。電流
がトランジスタＱ１を通して流れないことで以て、抵抗
器Ｒ７を通して極めて僅かしか電流は流れない。このこ
とが、トランジスタＱ１のコレクタにおけるこの電圧を
電源電圧Ｖ_sに近くあるようにさせる。トランジスタＱ
１のコレクタにおける電圧はトランジスタＱ６のベース
における電圧でもあるから、トランジスタＱ６はオンさ
れる。

【００５３】トランジスタＱ４及びＱ６を共にオンさせ
ておき、かつトランジスタＱ３及びＱ５を共にオフさせ
ておく組合わせによって、電流がトランジスタＱ６のコ
レクタに流入し、そのエミッタから流出し、書込みヘッ
ド８０を通り、トランジスタＱ４のコレクタに流入し、
そのエミッタから流出するように流される。この電流
は、最終的に、抵抗器Ｒ６及びダイオード９０を通過す
る。

【００５４】ｄ．ワンショットマルチバイブレータ８
４の詳細ワンショットマルチバイブレータ８４は、Ｄフリップフ
ロップＦ２、キャパシタＣ２、抵抗器Ｒ１０を含む。Ｄ
フリップフロップＦ２は、データ入力Ｄ、クロック入力
ＣＫ、リセット入力Ｒ、及び出力Ｑを有する。クロック
入力ＣＫは、書込み前置補償回路２６に接続され、かつ
前置補償データ５４を受信する。データ入力Ｄは、論理
高状態電圧Ｈに接続される。出力Ｑは、抵抗器Ｒ１０及
び充電スイッチ８６に接続される。リセット入力Ｒは、
キャパシタＣ２及び抵抗器Ｒ１０に接続される。

【００５５】キャパシタＣ２は、第１側と第２側を有す
る。第１側は、抵抗器Ｒ１０及びＤフリップフロップＦ
２のリセット入力Ｒに接続される。第２側は接地され
る。抵抗器Ｒ１０は、第１側と第２側を有する。第１側
は、ＤフリップフロップＦ２のリセット入力Ｒ及びキャ
パシタＣ２に接続される。第２側は、Ｄフリップフロッ
プＦ２の出力Ｑ及び充電スイッチ８６に接続される。

【００５６】ｅ．ワンショットマルチバイブレータ８
４の動作前置補償データ５４内のパルスは、Ｄフリップフロップ
Ｆ２のクロック入力ＣＫによって受信される。このパル
スは、フリップフロップＦ２を動作させて出力Ｑを入力
Ｄの論理高状態電圧値にスイッチさせる。リセット入力
Ｒは、ディジタル値の１（論理高状態）に変わろうとす
るが、しかし抵抗器Ｒ１０及びキャパシタＣ２によって
妨げられる。リセット入力Ｒがディジタル値の１に到達
すると、フリップフロップＦ２はリセットされ、かつ出
力Ｑはディジタル値の零にスイッチする。

【００５７】したがって、１つの正指向パルスが、前置
補償データ５４内の各正指向縁ごとに出力Ｑ上に発生さ
れる。このパルスの持続時間は、時定数（Ｒ１０・Ｃ
２）に比例する。

【００５８】ｆ．充電スイッチ８６、大容量キャパシ
タ８８、及びダイオード９０の詳細充電スイッチ８６は、ＤフリップフロップＦ２の出力Ｑ
と抵抗器Ｒ１０に接続された入力、及び大容量キャパシ
タ８８に接続された出力を有する。充電スイッチ８６
は、また、電源電圧Ｖ_s及び接地への接続を有する。

【００５９】大容量キャパシタ８８は、第１側及び第２
側を有する。第１側は、充電スイッチ８６に接続され、
かつキャパシタ電圧１１２と称される電圧を有する。第
２側は、共通基準線路３８及びダイオード９０に接続さ
れる。（好適にはショットキーダイオードである）ダイ
オード９０は、陽極及び陰極を有する。その陰極は接地
され、その陽極は共通基準線路８３及び大容量キャパシ
タ８８に接続される。

【００６０】ｇ．充電スイッチ８６、大容量キャパシ
タ８８、及びダイオード９０の動作ワンショットマルチバイブレータ８４からのワンショッ
ト信号は２つの状態、すなわち、パルスと無パルスを有
する。無パルス状態においては、充電スイッチ８６は、
キャパシタ電圧１１２を電源電圧Ｖ_s近くに維持する。
ワンショット信号１１０がパルス状態へスイッチする
と、充電スイッチ８６はキャパシタ電圧１１２を接地電
位へ敏速に低減させる。このことが、大容量キャパシタ
８８に共通基準線路８３を接地電位より下へ駆動させ
る。理想的には、共通基準線路８３の電圧は、全キャパ
シタ電圧変化（すなわち、電源電圧）に等しい量だけ、
その公称電圧より下へプルダウンされる。しかしなが
ら、充電スイッチ８６の抵抗及び大容量キャパシタ８８
が、共通基準線路８３において測定される実際の電圧変
化を、一般的に低減させる。

【００６１】ワンショット信号１１０が無パルス状態へ
スイッチバックすると、充電スイッチ８６はキャパシタ
電圧１１２を電源電圧Ｖ_sに近くなるように敏速にリセ
ットする。このことが、大容量キャパシタ８８に共通基
準線路８３をＶ₉₀の公称値へリセットさせる。

【００６２】Ｈスイッチ７８への入力信号は遅延回路７
２によって遅延させられるから、共通基準線路８３にお
ける上に説明された電圧変化は、Ｈスイッチ７８内の電
流遷移の直前に開始する。このことによって、Ｈスイッ
チ７８が書込み電流遷移中その書込みヘッドの両端間に
大きな電圧を供給することが可能となり、これがその書
込み電流のスイッチング時間を短縮する。このことによ
って、コンピューにが低電圧源を使用することが可能と
なり、これが全電力消費を減少させ、より小形のコンピ
ュータの実現を可能とする。

【００６３】図４は、図２に示された書込み回路２８の
好適実施例を示す。この書込み回路は、Ｈスイッチ制御
器７６がＨスイッチ７８を制御するために２つの分圧器
を、これらの分圧器の１つをクランプしておいて使用す
るということを除き、図３の回路と同じように動作す
る。

【００６４】Ｈスイッチ制御器７６の第１分圧器は、図
３に見られる分圧器と同じである。図４においてただ異
なるのは、抵抗器Ｒ１がダイオードＤ２及びトランジス
タＱ２のベースのみに接続されると云うことである。そ
の上、抵抗器Ｒ２は、ダイオードＤ１及びトランジスタ
Ｑ１のベースのみに結合される。このことは、抵抗器対
Ｒ１、Ｒ３、及びＲ２、Ｒ４がＨスイッチのバイアスト
ランジスタＱ１及びＱ２を制御するのみであると云うこ
とを意味する。

【００６５】この新たなクランプ分圧器は、抵抗器Ｒ１
１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５、Ｒ１６、及びダ
イオードＤ３、Ｄ４、Ｄ５、Ｄ６を含む。

【００６６】抵抗器Ｒ１５は、フリップフロップ７４の
出力Ｑ、ダイオードＤ３、及び抵抗器Ｒ１１に接続され
る。抵抗器Ｒ１６は、ダイオードＤ５、抵抗器Ｒ１３、
及びフリップフロップ７４の反転出力Ｑバーに接続され
る。ダイオードＤ３は、抵抗器Ｒ１５、Ｒ１１、及びダ
イオードＤ４に接続される。ダイオードＤ４は、共通基
準線路８３、ダイオードＤ３に接続される。ダイオード
Ｄ５は、抵抗器Ｒ１６、Ｒ１３、及びダイオードＤ６に
接続される。ダイオードＤ６は、共通基準線路８３、及
びダイオードＤ５に接続される。抵抗器Ｒ１１は、抵抗
器Ｒ１５、Ｒ１２、ダイオードＤ３、及びトランジスタ
Ｑ３のベースに接続される。抵抗器Ｒ１２は、共通基準
線路８３、及び抵抗器Ｒ１１、及びトランジスタＱ３の
ベースに接続される。

【００６７】抵抗器Ｒ１３は、抵抗器Ｒ１６、Ｒ１４、
ダイオードＤ５、及びトランジスタＱ４のベースに接続
される。抵抗器Ｒ１４は、共通基準線路８３、及び抵抗
器Ｒ１３、及びトランジスタＱ４のベースに接続され
る。

【００６８】ｈ．クランプ分圧器の動作このクランプ分圧器は平衡デバイスであり、したがっ
て、抵抗器Ｒ１５、Ｒ１１、Ｒ１２、ダイオードＤ３、
Ｄ４の相互作用及び動作は、抵抗器Ｒ１６、Ｒ１３、Ｒ
１４、ダイオードＤ５、Ｄ６の相互作用及び動作と同じ
である。それゆえ、抵抗器Ｒ１５、Ｒ１２、Ｒ１１、ダ
イオードＤ３、Ｄ４の動作につていのみ説明する。

【００６９】抵抗器Ｒ１２は、その抵抗が抵抗器Ｒ１５
の抵抗と等しいように選択される。抵抗器Ｒ１１は、そ
の抵抗が抵抗器Ｒ１５の抵抗の１／３であるように、選
択される。この関係によって、抵抗器Ｒ６の両端間の電
圧は、ダイオードＤ３、Ｄ４、Ｄ５、及びＤ６に関連し
た個々のダイオードオン電圧の１／２なるほとんど一定
値に維持させられる。このことは次の２つの事実から判
る、すなわち、抵抗器Ｒ１１は抵抗器Ｒ１２の値の１／
３であるので、かつ抵抗器Ｒ１１とＲ１２の両端間に２
つのダイオードオン電圧の合計が存在するので、抵抗器
Ｒ１１がその両端間にダイオードオン電圧の１／２の電
圧を持つことになり、かつ抵抗器Ｒ１２がその両端間に
ダイオードオン電圧の１＋１／２の電圧を持つことにな
る。トランジスタＱ３のベース・エミッタ接合にかかる
ダイオードオン電圧が存在すると仮定すると、これが抵
抗器Ｒ６の両端間の電圧をダイオードオン電圧の１／２
になるようにする。この配置は、図３の回路に対してそ
うであったように、抵抗器Ｒ６の両端間の電圧を共通基
準線路８３の電圧に無関係にするように動作する。

【００７０】図３の実施例においては、共通基準線路８
３に現れる電圧変化の部分はまた抵抗器Ｒ３又はＲ４の
両端間にも現れ、これが、抵抗器Ｒ５及びＲ６両方の両
端間にかかる電圧を直接増加させる。抵抗器Ｒ５の両端
間の増加された電圧は、トランジスタＱ５及びＱ６のベ
ースにおける電圧振動を増大させるが、もしそうしなか
ったならばこれらの電圧振動は書込みヘッド８０の両端
間に印加されるスイッチング電圧を直接制限したであろ
う。しかしながら、抵抗器Ｒ６の両端間の増加された電
圧は、このＨスイッチのヘッドルームを直接減少させ、
かつ各書込み電流遷移の僅か前、同遷移中、及び遷移の
僅か後に、書込み電流の大きさを増加させる。この書込
み電流増大は性能に益することはなく、大容量キャパシ
タ８８を必要以上に速く充電することによってこのキャ
パシタの有効性を減少させる。この様に、キャパシタ８
８をスイッチすることによる電圧変化の全てが、実際に
書込みヘッド８０に印加されることはない。

【００７１】しかしながら、図４に示されたクランプ分
圧器は、抵抗器Ｒ６の両端間の電圧を増大することを許
さない。むしろ、この電圧は、ダイオードオン電圧の約
１／２近くで一定を維持する。したがって、共通基準線
路８３において、キャパシタ８８をスイッチすることに
よって引き起こされる全電圧変化が、書込みヘッド８０
の両端間に印加される。このことが、更に、このキャパ
シタ補助低電圧書込み回路の性能を高める。

【００７２】

【発明の効果】本発明は、磁気記録書込みヘッドに印加
される書込み電流信号内の遷移中、この書込みヘッドの
両端間に増大電圧を発生する。この増大電圧は、その回
路の共通基準線路が瞬時に接地電位へ駆動されるように
キャパシタ電圧をスイッチすることによって、発生され
る。この磁気記録書込みヘッドの両端間電圧のこの瞬時
増大は、そのディスク装置が低電圧源を使用することを
可能とする一方、この磁気記録書込みヘッド内の書込み
電流のスイッチング時間を維持することを可能とする。
低電圧源の使用は、占有空間、電力、及び財貨を節約す
る。

【００７３】本発明は、好適実施例を基準して説明され
たが、当業者は、本発明の精神と範囲に反すことなく、
形状及び細部に変更がなされ得ることを認めるであろ
う。

【図面の簡単な説明】

【図１】ディスク装置の書込みシステムのブロック線
図。

【図２】図１のシステムに使用される本発明の書込み回
路の詳細ブロック線図。

【図３】図１のシステムに使用される本発明の書込み回
路の回路図。

【図４】図１のシステムに使用される本発明の書込み回
路の、他の回路図。

【符号の説明】

２８書込み回路７２遅延回路７４フリップフロップ７６Ｈスイッチ制御器７８Ｈスイッチ８０磁気記録書込みヘッド８３共通基準線路８４ワンショットマルチバイブレータ８６充電スイッチ８８大容量キャパシタ９０ダイオード

Claims

(57)【特許請求の範囲】

【請求項１】書込み信号を受けて、前記書込み信号に
基づいて磁気ディスクにデータを書き込む磁気ディスク
装置の書込み回路であって、磁気記録用書込みヘッドと、前記磁気記録用書込みヘッドに接続され、かつ、Ｈ（ヘ
ッド）スイッチ入力を有し、前記書込み信号に基づいて
前記磁気記録用書込みヘッドを流れる電流の極性をスイ
ッチするＨスイッチと、前記Ｈスイッチ入力に接続され、前記磁気記録用書込み
ヘッドを流れる前記電流の極性のスイッチングにおいて
前記Ｈスイッチを助長するヘッドルーム助長回路であっ
て、前記書込み信号を遅延させて遅延書込み信号を生成する
遅延手段と、前記Ｈスイッチ入力に接続され、前記遅延書込み信号に
基づいて前記磁気記録用書込みヘッドにかかる電圧を制
御する分圧器と、前記分圧器と前記Ｈスイッチとに接続されたキャパシタ
と、前記キャパシタに接続され、前記Ｈスイッチによる前記
電流極性のスイッチングの間、前記磁気記録用書込みヘ
ッドの両端間に現れる電圧を増大させるように、前記書
込み信号に基づいて前記キャパシタを充放電させる充電
手段と、を含む前記ヘッドルーム助長回路と、を含む前記書込み回路。
【請求項２】入力されたデータ信号に基づいて磁気デ
ィスクにデータを書き込む磁気ディスク装置の書込み回
路であって、前記データ信号は正の立ち上がりエッジと
負の立ち上がりエッジとを有し、前記書込み回路は、前記データ信号を遅延させて遅延データ信号を生成する
遅延手段と、前記遅延手段に接続され、前記遅延データ信号に基づい
て過渡電圧を生成する過渡電圧生成回路と、前記過渡電圧生成回路に接続され、前記過渡電圧に基づ
いて少なくとも１つのＨ（ヘッド）スイッチ制御信号を
生成するＨスイッチ制御手段と、前記Ｈスイッチ制御手段に接続され、前記Ｈスイッチ制
御信号に基づいて書込みヘッド電流を生成するＨスイッ
チと、前記Ｈスイッチに接続され、前記書込みヘッド電流に基
づいて磁界を生成する磁気書込みヘッドと、前記Ｈスイッチ制御手段と前記Ｈスイッチとに接続さ
れ、前記データ信号に基づいて書込み助長電圧を生成す
る書込み助長回路であって、前記Ｈスイッチに電圧パルスを供給するキャパシタと、前記キャパシタに接続され、前記キャパシタを充放電さ
せる充電手段と、前記キャパシタと接地電位とに接続され、接地電位から
の流入電流を防止する接地電流制限手段と、を含む前記書込み助長回路と、を含み、前記接地電流制限手段がショットキーダイオー
ドを含むことを特徴とする前記書込み回路。
【請求項３】書込みデータを表す相異なる電圧値であ
ってこれらに対応する相異なる磁界を与える前記相異な
る電圧値を有する書込み信号が入力される書込み回路で
あって、前記相異なる磁界は前記書込み回路に近接した
磁気媒体の選択された部分を磁化しうる値を有し、前記
書込み回路は、前記書込み信号を遅延させて遅延書込み信号を生成する
遅延手段と、前記遅延書込み信号が入力され、前記遅延書込み信号の
相異なる電圧値に基づいて電圧値の変化を有する電流ス
イッチ制御信号を供給する電流スイッチ制御手段と、第１の端子と第２の端子とを有し、前記電流スイッチ制
御信号の電圧値の変化に応答して第１のモードと第２の
モードとの間で変化する電流スイッチであって、前記電
流スイッチが前記第１のモードで動作しているときには
前記第１の端子から前記第２の端子への第１の電流方向
を、また、前記電流スイッチが前記第２のモードで動作
しているときには前記第２の端子から前記第１の端子へ
の第２の電流方向を交互に有する書込みヘッド電流を供
給する前記電流スイッチと、前記電流スイッチの前記第１と第２の端子の間に電気的
に接続され、前記書込みヘッド電流に応答して前記相異
なる磁界を供給する磁気書込みヘッドであって、前記書
込みヘッド電流は、前記書込みヘッドにおいて基準点の
電圧よりも電圧降下を生じさせる、前記磁気書込みヘッ
ドと、第１の端子と第２の端子を有し、前記第２の端子が前記
基準点に電気的に接続されているキャパシタと、前記キャパシタの前記第１の端子に接続され、前記書込
み信号の前記相異なる電圧値に基づいて前記キャパシタ
の充放電を制御し、前記基準点の電圧を選択的に変化さ
せるために電圧パルスを供給する充電制御手段と、を含む前記書込み回路。