JP2699559B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2699559B2 JP2699559B2 JP16784389A JP16784389A JP2699559B2 JP 2699559 B2 JP2699559 B2 JP 2699559B2 JP 16784389 A JP16784389 A JP 16784389A JP 16784389 A JP16784389 A JP 16784389A JP 2699559 B2 JP2699559 B2 JP 2699559B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- window
- electrode
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は薄膜抵抗体を有した半導体装置の製造方法に
関し， 半導体基板及び薄膜抵抗体各々と良好なコンタクトを
有して，配線電極が形成できることを目的とし， 半導体基板上に順次，第一の絶縁膜，薄膜抵抗体を積
層した後，該薄膜抵抗体をパタニングし，更に，第二の
絶縁膜を積層し，第一及び第二の絶縁膜をエッチングし
て該半導体基板を表出する電極窓を開口し，全面に燐珪
酸ガラス膜を被覆する工程と，該薄膜抵抗体の上の該燐
珪酸ガラス膜及び該第二の絶縁膜をエッチングして該薄
膜抵抗体を表出する抵抗窓を開口し，プラズマイオンに
より該抵抗窓内に表出した該薄膜抵抗体をドライエッチ
ングし，続いて，該燐珪酸ガラス膜を弗酸水溶液により
全面除去して，前記電極窓内及び抵抗窓内に金属配線を
形成する工程とを含むように構成する。
関し， 半導体基板及び薄膜抵抗体各々と良好なコンタクトを
有して，配線電極が形成できることを目的とし， 半導体基板上に順次，第一の絶縁膜，薄膜抵抗体を積
層した後，該薄膜抵抗体をパタニングし，更に，第二の
絶縁膜を積層し，第一及び第二の絶縁膜をエッチングし
て該半導体基板を表出する電極窓を開口し，全面に燐珪
酸ガラス膜を被覆する工程と，該薄膜抵抗体の上の該燐
珪酸ガラス膜及び該第二の絶縁膜をエッチングして該薄
膜抵抗体を表出する抵抗窓を開口し，プラズマイオンに
より該抵抗窓内に表出した該薄膜抵抗体をドライエッチ
ングし，続いて，該燐珪酸ガラス膜を弗酸水溶液により
全面除去して，前記電極窓内及び抵抗窓内に金属配線を
形成する工程とを含むように構成する。
本発明は半導体装置の製造方法に関する。
特に，薄膜抵抗体を有した半導体装置の半導体基板と
良好なオーミックコンタクトを形成する配線電極形成方
法に関する。
良好なオーミックコンタクトを形成する配線電極形成方
法に関する。
近年，半導体装置の高集積化，高微細化にともない，
表面の薄膜抵抗体，配線電極の製法も高度な技術が必要
とされる。
表面の薄膜抵抗体，配線電極の製法も高度な技術が必要
とされる。
従来の薄膜抵抗を有した半導体装置においては，アム
ミニウム（Al）電極等を形成する前のウエハー表面の清
浄化処理を弗酸溶液などにより行っていた。
ミニウム（Al）電極等を形成する前のウエハー表面の清
浄化処理を弗酸溶液などにより行っていた。
従来技術のままで，半導体基板と薄膜抵抗体のそれぞ
れが配線電極と良好なオートミックコンタクトを維持し
ようとする場合,Alなどの配線電極と珪酸クロム（CrSi
O），ニクロム（NiCr），窒化チタン（TiN）等の薄膜抵
抗体の界面に形成されると予想される不導体により，良
好なコンタクトを維持するのが困難である。
れが配線電極と良好なオートミックコンタクトを維持し
ようとする場合,Alなどの配線電極と珪酸クロム（CrSi
O），ニクロム（NiCr），窒化チタン（TiN）等の薄膜抵
抗体の界面に形成されると予想される不導体により，良
好なコンタクトを維持するのが困難である。
また，プラズマを利用したドライ前処理においても，
アルゴン（Ar）イオン等の衝撃により，半導体基板にダ
メージが残存して，同様に良好なコンタクトの維持が困
難であった。
アルゴン（Ar）イオン等の衝撃により，半導体基板にダ
メージが残存して，同様に良好なコンタクトの維持が困
難であった。
従って，従来技術においては，半導体基板と薄膜抵抗
体とを，同時に配線電極とコンタクトするのは不可能で
あった。
体とを，同時に配線電極とコンタクトするのは不可能で
あった。
本発明は，前記の問題点を解決し，半導体基板及び薄
膜抵抗体各々と良好なコンタクトを有して，配線電極が
形成できる半導体装置の製造方法を提供することを目的
とする。
膜抵抗体各々と良好なコンタクトを有して，配線電極が
形成できる半導体装置の製造方法を提供することを目的
とする。
第１図は，本発明の原理説明図である。
図において,1は半導体基板,2は第一の絶縁膜,3は薄膜
抵抗体,4は第二絶縁膜,5は電極窓,6は燐珪酸ガラス（PS
G）膜,7は抵抗窓,8はプラズマイオン,9は金属配線であ
る。
抵抗体,4は第二絶縁膜,5は電極窓,6は燐珪酸ガラス（PS
G）膜,7は抵抗窓,8はプラズマイオン,9は金属配線であ
る。
第１図（ａ）に示すように， 半導体基板１上に第一の絶縁膜２を形成し，その上に
薄膜抵抗体３を形成したパタニングする。更に，第二の
絶縁膜４を被覆した後，電極窓５を開口する。
薄膜抵抗体３を形成したパタニングする。更に，第二の
絶縁膜４を被覆した後，電極窓５を開口する。
次に，第１図（ｂ）に示すように， CVD法によりPSG膜６を被覆した後，抵抗窓７を開口
し，続いて高周波エッチングを行い，プラズマイオン８
により，抵抗窓７内の抵抗体表面の不導体を除去する。
この場合，電極窓５はPSG膜６に覆われているため，プ
ラズマイオン８によって，半導体基板１の表面にダメー
ジを与えることはない。
し，続いて高周波エッチングを行い，プラズマイオン８
により，抵抗窓７内の抵抗体表面の不導体を除去する。
この場合，電極窓５はPSG膜６に覆われているため，プ
ラズマイオン８によって，半導体基板１の表面にダメー
ジを与えることはない。
次いで，第１図（ｃ）に示すように， 弗酸水溶液で,PSG間６を全面除去すると共に，電極窓
５及び抵抗窓７の表面を清浄化する。続いて，金属配線
９を全面に形成し，パタニングして電極及び抵抗の配線
パターンを形成する。
５及び抵抗窓７の表面を清浄化する。続いて，金属配線
９を全面に形成し，パタニングして電極及び抵抗の配線
パターンを形成する。
本発明では，第１図の如く，配線電極形成前の電極窓
内には，すべて本発明の特徴であるPSG膜が存在してい
る。
内には，すべて本発明の特徴であるPSG膜が存在してい
る。
従って，プラズマを利用したドライ前処理の場合に
は，電極窓に,PSG膜があるため，半導体基板にダメージ
を与えず，抵抗窓内の不導体膜のみが除去される。
は，電極窓に,PSG膜があるため，半導体基板にダメージ
を与えず，抵抗窓内の不導体膜のみが除去される。
また，電極窓内にあるPSG膜は，その後の弗酸前処理
により除去される。
により除去される。
これにより，半導体基板及び薄膜抵抗体それぞれと良
好なコンタクト抵抗を有して，配線電極を形成すること
ができる。
好なコンタクト抵抗を有して，配線電極を形成すること
ができる。
第２図は本発明の一実施例の工程順模式断面図であ
る。
る。
図において,10はSi基板,11はSiO2膜,12はCrSiO膜,13
はSiO2膜,14はＰ電極窓,15はPSG膜,16は抵抗窓,17はAr+
イオン,18はAl配線である。
はSiO2膜,14はＰ電極窓,15はPSG膜,16は抵抗窓,17はAr+
イオン,18はAl配線である。
第２図（ａ）に示すように， エミッタ・ベース領域を形成したSi基板10の上に熱酸
化により,SiO2膜11を4,000Åの厚さに形成した後，薄膜
抵抗体としてCrSiO膜12をSiO2膜11上にスパッタして積
層した後，パタニングして薄膜抵抗を形成する。
化により,SiO2膜11を4,000Åの厚さに形成した後，薄膜
抵抗体としてCrSiO膜12をSiO2膜11上にスパッタして積
層した後，パタニングして薄膜抵抗を形成する。
次に，第２図（ｂ）に示すように， 薄膜抵抗のCrSiO膜12の上にCVD法によりSiO2膜13を2,
000Åの厚さに形成する。
000Åの厚さに形成する。
続いて，第２図（ｃ）に示すように， SiO2膜12,SiO2膜11を順次パタニングして，電極窓14
を開口する。
を開口する。
第２図（ｄ）に示すように， 基板全面に,CVD法によりPSG間15を1,000Åの厚さに成長
する。
する。
次いで，第２図（ｅ）に示すように， 抵抗窓16をパタニングにより開口したあと，高周波エ
ッチングをガスの圧力が10m Torr,Ar流量が50ml/min,RF
バイアス1,000V,出力800Wの条件で３分間行い,Ar+イオ
ンにより，抵抗窓16内のCrSiO膜12の表面を清浄化し
て，窒素ガス中のアニーリング等で形成された恐れのあ
る不導体の薄膜等を除去する。この時，電極窓11はPSG
膜15が被覆されており,Si基板10にダメージを与えな
い。
ッチングをガスの圧力が10m Torr,Ar流量が50ml/min,RF
バイアス1,000V,出力800Wの条件で３分間行い,Ar+イオ
ンにより，抵抗窓16内のCrSiO膜12の表面を清浄化し
て，窒素ガス中のアニーリング等で形成された恐れのあ
る不導体の薄膜等を除去する。この時，電極窓11はPSG
膜15が被覆されており,Si基板10にダメージを与えな
い。
続いて，第２図（ｆ）に示すように， Si基板10表面のPSG膜15を１〜５％の弗酸水溶液で,10
〜30秒間全面除去すると共に，電極窓14及び抵抗窓16の
表面を清浄化する。
〜30秒間全面除去すると共に，電極窓14及び抵抗窓16の
表面を清浄化する。
最後に,AlをスパッタでSi基板10上の全面に7,000Åの
厚さに形成し，パタニングしてエミッタ・、ベース・コ
レクタ電極及び抵抗のAl配線18を形成する。
厚さに形成し，パタニングしてエミッタ・、ベース・コ
レクタ電極及び抵抗のAl配線18を形成する。
本発明による半導体基板及び薄膜抵抗体の電極配線と
のコンタクト抵抗を，ケルビン法にて測定した。
のコンタクト抵抗を，ケルビン法にて測定した。
第３図にコンタクト抵抗の測定パターンを示す。薄膜
抵抗と配線電極のコンタクト面積は４μｍの角である。
又測定電流は100μＡである。
抵抗と配線電極のコンタクト面積は４μｍの角である。
又測定電流は100μＡである。
測定結果を第１表に示す。
第１表に示すように，従来の技術である弗酸前処理を
行うと，基板と電極間のコンタクト抵抗は10Ωと低い
が，薄膜抵抗と電極間のコンタクト抵抗は500Ωと高く
なる。
行うと，基板と電極間のコンタクト抵抗は10Ωと低い
が，薄膜抵抗と電極間のコンタクト抵抗は500Ωと高く
なる。
これに対し，本発明の方法によれば，基板と電極間は
10Ωであるが，薄膜抵抗と電極間の抵抗は20mΩと可な
り低くすることができた。
10Ωであるが，薄膜抵抗と電極間の抵抗は20mΩと可な
り低くすることができた。
これにより，本発明では，半導体基板及び薄膜抵抗に
対する配線電極の良好なコンタクトを得ることができ
た。
対する配線電極の良好なコンタクトを得ることができ
た。
第１図は本発明の原理説明図， 第２図は本発明の一実施例の工程順膜式断面図， 第３図はコンタクト抵抗測定パターン である。 図において， １は半導体基板,2は絶縁膜， ３は薄膜抵抗体,4は絶縁膜， ５は電極窓,6はPSG膜， ７は抵抗窓,8はプラズマイオン， ９は金属配線,10はSi基板， 11はSiO2膜,12はCrSiO膜， 13はSiO2膜,14は電極窓， 15はPSG膜,16は抵抗窓， 17はAr+イオン,18はAl配線 である。
Claims (1)
- 【請求項１】半導体基板（１）上に順次，第一の絶縁膜
（２），薄膜抵抗体（３）を積層した後，該薄膜抵抗体
（３）をパタニングし，更に，第二の絶縁膜（４）を積
層し，該第一及び第二の絶縁膜（２），（４）をエッチ
ングして該半導体基板（１）を表出する電極窓を開口
し，全面に燐珪酸ガラス膜（６）を被覆する工程と， 該薄膜抵抗体（３）の上の該燐珪酸ガラス膜（６）及び
該第二の絶縁膜（４）をエッチングして該薄膜抵抗体
（３）を表出する抵抗窓（７）を開口し，プラズマイオ
ン（８）により該抵抗窓（７）内に表出した該薄膜抵抗
体（３）をドライエッチングし，続いて，該燐珪酸ガラ
ス膜（６）を弗酸水溶液により全面除去して，前記電極
窓（５）内及び抵抗窓（７）内に金属配線（９）を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16784389A JP2699559B2 (ja) | 1989-06-29 | 1989-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16784389A JP2699559B2 (ja) | 1989-06-29 | 1989-06-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0334352A JPH0334352A (ja) | 1991-02-14 |
| JP2699559B2 true JP2699559B2 (ja) | 1998-01-19 |
Family
ID=15857113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16784389A Expired - Lifetime JP2699559B2 (ja) | 1989-06-29 | 1989-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2699559B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1566831A2 (en) | 2004-02-18 | 2005-08-24 | Ricoh Company, Ltd. | Semiconductor device and method for manufacturing it |
| US7335967B2 (en) | 2004-03-23 | 2008-02-26 | Ricoh Company, Ltd. | Semiconductor device |
| US7358592B2 (en) | 2004-03-02 | 2008-04-15 | Ricoh Company, Ltd. | Semiconductor device |
| US7425753B2 (en) | 2004-09-30 | 2008-09-16 | Ricoh Company, Ltd. | Semiconductor device |
| US7550819B2 (en) | 2004-02-19 | 2009-06-23 | Ricoh Company, Ltd. | Metal thin-film resistance element on an insulation film |
| US7999352B2 (en) | 2004-02-19 | 2011-08-16 | Ricoh Company, Ltd. | Semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4141407B2 (ja) | 2003-06-11 | 2008-08-27 | 株式会社リコー | 半導体装置の製造方法 |
| US8426745B2 (en) * | 2009-11-30 | 2013-04-23 | Intersil Americas Inc. | Thin film resistor |
-
1989
- 1989-06-29 JP JP16784389A patent/JP2699559B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1566831A2 (en) | 2004-02-18 | 2005-08-24 | Ricoh Company, Ltd. | Semiconductor device and method for manufacturing it |
| US7550819B2 (en) | 2004-02-19 | 2009-06-23 | Ricoh Company, Ltd. | Metal thin-film resistance element on an insulation film |
| US7999352B2 (en) | 2004-02-19 | 2011-08-16 | Ricoh Company, Ltd. | Semiconductor device |
| US7358592B2 (en) | 2004-03-02 | 2008-04-15 | Ricoh Company, Ltd. | Semiconductor device |
| US7335967B2 (en) | 2004-03-23 | 2008-02-26 | Ricoh Company, Ltd. | Semiconductor device |
| US7615844B2 (en) | 2004-03-23 | 2009-11-10 | Ricoh Company, Ltd. | Semiconductor device |
| US7425753B2 (en) | 2004-09-30 | 2008-09-16 | Ricoh Company, Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334352A (ja) | 1991-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030013271A (ko) | 귀금속 박막 패턴 형성방법 | |
| JP2699559B2 (ja) | 半導体装置の製造方法 | |
| TW200531088A (en) | A thin film resistor structure and method of fabricating a thin film resistor structure | |
| US4081315A (en) | Cermet etch technique | |
| JPH0340483B2 (ja) | ||
| WO2002069355A1 (en) | Metal resistor device and method for manufacturing the same | |
| JPH03104118A (ja) | 半導体装置の製造方法 | |
| JP3591529B2 (ja) | 貴金属薄膜パターンの形成方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JP2756749B2 (ja) | 感湿素子の製造方法 | |
| US5352331A (en) | Cermet etch technique for integrated circuits | |
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| JPS5950095B2 (ja) | 半導体装置の製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPH0521379A (ja) | 半導体装置の電極形成方法 | |
| JPH07273280A (ja) | 薄膜パターンの形成方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04223367A (ja) | 薄膜抵抗体の製造方法 | |
| JP2643004B2 (ja) | ハイブリッドｉｃ基板 | |
| KR950008925B1 (ko) | 박막형 가스센서 및 그 제조방법 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH0414830A (ja) | 半導体装置の製造方法 | |
| JPH01235354A (ja) | 半導体装置の製造方法 | |
| JPS63299160A (ja) | 半導体装置およびその製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 |