JP2682519B2 - Ｉｉ−ｖｉ族半導体結晶成長方法と半導体レーザ装置の製造方法 - Google Patents
Ｉｉ−ｖｉ族半導体結晶成長方法と半導体レーザ装置の製造方法Info
- Publication number
- JP2682519B2 JP2682519B2 JP23817495A JP23817495A JP2682519B2 JP 2682519 B2 JP2682519 B2 JP 2682519B2 JP 23817495 A JP23817495 A JP 23817495A JP 23817495 A JP23817495 A JP 23817495A JP 2682519 B2 JP2682519 B2 JP 2682519B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- dielectric film
- laser device
- crystal growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は，分子線エピタキシ
ー（ＭＢＥ）法を用いたII−VI族化合物半導体膜の結晶
成長方法及び埋め込み型半導体レーザ装置の製造方法に
関する。
ー（ＭＢＥ）法を用いたII−VI族化合物半導体膜の結晶
成長方法及び埋め込み型半導体レーザ装置の製造方法に
関する。
【０００２】
【従来の技術】従来のII−VI族化合物半導体膜の結晶成
長及び半導体レーザ装置における埋め込み技術では，ア
イ・イー・イー・イー・ジャーナル・オブ・カンタム・
エレクトロニクス[IEEE JOUNAL OF QUANTUM ELECTRONIC
S]，第１９巻，１０２１頁，１９８３年に記載されてい
るような単結晶とアモルファスのエッチングレートの違
いを利用した誘電体膜上アモルファス層の除去方法（以
下，従来技術１と呼ぶ），フォトリソグラフィ技術によ
り選択的にアモルファス層をエッチング除去する方法
（従来技術２と呼ぶ），特開昭６４ー７７１３３号公報
に記載されているようなエピタキシャル成長時の圧力を
３００Ｔｏｒｒ以下に調整して行う事による選択成長法
（以下，従来技術３と呼ぶ）が試みられている。
長及び半導体レーザ装置における埋め込み技術では，ア
イ・イー・イー・イー・ジャーナル・オブ・カンタム・
エレクトロニクス[IEEE JOUNAL OF QUANTUM ELECTRONIC
S]，第１９巻，１０２１頁，１９８３年に記載されてい
るような単結晶とアモルファスのエッチングレートの違
いを利用した誘電体膜上アモルファス層の除去方法（以
下，従来技術１と呼ぶ），フォトリソグラフィ技術によ
り選択的にアモルファス層をエッチング除去する方法
（従来技術２と呼ぶ），特開昭６４ー７７１３３号公報
に記載されているようなエピタキシャル成長時の圧力を
３００Ｔｏｒｒ以下に調整して行う事による選択成長法
（以下，従来技術３と呼ぶ）が試みられている。
【０００３】
【発明が解決しようとする課題】しかしながら，従来技
術１におけるエッチングレートの違いによるアモルファ
ス層の除去では，半導体層上のエピタキシャル層も同様
にエッチングされる為エッチング除去後のエピタキシャ
ル層の正確な膜厚制御が非常に困難であり，表面にもダ
メージが残る恐れがあった。
術１におけるエッチングレートの違いによるアモルファ
ス層の除去では，半導体層上のエピタキシャル層も同様
にエッチングされる為エッチング除去後のエピタキシャ
ル層の正確な膜厚制御が非常に困難であり，表面にもダ
メージが残る恐れがあった。
【０００４】また，従来技術２におけるフォトリソグラ
フィ技術による除去法では，露光の際にマスクパターン
を半導体層上に形成されたパターンに正確に合わせる必
要があり微細加工する場合には技術的に非常に困難であ
った。
フィ技術による除去法では，露光の際にマスクパターン
を半導体層上に形成されたパターンに正確に合わせる必
要があり微細加工する場合には技術的に非常に困難であ
った。
【０００５】さらに，従来技術３による方法では，成長
時の圧力を３００Ｔｏｒｒ以下に調整しなければならな
いため，再現性のある選択成長を行う事が非常に困難で
あり，成長温度も高いため，デバイスに適した良質な結
晶が非常に得られにくいという問題を有していた。
時の圧力を３００Ｔｏｒｒ以下に調整しなければならな
いため，再現性のある選択成長を行う事が非常に困難で
あり，成長温度も高いため，デバイスに適した良質な結
晶が非常に得られにくいという問題を有していた。
【０００６】そこで，本発明の第１技術的課題は，半導
体層上のエピタキシャル層に何等ダメージを与えず，容
易に誘電体膜上のアモルファス層を除去することができ
るII−VI族半導体結晶成長法を提供することにある。
体層上のエピタキシャル層に何等ダメージを与えず，容
易に誘電体膜上のアモルファス層を除去することができ
るII−VI族半導体結晶成長法を提供することにある。
【０００７】また，本発明の第２技術的課題は，上記方
法を用いた半導体装置の製造方法を提供することにあ
る。
法を用いた半導体装置の製造方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明によれば，II−VI
族化合物半導体の分子線エピタキシー（ＭＢＥ）法によ
る半導体結晶成長方法において，表面にパターンニング
した誘電体膜を有する部分とその他の半導体層露出部分
とを有する半導体層上に，結晶成長法を適用することに
よって前記誘電体膜上にアモルファス層を形成するとと
もに前記半導体層露出部分にエピタキシャル層を形成す
る第一工程と，前記誘電体膜上に成長したアモルファス
層のみを拭き取り，洗浄により取り除く第二工程とを含
むことを特徴とするII−VI族半導体結晶成長方法が得ら
れる。ここで，本発明において，前記洗浄は，超音波洗
浄等が好ましい。
族化合物半導体の分子線エピタキシー（ＭＢＥ）法によ
る半導体結晶成長方法において，表面にパターンニング
した誘電体膜を有する部分とその他の半導体層露出部分
とを有する半導体層上に，結晶成長法を適用することに
よって前記誘電体膜上にアモルファス層を形成するとと
もに前記半導体層露出部分にエピタキシャル層を形成す
る第一工程と，前記誘電体膜上に成長したアモルファス
層のみを拭き取り，洗浄により取り除く第二工程とを含
むことを特徴とするII−VI族半導体結晶成長方法が得ら
れる。ここで，本発明において，前記洗浄は，超音波洗
浄等が好ましい。
【０００９】また，本発明によれば，半導体層の活性領
域上にストライプ状の誘電体膜を形成し，その外部領域
にエピタキシャル成長を起こすことによって埋込み層を
形成する半導体レーザ装置の製造方法において，前記埋
込み層を請求項１記載のII−VI族半導体結晶成長方法に
より製造することを特徴とする半導体レーザ装置の製造
方法が得られる。
域上にストライプ状の誘電体膜を形成し，その外部領域
にエピタキシャル成長を起こすことによって埋込み層を
形成する半導体レーザ装置の製造方法において，前記埋
込み層を請求項１記載のII−VI族半導体結晶成長方法に
より製造することを特徴とする半導体レーザ装置の製造
方法が得られる。
【００１０】さらに，本発明によれば，半導体層の表面
に形成したストライプ状の誘電体膜と，前記誘電体膜の
外部に形成されたエピタキシャル成長による部分とを有
する半導体レーザ装置の製造方法において，前記エピタ
キシャル成長による部分を，請求項１記載のII−VI族半
導体結晶成長方法により形成することを特徴とする半導
体レーザ装置の製造方法が得られる。ここで，本発明の
半導体レーザ装置の製造方法において，前記エピタキシ
ャル成長による部分は，クラッド層，活性層，及びコン
タクト層の少なくとも一種の層からなる。
に形成したストライプ状の誘電体膜と，前記誘電体膜の
外部に形成されたエピタキシャル成長による部分とを有
する半導体レーザ装置の製造方法において，前記エピタ
キシャル成長による部分を，請求項１記載のII−VI族半
導体結晶成長方法により形成することを特徴とする半導
体レーザ装置の製造方法が得られる。ここで，本発明の
半導体レーザ装置の製造方法において，前記エピタキシ
ャル成長による部分は，クラッド層，活性層，及びコン
タクト層の少なくとも一種の層からなる。
【００１１】更に，具体的に本発明の原理について，説
明すると，ＭＢＥ法において，半導体表面上では，基板
と結晶と結晶軸そろったエピタキシャルとなるが，単結
晶でない誘電体膜上に付着した物質は単結晶にならずア
モルファス晶質となる。アモルファス結晶は一般に，単
結晶に比べ結合強度が弱く，特にII−VI族化合物アモル
ファスの場合，ＩＩ族及びVI族元素のイオン性が大きい
ことから非常に脆い。このため，本発明においては，超
音波洗浄や機械的な拭き取りによって半導体膜上のエピ
タキシャル層にダメージを与えることなく誘電体膜上の
アモルファス層を除去できるものである。
明すると，ＭＢＥ法において，半導体表面上では，基板
と結晶と結晶軸そろったエピタキシャルとなるが，単結
晶でない誘電体膜上に付着した物質は単結晶にならずア
モルファス晶質となる。アモルファス結晶は一般に，単
結晶に比べ結合強度が弱く，特にII−VI族化合物アモル
ファスの場合，ＩＩ族及びVI族元素のイオン性が大きい
ことから非常に脆い。このため，本発明においては，超
音波洗浄や機械的な拭き取りによって半導体膜上のエピ
タキシャル層にダメージを与えることなく誘電体膜上の
アモルファス層を除去できるものである。
【００１２】
【発明の実施の形態】以下，本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１３】（第１の実施の形態）図１（ａ），
（ｂ），及び（ｃ）は本発明の第１の実施の形態に係る
II−VI族半導体結晶成長方法を示す工程図であり，半導
体レーザ装置の基本構造が形成される。図１（ａ）に示
すように，ＧａＡｓ基板１上に熱ＣＶＤ装置によりＳｉ
Ｏ2 からなる誘電体膜２を２５００Ａ析出させ更にフォ
トリソグラフィ技術でストライプ幅が１０μｍ，３０μ
ｍ，５０μｍのマスクパターンを形成し，バッファード
フッ酸によってＳｉＯ2 をエッチングし，誘電体膜２と
半導体表面３を形成した。
（ｂ），及び（ｃ）は本発明の第１の実施の形態に係る
II−VI族半導体結晶成長方法を示す工程図であり，半導
体レーザ装置の基本構造が形成される。図１（ａ）に示
すように，ＧａＡｓ基板１上に熱ＣＶＤ装置によりＳｉ
Ｏ2 からなる誘電体膜２を２５００Ａ析出させ更にフォ
トリソグラフィ技術でストライプ幅が１０μｍ，３０μ
ｍ，５０μｍのマスクパターンを形成し，バッファード
フッ酸によってＳｉＯ2 をエッチングし，誘電体膜２と
半導体表面３を形成した。
【００１４】次に，図１（ｂ）に示すように，ＭＢＥ装
置内で６００℃に加熱し，半導体基板上の酸化膜を除去
した後，３００℃に保ち，（ＺｎＳ）0.06Ｓｅ0.094 の
成長を行い，誘電体膜２上にはアモルファス層４を半導
体表面３上には，エピタキシャル層５を形成した。エピ
タキシャル層５の成長速度は１時間に０．５５μｍであ
った。成長速度は１０μｍ，３０μｍ，５０μｍ，それ
ぞれのストライプ幅で同一でありストライプ幅による依
存性は認められなかった。次に，エチルアルコール液中
で，超音波洗浄を行った。
置内で６００℃に加熱し，半導体基板上の酸化膜を除去
した後，３００℃に保ち，（ＺｎＳ）0.06Ｓｅ0.094 の
成長を行い，誘電体膜２上にはアモルファス層４を半導
体表面３上には，エピタキシャル層５を形成した。エピ
タキシャル層５の成長速度は１時間に０．５５μｍであ
った。成長速度は１０μｍ，３０μｍ，５０μｍ，それ
ぞれのストライプ幅で同一でありストライプ幅による依
存性は認められなかった。次に，エチルアルコール液中
で，超音波洗浄を行った。
【００１５】図１（ｃ）に示すように，この工程により
アモルファス層４のみをはがし，エピタキシャル層５を
形成した。ここで，Ｚｎ，Ｓ，Ｓｅの各元素は，イオン
性が強いため，エピタキシャル層５の結合力は強く，ア
モルファス層４の結合力は非常に弱い。また，誘電体膜
２とアモルファス層４との結合力も弱いため，超音波等
の機械的な衝撃で容易にアモルファス層を除去すること
ができ，エピタキシャル層を選択的に除去することがで
きた。
アモルファス層４のみをはがし，エピタキシャル層５を
形成した。ここで，Ｚｎ，Ｓ，Ｓｅの各元素は，イオン
性が強いため，エピタキシャル層５の結合力は強く，ア
モルファス層４の結合力は非常に弱い。また，誘電体膜
２とアモルファス層４との結合力も弱いため，超音波等
の機械的な衝撃で容易にアモルファス層を除去すること
ができ，エピタキシャル層を選択的に除去することがで
きた。
【００１６】尚，アモルファス層４の除去はエチルアル
コールだけでなく，他の有機溶剤でも可能であり，また
超音波洗浄でなく，綿などで拭き取る事も可能であっ
た。
コールだけでなく，他の有機溶剤でも可能であり，また
超音波洗浄でなく，綿などで拭き取る事も可能であっ
た。
【００１７】また，上述の第１の実施の形態では，Ｚｎ
ＳＳｅ混晶を用いたが，これに限らず，ＺｎＣｄＳｅや
ＭｇＺｎＳＳｅ，ＺｎＭｇＳｅＴｅ混晶など，他のII−
VI材料を用いてもよい。また，誘電体としてＳｉ2 Ｎ3
等の他の材料を用いてもよい。
ＳＳｅ混晶を用いたが，これに限らず，ＺｎＣｄＳｅや
ＭｇＺｎＳＳｅ，ＺｎＭｇＳｅＴｅ混晶など，他のII−
VI材料を用いてもよい。また，誘電体としてＳｉ2 Ｎ3
等の他の材料を用いてもよい。
【００１８】（第２の実施の形態）図２（ａ），
（ｂ），（ｃ）及び（ｄ）は本発明の第２の実施の形態
に係るII−VI族半導体結晶成長方法を示す工程図であ
り，半導体レーザ装置の基本構造が形成される。図２
（ａ）に示すように，ｎ型ＧａＡｓ基板６上に塩素ドー
プＺｎ0.92Ｍｇ0.08Ｓ0.12Ｓｅ0.88（塩素濃度５×１０
17，厚さ１．５μｍ）からなるｎ型クラッド層７，Ｚｎ
Ｓｅ（厚さ０．１μｍ）からなる活性層８，窒素ドープ
Ｚｎ0.92Ｍｇ0.08Ｓ0.12Ｓｅ0.88（窒素濃度１×１
０17，厚さ１μｍ）からなるｐ型クラッド層９，窒素ド
ープＺｎＳｅＴｅ（窒素濃度１×１０18，厚さ０．０５
μｍ）からなるコンタクト層１０をエピタキシャル成長
したウエハ上にＳｉＯ2 からなる誘電体膜１１を１００
０Ａ析出させ，更にフォトリソグラフィ技術でストライ
プ幅が１０μｍのマスクパターンを形成しバッファード
フッ酸によってＳｉＯ2 をエッチングした。
（ｂ），（ｃ）及び（ｄ）は本発明の第２の実施の形態
に係るII−VI族半導体結晶成長方法を示す工程図であ
り，半導体レーザ装置の基本構造が形成される。図２
（ａ）に示すように，ｎ型ＧａＡｓ基板６上に塩素ドー
プＺｎ0.92Ｍｇ0.08Ｓ0.12Ｓｅ0.88（塩素濃度５×１０
17，厚さ１．５μｍ）からなるｎ型クラッド層７，Ｚｎ
Ｓｅ（厚さ０．１μｍ）からなる活性層８，窒素ドープ
Ｚｎ0.92Ｍｇ0.08Ｓ0.12Ｓｅ0.88（窒素濃度１×１
０17，厚さ１μｍ）からなるｐ型クラッド層９，窒素ド
ープＺｎＳｅＴｅ（窒素濃度１×１０18，厚さ０．０５
μｍ）からなるコンタクト層１０をエピタキシャル成長
したウエハ上にＳｉＯ2 からなる誘電体膜１１を１００
０Ａ析出させ，更にフォトリソグラフィ技術でストライ
プ幅が１０μｍのマスクパターンを形成しバッファード
フッ酸によってＳｉＯ2 をエッチングした。
【００１９】図２（ｂ）に示すように，更にウェットエ
ッチングによりコンタクト層１０，ｐ型クラッド層９を
メサ状にエッチングし，誘電体膜１１と半導体表面１２
を形成した。
ッチングによりコンタクト層１０，ｐ型クラッド層９を
メサ状にエッチングし，誘電体膜１１と半導体表面１２
を形成した。
【００２０】次に，図２（ｃ）に示すように，ＭＢＥ装
置内で６００℃に加熱し，半導体基板上の酸化膜を除去
した後，３００℃に保ち，クラッド層９よりもバンドギ
ャップが高いＺｎ0.8 Ｍｇ0.2 Ｓ0.3 Ｓｅ0.7 の成長を
行い，誘電体膜１１上にはアモルファス層１４を半導体
レーザ装置表面１２上にはＺｎＭｇＳＳｅエピタキシャ
ル層からなる埋込み層１３を形成した。エピタキシャル
層５の成長速度は１時間に０．５５μｍであった。図２
（ｄ）に示すように，誘電体膜１１上のアモルファス層
１４は，エチルアルコール中における超音波洗浄により
拭き取りで除去し，更に誘電体膜１１をバッファードフ
ッ酸によってエッチング除去を行った。次に上記ウエハ
を蒸着器に投入し，電極１５を蒸着した。選択的に形成
した埋込み層１３は高抵抗であり，電極１５より注入さ
れた電流は，横方向に広がらず，有効に活性層８に流れ
込む。また，埋込み層１３の屈折率は，活性領域のレー
ザ装置材料よりも屈折率が小さく，光を活性層８に閉じ
込めることができる。このように作製した半導体レーザ
装置は，プロセスが容易であるため再現性が高く，発振
しきい値も２０ｍＡと良好であった。
置内で６００℃に加熱し，半導体基板上の酸化膜を除去
した後，３００℃に保ち，クラッド層９よりもバンドギ
ャップが高いＺｎ0.8 Ｍｇ0.2 Ｓ0.3 Ｓｅ0.7 の成長を
行い，誘電体膜１１上にはアモルファス層１４を半導体
レーザ装置表面１２上にはＺｎＭｇＳＳｅエピタキシャ
ル層からなる埋込み層１３を形成した。エピタキシャル
層５の成長速度は１時間に０．５５μｍであった。図２
（ｄ）に示すように，誘電体膜１１上のアモルファス層
１４は，エチルアルコール中における超音波洗浄により
拭き取りで除去し，更に誘電体膜１１をバッファードフ
ッ酸によってエッチング除去を行った。次に上記ウエハ
を蒸着器に投入し，電極１５を蒸着した。選択的に形成
した埋込み層１３は高抵抗であり，電極１５より注入さ
れた電流は，横方向に広がらず，有効に活性層８に流れ
込む。また，埋込み層１３の屈折率は，活性領域のレー
ザ装置材料よりも屈折率が小さく，光を活性層８に閉じ
込めることができる。このように作製した半導体レーザ
装置は，プロセスが容易であるため再現性が高く，発振
しきい値も２０ｍＡと良好であった。
【００２１】上述の第２の実施の形態では，活性領域に
ＺｎＭｇＳＳｅ系材料を用いたが，これに限らずＩｎＧ
ａＡｌＰ系レーザ装置など他の材料系を用いてもよい。
また，第２の実施の形態では，埋込み層１３にＺｎ0.8
Ｍｇ0.2 Ｓ0.3 Ｓｅ0.7 を用いたが，ＺｎＳｅ等の他の
材料を用いてもよい。
ＺｎＭｇＳＳｅ系材料を用いたが，これに限らずＩｎＧ
ａＡｌＰ系レーザ装置など他の材料系を用いてもよい。
また，第２の実施の形態では，埋込み層１３にＺｎ0.8
Ｍｇ0.2 Ｓ0.3 Ｓｅ0.7 を用いたが，ＺｎＳｅ等の他の
材料を用いてもよい。
【００２２】（第３の実施の形態）図３（ａ），
（ｂ），（ｃ），及び（ｄ）は，本発明の第３の実施の
形態に係るII−VI族半導体結晶成長方法を示す工程図
で，半導体レーザ装置の基本構造が形成される。図３
（ａ）に示すように，ｎ型ＧａＡｓ基板６上に熱ＣＶＤ
装置によりＳｉＯ2 を２５００Ａ析出させ，更にフォト
リソグラフィ技術でストライプ幅が１０μｍのマスクパ
ターンを形成しバッファードフッ酸によって，ＳｉＯ2
をエッチングし，誘電体膜２とこの間に露出した半導体
表面３を形成した。
（ｂ），（ｃ），及び（ｄ）は，本発明の第３の実施の
形態に係るII−VI族半導体結晶成長方法を示す工程図
で，半導体レーザ装置の基本構造が形成される。図３
（ａ）に示すように，ｎ型ＧａＡｓ基板６上に熱ＣＶＤ
装置によりＳｉＯ2 を２５００Ａ析出させ，更にフォト
リソグラフィ技術でストライプ幅が１０μｍのマスクパ
ターンを形成しバッファードフッ酸によって，ＳｉＯ2
をエッチングし，誘電体膜２とこの間に露出した半導体
表面３を形成した。
【００２３】次に，図３（ｂ）に示すように，ＭＢＥ装
置内で６００℃に加熱し，半導体基板上の酸化膜を除去
した後，３００℃に保ち，塩素ドープＺｎ0.92Ｍｇ0.08
Ｓ0.12Ｓｅ0.88（塩素濃度５×１０17，厚さ１．５μ
ｍ）からなるｎ型クラッド層７，ＺｎＳｅ（厚さ０．１
μｍ）からなる活性層８，窒素ドープＺｎ0.92Ｍｇ0.08
Ｓ0.12Ｓｅ0.88（窒素濃度１×１０17，厚さ１μｍ）か
らなるｐ型クラッド層９，窒素ドープＺｎＳｅＴｅ（窒
素濃度１×１０18，厚さ０．０５μｍ）からなるコンタ
クト層１０エピタキシャル成長した。誘電体膜２上には
アモルファス層１４を半導体表面３上にはレーザ装置エ
ピタキシャル層７〜９を形成した。エピタキシャル層の
成長速度は１時間に０．５５μｍであった。次に，図３
（ｃ）に示すように，エチルアルコール液中で，超音波
洗浄を行った。この工程によりアモルファス層１４のみ
をはがし，エピタキシャル層７〜９を形成した。アモル
ファス層１７の除去はエチルアルコールだけでなく，他
の有機溶剤でも可能であり，また超音波洗浄でなく，綿
などで拭き取る事も可能であった。次に，Ｓｉ3 Ｎ4絶
縁膜１６を２０００Ａ析出し，フォトリソグラフィ技術
でエピタキシャル層７〜９上にマスクパターンを形成
し，バッファードフッ酸によってＳｉ3 Ｎ4 をエッチン
グした。更に，図３（ｄ）に示すように，蒸着装置内に
投入し，電極蒸着を行った。
置内で６００℃に加熱し，半導体基板上の酸化膜を除去
した後，３００℃に保ち，塩素ドープＺｎ0.92Ｍｇ0.08
Ｓ0.12Ｓｅ0.88（塩素濃度５×１０17，厚さ１．５μ
ｍ）からなるｎ型クラッド層７，ＺｎＳｅ（厚さ０．１
μｍ）からなる活性層８，窒素ドープＺｎ0.92Ｍｇ0.08
Ｓ0.12Ｓｅ0.88（窒素濃度１×１０17，厚さ１μｍ）か
らなるｐ型クラッド層９，窒素ドープＺｎＳｅＴｅ（窒
素濃度１×１０18，厚さ０．０５μｍ）からなるコンタ
クト層１０エピタキシャル成長した。誘電体膜２上には
アモルファス層１４を半導体表面３上にはレーザ装置エ
ピタキシャル層７〜９を形成した。エピタキシャル層の
成長速度は１時間に０．５５μｍであった。次に，図３
（ｃ）に示すように，エチルアルコール液中で，超音波
洗浄を行った。この工程によりアモルファス層１４のみ
をはがし，エピタキシャル層７〜９を形成した。アモル
ファス層１７の除去はエチルアルコールだけでなく，他
の有機溶剤でも可能であり，また超音波洗浄でなく，綿
などで拭き取る事も可能であった。次に，Ｓｉ3 Ｎ4絶
縁膜１６を２０００Ａ析出し，フォトリソグラフィ技術
でエピタキシャル層７〜９上にマスクパターンを形成
し，バッファードフッ酸によってＳｉ3 Ｎ4 をエッチン
グした。更に，図３（ｄ）に示すように，蒸着装置内に
投入し，電極蒸着を行った。
【００２４】尚，上記第３の実施の形態では，ＧａＡｓ
基板６上のＺｎＭｇＳＳｅ系レーザ装置を用いたが，こ
れに限らず，ＩｎＰ上のＭｇＺｎＣｄＳｅＴｅ系レーザ
装置など，他の材料系を用いてもよい。
基板６上のＺｎＭｇＳＳｅ系レーザ装置を用いたが，こ
れに限らず，ＩｎＰ上のＭｇＺｎＣｄＳｅＴｅ系レーザ
装置など，他の材料系を用いてもよい。
【００２５】
【発明の効果】以上説明したように，本発明において
は，半導体層上のエピタキシャル層に何等ダメージを与
えず，容易に誘電体膜上のアモルファス層を除去し，選
択的な半導体結晶を得ることができ，半導体レーザ装置
のデバイス化に有効であるII−VI族半導体結晶成長法を
提供することができる。
は，半導体層上のエピタキシャル層に何等ダメージを与
えず，容易に誘電体膜上のアモルファス層を除去し，選
択的な半導体結晶を得ることができ，半導体レーザ装置
のデバイス化に有効であるII−VI族半導体結晶成長法を
提供することができる。
【００２６】また，本発明においては，上記したような
利点を備えた方法を用いた半導体レーザ装置の製造方法
を提供することができる。
利点を備えた方法を用いた半導体レーザ装置の製造方法
を提供することができる。
【図１】（ａ），（ｂ），及び（ｃ）は，本発明の第１
の実施の形態を示す工程図である。
の実施の形態を示す工程図である。
【図２】（ａ），（ｂ），（ｃ），及び（ｄ）は，本発
明の第２の実施の形態を示す工程図である。
明の第２の実施の形態を示す工程図である。
【図３】（ａ），（ｂ），（ｃ），及び（ｄ）は，本発
明の第３の実施の形態を示す工程図である。
明の第３の実施の形態を示す工程図である。
１ ＧａＡｓ基板 ２，１１ 誘電体膜 ３，１２ 半導体表面 ４，１４ アモルファス層 ５ エピタキシャル層 ６ ｎ型ＧａＡｓ基板 ７ ｎ型クラッド層 ８ 活性層 ９ ｐ型クラッド層 １０ コンタクト層 １３ 埋込み層 １５ 電極
Claims (3)
- 【請求項１】 II−VI族化合物半導体のＭＢＥ法による
半導体結晶成長方法において，表面にパターンニングし
た誘電体膜を有する部分とその他の半導体層露出部分と
を有する半導体層上に，結晶成長法を適用することによ
って前記誘電体膜上にアモルファス層を形成するととも
に前記半導体層露出部分にエピタキシャル層を形成する
第一工程と，前記誘電体膜上に成長したアモルファス層
のみを拭き取り，洗浄により取り除く第二工程とを含む
ことを特徴とするII−VI族半導体結晶成長方法。 - 【請求項２】 半導体層の活性領域上にストライプ状の
誘電体膜を形成し，その外部領域にエピタキシャル成長
を起こすことによって埋込み層を形成する半導体レーザ
装置の製造方法において，前記埋込み層を請求項１記載
のII−VI族半導体結晶成長方法により製造することを特
徴とする半導体レーザ装置の製造方法。 - 【請求項３】 半導体層の表面に形成したストライプ状
の誘電体膜と，前記誘電体膜の外部に形成されたエピタ
キシャル成長による部分とを有する半導体レーザ装置の
製造方法において，前記エピタキシャル成長による部分
を，請求項１記載のII−VI族半導体結晶成長方法により
形成することを特徴とする半導体レーザ装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23817495A JP2682519B2 (ja) | 1995-09-18 | 1995-09-18 | Ｉｉ−ｖｉ族半導体結晶成長方法と半導体レーザ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23817495A JP2682519B2 (ja) | 1995-09-18 | 1995-09-18 | Ｉｉ−ｖｉ族半導体結晶成長方法と半導体レーザ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0982730A JPH0982730A (ja) | 1997-03-28 |
| JP2682519B2 true JP2682519B2 (ja) | 1997-11-26 |
Family
ID=17026282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23817495A Expired - Fee Related JP2682519B2 (ja) | 1995-09-18 | 1995-09-18 | Ｉｉ−ｖｉ族半導体結晶成長方法と半導体レーザ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682519B2 (ja) |
-
1995
- 1995-09-18 JP JP23817495A patent/JP2682519B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0982730A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006687B1 (ko) | 반도체기판의 제조방법 | |
| JP2988796B2 (ja) | 集積回路装置の製造方法 | |
| JP3262470B2 (ja) | 半導体基板およびその作製方法 | |
| JP2682519B2 (ja) | Ｉｉ−ｖｉ族半導体結晶成長方法と半導体レーザ装置の製造方法 | |
| JPH07283487A (ja) | 半導体装置及びその製造方法 | |
| JP3215297B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0690061A (ja) | 半導体発光素子の製造方法 | |
| JPS58170069A (ja) | ３−ｖ族化合物半導体装置 | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| JPS59208885A (ja) | 半導体レ−ザ素子の製造方法 | |
| JP2001313381A (ja) | 半導体ウェーハ並びにそれを用いた半導体デバイス及びその製造方法 | |
| JPH0774109A (ja) | 化合物半導体基板および半導体基板の再利用法 | |
| JPH0963951A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JP2792419B2 (ja) | 半導体装置の製造方法 | |
| JP2862018B2 (ja) | 半導体基板 | |
| JP3914584B2 (ja) | 半導体層構造 | |
| JP2694488B2 (ja) | 半導体基板及び半導体受発光素子 | |
| JPS63184320A (ja) | 半導体装置 | |
| JPH08148479A (ja) | 半導体のエッチングマスクとその製造方法及び半導体の加工方法と半導体レーザの製造方法 | |
| KR100771599B1 (ko) | 질화물 반도체 박막의 성장 방법 | |
| JP2689946B2 (ja) | 赤外線検出器の製造方法 | |
| JPS6398120A (ja) | 結晶成長方法 | |
| JPH0945617A (ja) | 量子細線構造の形成方法および半導体装置 | |
| KR0146712B1 (ko) | 표면방출 레이저 다이오드의 제조방법 | |
| JPS62262471A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970708 |
|
| LAPS | Cancellation because of no payment of annual fees |