JP3914584B2 - 半導体層構造 - Google Patents
半導体層構造 Download PDFInfo
- Publication number
- JP3914584B2 JP3914584B2 JP20201095A JP20201095A JP3914584B2 JP 3914584 B2 JP3914584 B2 JP 3914584B2 JP 20201095 A JP20201095 A JP 20201095A JP 20201095 A JP20201095 A JP 20201095A JP 3914584 B2 JP3914584 B2 JP 3914584B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin film
- layer
- film layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体層構造とその作製方法およびそれを用いた半導体装置に関するものである。
【０００２】
【従来の技術】
近年、文献（アプライド フィジックス レタ−ズ(Applied Physics Letters)、66巻 451頁(1995年)）に記載のごとく、二つの半導体を、接着剤を用いたり絶縁膜を介することなく、それらの表面同士を貼り合わせて高温・加圧下で一体化する直接接着という手法が示されている。この手法により、同文献に記載のごとく、種類の異なる半導体を様々な面方位関係で一体化することができる。
【０００３】
この手法を利用して、図１４に示すように、面方位の異なる半導体が交互に積層された構造（以下、面方位周期構造と呼ぶ）を作製し、第２次高調波を発生させた例が報告されている（エレクトロニクス レタ−ズ(Electronics Letters)、29巻 1492頁(1993年)）。この作製例では、GaAs膜９４とこれと面方位の異なるGaAs膜９５を交互に直接接着し、合計9層のGaAs膜より成る周期構造を作製している（図では６層分のみ示している）。しかしながらこの作製例においては、面方位周期構造を作製するために（周期数−１）回の直接接着工程を行う必要があり、作製に手間がかかるという難点がある。
【０００４】
一方、図１５に示すように、直接接着法によらずに面方位周期構造を作製した他の例が報告されている（アプライド フィジックス レタ−ズ(Applied Physics Letters)、64巻 3107頁(1994年)）。この作製例では、(100)GaAs基板９１上に(100)ZnTeパタ−ン状薄膜層９２を結晶成長により形成し、CdTe層９３を結晶成長する。このときCdTe層９３は、(100)ZnTeパタ−ン状薄膜層９２の上の部分は(100)CdTeに、それ以外の部分は(111)CdTeとなる。従って、CdTe層９３の面方位が成長面内でパタ−ン状にあるいは周期的に変化した構造を得られる。しかし、CdTe層９３の面方位の組み合わせは本作製例のものに限られており、この作製例の手法によれば特定の材料系の特定の面方位の周期構造しか作製することができない。
【０００５】
【発明が解決しようとする課題】
面方位周期構造は、前記のごとく第２次高調波を発生させることができるほか、発光・受光素子等の他の光デバイスにおいても新しい機能を付加させることができる。しかしながら現在のところ、このような面方位周期構造を作製する手法には、前記のごとく、直接接着法のみでは工程が煩雑である、パタ−ン上エピタキシャル成長法では面方位の組み合わせが限られるという欠点がそれぞれある。本発明は、これらの欠点を改善し、従来の面方位周期構造についてより多くの種類をより簡便に作製する手段、さらに新しい面方位周期構造およびその作製手段を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的は、第一の半導体基板上にこれと同一のブラヴェ格子を単位格子とする第二の半導体パタ−ン状薄膜層を形成し、その後それらの上に第三の半導体層を結晶成長して得られる半導体装置において、第二の半導体パタ−ン状薄膜層は第一の半導体基板上に直接接着されてなること、および直接接着の際に直接接着界面に垂直な一断面における第一の半導体基板の格子配列と第二の半導体パタ−ン状薄膜層の格子配列が等価でないように配置することによって達成される。また、このとき、第一の半導体基板と第二の半導体パタ−ン状薄膜層の格子定数が僅かに異なるように設定することによって、面方位に加えて格子定数および屈折率が同時に変化する新しい周期構造を得ることも可能となる。
【０００７】
【作用】
本発明の一手段を図１を用いて説明する。まず始めに、半導体基板１上に、半導体パタ−ン状薄膜層２を直接接着を中心とした工程により形成する。パタ−ンは一次元または二次元のいずれでもで構わない。ここで、半導体基板１と半導体パタ−ン状薄膜層２はいずれも面心立方格子を単位格子とする結晶であり、III−Ｖ族或いはII−VI族化合物半導体を想定しており、図中の○はIII族またはII族原子を、●はＶ族またはVI族原子を表している。半導体基板１の(100)面と半導体パタ−ン状薄膜層２の(110)面を向かい合わせて直接接着するので、図１に示すように、半導体基板１の結晶面方位［100］と半導体パタ−ン状薄膜層２の結晶面方位［110］は180度逆になる。また、半導体基板１の劈開面である（0-11）面と半導体パタ−ン状薄膜層２の劈開面である（-110）面を揃えて直接接着すると、半導体基板１の結晶面方位［011］と半導体パタ−ン状薄膜層２の結晶面方位［001］は平行になる。（ただし、（0-11）の-1の”-”記号は、ミラ−指数表示における負側を表すオ−バ−ラインの代用である。）図１下部に示すように、この構造を接着界面に垂直な一断面で見ると、半導体基板１と半導体パタ−ン状薄膜層２の間で、○原子と●原子の並び方が異なっている。この現象を「半導体基板１の格子配列と半導体パタ−ン状薄膜層２の格子配列が等価でない」と表す。次に、半導体パタ−ン状薄膜層２が形成された半導体基板１の表面全面に、半導体層３を結晶成長する。半導体層３も面心立方格子を単位格子とする半導体である。このとき半導体層３の面方位は、半導体パタ−ン状薄膜層２の上の部分は半導体パタ−ン状薄膜層２と同じ面方位に、それ以外の部分は半導体基板１と同じ面方位になる。従って、半導体層３の面方位が成長面内でパタ−ン状に変化した面方位周期構造が、一回の直接接着工程と一回の結晶成長工程で得られる。半導体層３の結晶成長速度は、半導体パタ−ン状薄膜層２上の部分とそれ以外の部分で異なるので、半導体層３の表面を平坦にする必要がある場合は、半導体パタ−ン状薄膜層２の膜厚を調節するか、成長後の表面を研磨すれば良い。
【０００８】
また、本発明の他の一手段では、図２に示すように、半導体基板１と半導体パタ−ン状薄膜層２は(100)面同士を向かい合わせて直接接着されている。このため、半導体基板１の結晶面方位［100］と半導体パタ−ン状薄膜層２の結晶面方位［100］は180度逆になる。さらに、半導体基板１の結晶面方位［011］と半導体パタ−ン状薄膜層２の結晶面方位［011］を平行としている。このため、半導体基板１の結晶面方位［0-11］と半導体パタ−ン状薄膜層２の結晶面方位［0-11］は180度逆である。この構造においては、接着界面に垂直な一断面において、半導体基板１と半導体パタ−ン状薄膜層２の間で○原子と●原子の並び方が反転している。即ち、半導体基板１の格子配列と半導体パタ−ン状薄膜層２の格子配列が等価でない。化合物半導体においては［100］と［-100］、および［011］と［0-11］が各々等価でないため、このような配列順序の反転が起こる。本手段においては、半導体層３の結晶成長速度は半導体パタ−ン状薄膜層２上の部分とそれ以外の部分で等しく、半導体パタ−ン状薄膜層２が充分薄ければ半導体層３の表面はほぼ平坦となる。
【０００９】
上記２例で説明したごとく、半導体基板１の面方位と半導体パタ−ン状薄膜層２の面方位の組み合わせは、他のあらゆる面方位の組み合わせとすることが可能である。従って本発明によって、従来の手段と比してより多くの種類の組み合わせの面方位周期構造がより簡便に得られる。
【００１０】
さらに、それらの手段において、半導体パタ−ン状薄膜層２の格子定数（＝ｂ）を半導体基板１の格子定数（＝ａ）より僅かに大きくする（ｂ＞ａ）。そして半導体層３は３種類以上の構成元素より成る材料とし、その結晶成長時の格子定数の設定値（＝ｃ）を半導体基板１と半導体パタ−ン状薄膜層２の格子定数の平均値（＝(ａ＋ｂ)／２）にする。この結果、成長された半導体層３の実際の格子定数は、半導体パタ−ン状薄膜層２の上の部分では設定値より半導体パタ−ン状薄膜層２の格子定数に近く（＝ｃ＋α）、それ以外の部分では半導体基板１の格子定数に近く（＝ｃ−α）なる。即ち、半導体層３の成長面内で元素の偏析が起こる。これにより面方位と共に格子定数および光の屈折率がパタ−ン状に変化した周期構造を得ることができる。
【００１１】
このように本発明によって、従来にはない新しい構造を作製することが可能となる。
【００１２】
【実施例】
以下本発明に係る半導体層構造とその製造方法およびそれを用いた半導体装置の幾つかの実施例について、図３から図１３を用いて詳細に説明する。
【００１３】
（実施例１）
図３より図４を用いて本発明に係る半導体層構造およびその製造方法の第１の実施例を説明する。
【００１４】
まず図３(a)に示すように、（100）n-InP基板１１と（110）n-InP基板１３の表面を貼り合わせて直接接着する。直接接着の工程は、例えば、各々の表面を硫酸とHF希釈液で順次洗浄し、水洗してスピンナ乾燥後、表面同士を貼り合わせてそれらの上に30g／cm2程度の重石をのせ、アニ−ル炉内に置く。この時、n-InP基板１１およびn-InP基板１３のどちらが上でも構わない。炉内にH2ガスを流しながら温度を600℃に昇温して30分保持すれば、n-InP基板１１の表面とn-InP基板１３の表面が直接接着される。またこの時、n-InP基板１１の面方位とn-InP基板１３の面方位が図３(a)に示す関係となるように両者を貼り合わせて直接接着する。従って、n-InP基板１１とn-InP基板１３は、図１のごとく格子配列が互いに等価でない状態となる。直接接着の後、n-InP基板１３を裏面から研磨して約1μｍの厚さにし、さらに臭素を主成分とする混合液でエッチングして0.1μｍの厚さのn-InP薄膜層２１１とする（図３(b)）。
【００１５】
次に、InP薄膜層２１１上にSiO2ストライプ６（厚さ0.2μｍ、幅5.0μｍ、5.0μｍ間隔）をInP薄膜層２１１の［-110］方向に平行に形成し、これをマスクとしてInP薄膜層２１１を臭素を主成分とする混合液でエッチングして、ストライプ状のInPパタ−ン状薄膜層２１２を形成する（図４(a)）。この時、InP薄膜層２１１を完全にエッチングする必要があるが、n-InP基板１１はあまり深くエッチングしない方が良いため、接着界面をエッチングし終えた程度で止めるように注意する。この後、SiO2ストライプ６をHF希釈液でエッチング除去し、InPパタ−ン状薄膜層２１２が形成されたn-InP基板１１表面全面に、n-InP層３１（厚さ7.0μｍ）を有機金属気相成長（ＭＯＣＶＤ）法により成長する（図４(b)）。このとき、n-InP層３１の面方位は、InPパタ−ン状薄膜層２１２の上の部分はInPパタ−ン状薄膜層２１２と同じ面方位に、それ以外の部分はn-InP基板１１と同じ面方位になる。従って、n-InP層３１の面方位が図１のごとく成長面内でストライプパタ−ン状に変化した周期構造が得られる。n-InP層３１の成長速度はInPパタ−ン状薄膜層２１２の上の部分とそれ以外の部分で異なるので、n-InP層３１の表面は平坦でないが、必要であればInPパタ−ン状薄膜層２１２の膜厚を調整するか、表面を研磨して平坦化すれば良い。
【００１６】
本実施例で得られた構造は、実施例５および７に後述するように、第２次高調波の発生装置や、レーザの活性層等の光デバイスの構造に用いることができる。また、SiO2ストライプ６を一次元のストライプではなく、二次元のパタ−ンとすれば、n-InP層３１の面方位が成長面内で二次元パタ−ン状に変化した周期構造が得られる。本実施例においては、InPのみを用いて面方位周期構造を作成したが、それぞれ他の材料としても同様の構造を得ることができる。例えば、InPとこれと格子定数の等しいInGaAsPやMgZnCdSe、GaAsとZnSeおよびこれらと格子定数の等しいInGaAsP等の組み合わせが挙げられる。但し、結晶欠陥の発生を防ぐため、本実施例では格子定数はほぼ等しいものを用いることが好ましい。また、用いた材料は全てn型としたが、素子へ応用する際には素子の特性に合わせて個々の材料をp型やアンド−プや半絶縁性にしても良い。その他、膜厚についても本実施例に限らない。SiO2ストライプ６は本実施例と異なる方位に形成してもよく、その幅および間隔も本実施例に限らない。SiO2の替わりに、エッチングマスクとして使用できる他の材料、例えばホトレジスト等を用いても良い。さらに、本実施例ではn-InP基板１１とn-InP基板１３の面方位関係を図３(a)に示すように設定したが、他の面方位関係、例えば図２に示すような面方位関係で同様に構造を作成しても良い。但しその場合は、n-InP基板１３の替わりに別の（100）n-InP基板を用いる。他の面方位関係の場合も同様である。直接接着の際の表面の洗浄要領や接着条件、および結晶成長方法も本実施例に限らない。
【００１７】
（実施例２）
図５より図６を用いて本発明に係る半導体層構造およびその製造方法の第２の実施例を説明する。
【００１８】
まず図５(a)に示すように、（100）n-InP基板１２上にＭＯＣＶＤ法によりInPと格子定数の等しいn-またはアンド−プInGaAs薄膜層２２１（厚さ0.05μｍ）とn-またはアンド−プInP表面保護層（厚さ0.1μｍ、不図示）を成長した後、InP表面保護層を塩酸希釈液でエッチング除去し、InGaAs薄膜層２２１の表面とn-InP基板１１の表面を直接接着する。直接接着の手法は実施例１に準ずる。n-InP基板１２の面方位とn-InP基板１１の面方位は図５(a)に示す関係とする。InGaAs薄膜層２２１の面方位はn-InP基板１２の面方位と同一であるから、これにより、InGaAs薄膜層２２１とn-InP基板１１は、図２のごとく格子配列が互いに等価でない状態となる。直接接着の後、n-InP基板１１の裏面にSiO2保護膜（厚さ0.1μｍ、不図示）を蒸着し、n-InP基板１２を塩酸希釈液でエッチング除去し、SiO2保護膜をHF希釈液でエッチング除去する（図５(b)）。
【００１９】
次に図６(a)に示すように、InGaAs薄膜層２２１上にSiO2ストライプ６をInGaAs薄膜層２２１の［011］方向に平行に形成し、これをマスクとしてInGaAs薄膜層２２１を硫酸と過酸化水素の混合液でエッチングして、ストライプ状のInGaAsパタ−ン状薄膜層２２２を形成する。その後、SiO2ストライプ６をHF希釈液でエッチング除去し、InGaAsパタ−ン状薄膜層２２２が形成されたn-InP基板１１表面全面に、n-またはアンド−プInGaAsP層３２（厚さ5.0μｍ）をＭＯＣＶＤ法により成長する（図６(b)）。このとき、InGaAsP層３２の面方位は、InGaAsパタ−ン状薄膜層２２２の上の部分はInGaAsパタ−ン状薄膜層２２２と同じ面方位に、それ以外の部分はn-InP基板１１と同じ面方位になる。従って、InGaAsP層３２の面方位が図２のごとく成長面内でストライプパタ−ン状に変化した周期構造が得られる。
【００２０】
本実施例においては、実施例１のようにエッチング膜厚を精密に制御する工程を無くした。また本実施例においては、InGaAsパタ−ン状薄膜層２２２の上の部分とそれ以外の部分との成長速度は等しく、InGaAsパタ−ン状薄膜層２２２は厚さ0.05μｍと薄いのでInGaAsP層３２の表面はほぼ平坦になる。尤も、InGaAsP層３２の表面を平坦にする必要が無い場合は、InGaAs薄膜層２２１の膜厚をより厚くしても構わない。本実施例においても、実施例１と同様、用いる材料および面方位関係、パタ−ンの次元、直接接着工程の細部や結晶成長方法は本実施例に限らない。
【００２１】
（実施例３）
図７より図８を用いて本発明に係る半導体層構造およびその製造方法の第３の実施例を説明する。
【００２２】
まず図７(a)に示すように、n-InP基板１２上にＭＯＣＶＤ法によりn-またはアンド−プInGaAs薄膜層２２１、n-またはアンド−プInP表面保護層８１（厚さ0.1μｍ）を成長し、InP表面保護層８１上にSiO2ストライプ６を形成する。これをマスクとしてInP表面保護層８１を塩酸希釈液で、さらにInGaAs薄膜層２２１を硫酸と過酸化水素の混合液でエッチングし、InGaAs薄膜層２２１をストライプ状のInGaAsパタ−ン状薄膜層２２２とする（図７(b)）。この後、SiO2ストライプ６をHF希釈液で、InP表面保護層８１を塩酸希釈液で順次エッチング除去し、InGaAsパタ−ン状薄膜層２２２の表面と（111）n-InP基板１４の表面を貼り合わせ、実施例１と同様の手法で直接接着する（図８(a)）。n-InP基板１２の面方位とn-InP基板１４の面方位は図８(a)に示す関係とする。これにより、InGaAsパタ−ン状薄膜層２２２とn-InP基板１４は、実施例１および実施例２と同じ原理で格子配列が互いに等価でない状態となる。直接接着の後、n-InP基板１４の裏面にSiO2保護膜（厚さ0.1μｍ、不図示）を蒸着し、n-InP基板１２を塩酸希釈液でエッチング除去し、SiO2保護膜をHF希釈液でエッチング除去する。この後、InGaAsパタ−ン状薄膜層２２２が形成されたn-InP基板１４表面全面に、n-またはアンド−プInGaAsP層３２をＭＯＣＶＤ法により成長し（図８(b)）、実施例１および２と同様に面方位がストライプパタ−ン状に変化した周期構造を得た。
【００２３】
本実施例では、直接接着工程を行う前にパタ−ン状薄膜層２２２を形成した。本実施例においてはn-InP基板１２は全てエッチング除去することとしたが、n-InP基板１２とInGaAsP薄膜層２２１の間に、InPとInGaAsPの双方をエッチングすることなく除去することが可能で格子定数がInPと等しい材料、例えばII−VI族化合物より成る膜厚１μｍ以下の薄い層を結晶成長しておき、直接接着工程の後この材料のみエッチング除去すれば、n-InP基板１２をエッチング除去してしまうことなく分離し、InGaAsパタ−ン状薄膜層２２２をn-InP基板１４上に残存せしめることができる。本実施例においても、実施例１および２と同様、構造の詳細および製造の諸条件は本実施例に限らない。
【００２４】
（実施例４）
図５より図８を用いて本発明に係る半導体層構造およびその製造方法の第４の実施例を説明する。
【００２５】
基本的な層構造および作製方法は実施例２および３と同じである。但し本実施例においては、n-またはアンド−プInGaAsパタ−ン状薄膜層２２２の格子定数をInPより0.6％小さくし、膜厚を結晶欠陥の発生する臨界膜厚以内である100Åとした。また、n-またはアンド−プInGaAsP層３２の結晶成長時の格子定数の設定値をInPより0.3％小さくした。
【００２６】
本実施例においては、InGaAsパタ−ン状薄膜層２２２とn-InP基板１１および１４の格子定数が僅かに異なるように、またInGaAsP層３２の結晶成長時の格子定数をそれらの平均値に設定した。その結果、InGaAsP層３２の成長面内で元素の偏析が起こり、格子定数がInGaAsパタ−ン状薄膜層２２２の上の部分では設定値より小さくなるように、それ以外の部分では設定値より大きくなるようにInGaAsPの組成が変化した。よって、InGaAsP層３２は面方位に加えて格子定数および光の屈折率が成長面内でパタ−ン状に変化した周期構造となった。この元素の偏析は、InGaAsP層３２の結晶成長表面、即ちInGaAsパタ−ン状薄膜層２２２の表面とそれ以外のn-InP基板１１あるいは１４の表面で格子定数が異なっており、かつInGaAsP層３２が３種類以上の構成元素より成る混晶であることによって起こる。つまり、格子定数のより小さいInGaAsパタ−ン状薄膜層２２２の表面では格子定数を小さくするGaおよびPが多く、格子定数のより大きいn-InP基板１１の表面では格子定数を大きくするInおよびAsが多く、それぞれ偏ってInGaAsP層３２が成長することでこのような周期構造が得られる。また、InGaAsパタ−ン状薄膜層２２２の格子定数をInPより大きくし、InGaAsP層３２の結晶成長時の格子定数の設定値をInPとInGaAsパタ−ン状薄膜層２２２の格子定数の中間値とすれば、InGaAsP層３２の格子定数が、InGaAsパタ−ン状薄膜層２２２の上の部分で大きくそれ以外の部分で小さくなるように、即ち元素の偏析が本実施例とは逆の傾向で起こる構造が得られる。
【００２７】
本実施例のように、面方位に加えて格子定数および光の屈折率がパタ−ン状に変化することにより、実施例１から３において作製される周期構造を用いた半導体装置に比較してより高機能の半導体装置が得ることも可能になる。具体的には、実施例６から７に後述するように、第２次高調波の発生効率の増加やレ−ザ特性の向上が達せられる。
【００２８】
InGaAsパタ−ン状薄膜層２２２とn-InP基板１１および１４との格子定数差については本実施例に限らないが、InGaAsP層３２の結晶成長の際に臨界膜厚を大きく越えると結晶性が劣化するので、格子定数差は１％以内が望ましい。InGaAs薄膜層２２１をn-InP基板１２上に結晶成長する際には、InGaAs薄膜層２２１が臨界膜厚を越えないよう注意する。また、同様の格子定数の設定が可能であれば、実施例１における作製方法を用いても良い。例えば、格子定数がInPより0.6％小さいCdS基板を実施例１におけるn-InP基板１３の替わりに用いれば良い。InGaAsパタ−ン状薄膜層２２２およびInGaAsP層３２は本実施例の主旨を満たす材料であれば良く、例えばGaAsSbやII−VI族化合物を用いても良い。n-InP基板１１および１４の替わりにGaAs基板等の他の種類の材料を用いる場合には、InGaAsパタ−ン状薄膜層２２２およびInGaAsP層３２も本実施例の主旨に則した材料に替えることに注意する。その他、本実施例においても、構造の詳細および製造の諸条件は本実施例に限らないのはいうまでもない。
【００２９】
（実施例５）
図９を用いて実施例１において示した半導体層構造を第２次高調波の発生装置の作製に適用した実施例を説明する。
【００３０】
図９(a)に示すように、図４(b)に示した構造における各層の設定を一部以下のように変更する。（100）n-InP基板１１を（100）n-GaAs基板１１１、（110）n-InP基板１３を（110）n-GaAs基板（不図示）、InPパタ−ン状薄膜層２１２をGaAsパタ−ン状薄膜層２１２１、n-InP層３１をn-ZnSe層３１１とし、SiO2ストライプ６の幅および間隔を0.7μｍとする。n-ZnSe層３１１の表面を機械研磨して平坦にし、その上にアンド−プAlAs光導波層４１（厚さ0.5μｍ）、n-ZnSe層５１（厚さ5.0μｍ）をＭＯＣＶＤ法により順次成長する。これを図９(b)に示すように500μｍ×200μｍの大きさに劈開する。この劈開した断面から、図９(b)に示すように、AlAs層４１に波長0.98μｍの半導体レ−ザ光を入射すると、反対側の断面からその半分の波長の0.49μｍの出射光が得られた。
【００３１】
本実施例のように第２次高調波を発生させる場合は、SiO2ストライプ６の幅と間隔は等しくする必要がある。その値は本実施例に限らないが、入射する光の波長、および光導波路層の材質によって決まる。具体的には、
で表される。従って用途に応じて光導波路層の材質、SiO2ストライプ６の幅と間隔を決定する。
【００３２】
AlAsはZnSeより光の屈折率が大きいので、入射した光はAlAs光導波層４１中を通って反対側に出射する。従って、光導波層には周囲の材料より光の屈折率が大きい材料を用いればよく、本実施例におけるAlAs以外の材料を用いてもよい。ZnSeのみでなく空気よりも屈折率が大きい光導波層を用いる場合は、光導波層上に成長層を設ける必要は無いが、本実施例ではAlAsは空気に触れると変質しやすいためn-ZnSe層５１は成長した方がよい。AlAs層光導波層４１の上側の成長面は成長速度の違いにより凹凸が生じるが、本実施例では膜厚が0.5μｍと薄いので凹凸は小さく、光の散乱は問題にならない。光導波層の膜厚は、薄過ぎると光が光導波層の外部に漏れ易くなり、厚過ぎると出射光のビ−ム径が広がってしまうので、一般的なレ−ザ光を入射する場合は0.5〜1.0μｍ程度の膜厚が望ましい。従って、本実施例ではAlAs層光導波層４１の膜厚は表面の凹凸をできるだけ低減するため薄めにしたが、凹凸の低減を考慮する必要がない場合は本実施例の値に限らない。本半導体装置の劈開する幅についても本実施例に限らない。
【００３３】
（実施例６）
図１０を用いて実施例２および３において示した半導体層構造を第２次高調波の発生装置の作製に適用した実施例を説明する。
【００３４】
図１０に示すように、図６(b)および図８(b)に示した構造における各層の設定を一部以下のように変更する。（100）n-InP基板１１を（100）n-GaAs基板１１１、（100）n-InP基板１２を（100）n-GaAs基板（不図示）、（111）n-InP基板１４を（111）n-GaAs基板１４１、n-またはアンド−プInGaAsパタ−ン状薄膜層２２２をn-InGaPパタ−ン状薄膜層２２２１、n-またはアンド−プInGaAsP層３２をn-InGaP層３２１とし、SiO2ストライプ６の幅および間隔を0.4μｍとする。n-InGaP層３２１上にアンド−プAl0.8Ga0.2As光導波層４２（厚さ0.5μｍ）、n-InGaP層５２（厚さ5.0μｍ）をＭＯＣＶＤ法により順次成長する。このとき、図８(b)のごとくn-InGaP層３２１の表面に凹凸が生じる場合は、機械研磨して平坦にした後に成長を行う。これを実施例５と同様に劈開して第２次高調波を発生させた。また、実施例４に記載のごとく、n-InGaPパタ−ン状薄膜層２２２１の格子定数を変化させ、n-InGaP層３２１ならびにAlGaAs光導波層４２において面方位に加えて格子定数および屈折率が周期的に変化した構造とした場合には、屈折率の周期的変化によって第２次高調波の発生効率が向上した。
【００３５】
本実施例においても、第２次高調波発生装置としての機能を失わない限り、材料や膜厚、劈開幅などの諸条件は本実施例のものに限らない。
【００３６】
（実施例７）
図１１から図１３からを用いて実施例１から４において示した半導体層構造を半導体レ−ザの作製に適用した実施例を説明する。
【００３７】
図１１(a)に示すように、図４(b)に示した構造における各層の設定を一部変更し、（100）n-InP基板１１を（100）半絶縁性InP基板１１２に、n-InP薄膜層２１１の厚さを0.05μｍに、n-InP層３１（厚さ7.0μｍ）をアンド−プInGaAsP層３１２（厚さ0.5μｍ）に、SiO2ストライプ６の幅および間隔を0.01μｍとする。また図１１(b)に示すように、図６(b)および図８(b)に示した構造における各層の設定を一部変更し、（100）n-InP基板１１を（100）半絶縁性InP基板１１２に、（111）n-InP基板１４を（111）半絶縁性InP基板１４２に、n-またはアンド−プInGaAsP層３２（厚さ5.0μｍ）をアンド−プn-InGaAsP層３２２（厚さ1.0μｍ）に、SiO2ストライプ６の幅および間隔を0.01μｍとする。アンド−プInGaAsP層３１２および３２２はいずれも発光波長がおよそ1.3μｍの組成とする。さらに、半絶縁性InP層５３（厚さ7.0μｍ）をそれぞれの上に成長する。アンド−プInGaAsP層３１２および３２２の膜厚はさほど厚くないので、表面はほぼ平坦である。但し、半絶縁性InP層５３の表面には場合によって凹凸が生じるが、レーザ特性には影響しないので図面においても割愛する。
【００３８】
以上の構造を、図１２(a)に示すように100μｍの長さに劈開し、片側の劈開面に（100）n+-InP基板１８を、他方の劈開面に（100）p+-InP基板１９を直接接着する。直接接着の手法は、実施例１に示したものと同様とする。n+-InP基板１８およびp+-InP基板１９を研磨してそれぞれ約100μｍの厚さにする。さらにn+-InP基板１８の一部を、図１２(b)に示すように選択エッチングにより5〜10μｍに薄くする。これはレ−ザ光を取り出しやすくするためで、アンド−プInGaAsP層３１２およびアンド−プn-InGaAsP層３２２の横側に当たる部分を薄くすることが目的である。この後、n+-InP基板１８およびp+-InP基板１９の研磨した面に、図１３(a)に示すようにn型電極７１およびp型電極７２をそれぞれ蒸着する。これを200μｍの幅に分割してレ−ザを作製した（図１３(b)）。
【００３９】
作製したレ−ザのp型電極からn型電極に電流を流すと、アンド−プInGaAsP層３１２およびアンド−プn-InGaAsP層３２２でレ−ザ発振が起こり、薄膜化されたn+-InP基板１８の方からレ−ザ光が出射される（図１３(b)）。n+-InP基板１８ではなくp+-InP基板１９の一部を同様に薄くすれば、p+-InP基板１９側からレ−ザ光が出射される。レ−ザ活性層を本発明のような面方位周期構造とすることにより、レ−ザ光の偏光を制御することができる。また、実施例４に記載のごとく、InGaAsパタ−ン状薄膜層２２２の格子定数を変化させ、アンド−プn-InGaAsP層３２２において面方位に加えて格子定数および屈折率が周期的に変化した構造とした場合には、格子定数の周期的変化によってレ−ザの発光効率が向上した。
【００４０】
SiO2ストライプ６は幅および間隔が等しいものとしたが、第２次高調波を発生させる場合と異なり本実施例のような発光素子や受光素子等に用いる場合は幅と間隔を異なる値としても良い。また、SiO2ストライプ６を２次元のパタ−ンとしても良く、例えば直径0.1μｍの円柱を0.2μｍ間隔で２次元に並べたパタ−ンとした場合には、偏光の制御が２次元面内でなされる等のレーザ機能の変化が見られ、異なるタイプのレーザを得ることができた。
【００４１】
本実施例のように面方位周期構造は発光・受光素子等の光デバイスにも用いることができる。本実施例においても、半導体レ−ザとしての機能を失わない限り、材料や膜厚、劈開幅などの諸条件は本実施例のものに限らない。
【００４２】
【発明の効果】
以上説明したように、本発明により多様な面方位周期構造、あるいは面方位および格子定数の周期構造という新しい構造を簡便に得ることができる。従って、本発明の適用により、第２次高調波発生装置や新しい機能が付加された発光・受光素子が簡便に作製される。
【００４３】
【図面の簡単な説明】
【図１】本発明の手段により作製した半導体層構造を示す図である。
【図２】本発明の手段により作製した他の半導体層構造を示す図である。
【図３】本発明の一実施例を示す半導体層構造およびその製造過程を示す図である。
【図４】本発明の一実施例を示す半導体層構造およびその製造過程を示す図である。
【図５】本発明の他の一実施例を示す半導体層構造およびその製造過程を示す図である。
【図６】本発明の他の一実施例を示す半導体層構造およびその製造過程を示す図である。
【図７】本発明の他の一実施例を示す半導体層構造およびその製造過程を示す図である。
【図８】本発明の他の一実施例を示す半導体層構造およびその製造過程を示す図である。
【図９】本発明の手段により作製した第２次高調波発生装置の製造過程および構造の一例を示す図である。
【図１０】本発明の手段により作製した第２次高調波発生装置の製造過程および構造の他の一例を示す図である。
【図１１】本発明の手段により作製した第２次高調波発生装置の製造過程および構造の一例を示す図である。
【図１２】本発明の手段により作製した第２次高調波発生装置の製造過程および構造の一例を示す図である。
【図１３】本発明の手段により作製した第２次高調波発生装置の製造過程および構造の一例を示す図である。
【図１４】従来の手段により作製した半導体層構造を示す図である。
【図１５】従来の手段により作製した他の半導体層構造を示す図である。
【符号の説明】
１…半導体基板、２…半導体パタ−ン状薄膜層、３…半導体層、１１，１２…（100）n-InP基板、１１１…（100）n-GaAs基板、１１２…（100）半絶縁性InP基板、１３…（110）n-InP基板、１４…（111）n-InP基板、１４１…（111）n-GaAs基板、１４２…（111）半絶縁性InP基板、１８…n+-InP基板、１９…p+-InP基板、２１１…n-InP薄膜層、２１２…n-InPパタ−ン状薄膜層、２１２１…n-GaAsパタ−ン状薄膜層、２２１…n-またはアンド−プInGaAs薄膜層、２２２…n-またはアンド−プInGaAsパタ−ン状薄膜層、２２２１…n-InGaPパタ−ン状薄膜層、３１…n-InP層、３１１，５１…n-ZnSe層、３１２…アンド−プInGaAsP層、３２…n-またはアンド−プInGaAsP層、３２１，５２…n-InGaP層、３２２…アンド−プn-InGaAsP層、４１…アンド−プAlAs光導波層、４２…アンド−プAl0.8Ga0.2As光導波層、５３…半絶縁性InP層、６…SiO2ストライプ、７１…n型電極、７２…p型電極、８１…n-またはアンド−プInP表面保護層、９１…（100）GaAs基板、９２…（100）ZnTeパタ−ン状薄膜層、９３…CdTe層、９４，９５…半導体膜。
【産業上の利用分野】
本発明は、半導体層構造とその作製方法およびそれを用いた半導体装置に関するものである。
【０００２】
【従来の技術】
近年、文献（アプライド フィジックス レタ−ズ(Applied Physics Letters)、66巻 451頁(1995年)）に記載のごとく、二つの半導体を、接着剤を用いたり絶縁膜を介することなく、それらの表面同士を貼り合わせて高温・加圧下で一体化する直接接着という手法が示されている。この手法により、同文献に記載のごとく、種類の異なる半導体を様々な面方位関係で一体化することができる。
【０００３】
この手法を利用して、図１４に示すように、面方位の異なる半導体が交互に積層された構造（以下、面方位周期構造と呼ぶ）を作製し、第２次高調波を発生させた例が報告されている（エレクトロニクス レタ−ズ(Electronics Letters)、29巻 1492頁(1993年)）。この作製例では、GaAs膜９４とこれと面方位の異なるGaAs膜９５を交互に直接接着し、合計9層のGaAs膜より成る周期構造を作製している（図では６層分のみ示している）。しかしながらこの作製例においては、面方位周期構造を作製するために（周期数−１）回の直接接着工程を行う必要があり、作製に手間がかかるという難点がある。
【０００４】
一方、図１５に示すように、直接接着法によらずに面方位周期構造を作製した他の例が報告されている（アプライド フィジックス レタ−ズ(Applied Physics Letters)、64巻 3107頁(1994年)）。この作製例では、(100)GaAs基板９１上に(100)ZnTeパタ−ン状薄膜層９２を結晶成長により形成し、CdTe層９３を結晶成長する。このときCdTe層９３は、(100)ZnTeパタ−ン状薄膜層９２の上の部分は(100)CdTeに、それ以外の部分は(111)CdTeとなる。従って、CdTe層９３の面方位が成長面内でパタ−ン状にあるいは周期的に変化した構造を得られる。しかし、CdTe層９３の面方位の組み合わせは本作製例のものに限られており、この作製例の手法によれば特定の材料系の特定の面方位の周期構造しか作製することができない。
【０００５】
【発明が解決しようとする課題】
面方位周期構造は、前記のごとく第２次高調波を発生させることができるほか、発光・受光素子等の他の光デバイスにおいても新しい機能を付加させることができる。しかしながら現在のところ、このような面方位周期構造を作製する手法には、前記のごとく、直接接着法のみでは工程が煩雑である、パタ−ン上エピタキシャル成長法では面方位の組み合わせが限られるという欠点がそれぞれある。本発明は、これらの欠点を改善し、従来の面方位周期構造についてより多くの種類をより簡便に作製する手段、さらに新しい面方位周期構造およびその作製手段を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的は、第一の半導体基板上にこれと同一のブラヴェ格子を単位格子とする第二の半導体パタ−ン状薄膜層を形成し、その後それらの上に第三の半導体層を結晶成長して得られる半導体装置において、第二の半導体パタ−ン状薄膜層は第一の半導体基板上に直接接着されてなること、および直接接着の際に直接接着界面に垂直な一断面における第一の半導体基板の格子配列と第二の半導体パタ−ン状薄膜層の格子配列が等価でないように配置することによって達成される。また、このとき、第一の半導体基板と第二の半導体パタ−ン状薄膜層の格子定数が僅かに異なるように設定することによって、面方位に加えて格子定数および屈折率が同時に変化する新しい周期構造を得ることも可能となる。
【０００７】
【作用】
本発明の一手段を図１を用いて説明する。まず始めに、半導体基板１上に、半導体パタ−ン状薄膜層２を直接接着を中心とした工程により形成する。パタ−ンは一次元または二次元のいずれでもで構わない。ここで、半導体基板１と半導体パタ−ン状薄膜層２はいずれも面心立方格子を単位格子とする結晶であり、III−Ｖ族或いはII−VI族化合物半導体を想定しており、図中の○はIII族またはII族原子を、●はＶ族またはVI族原子を表している。半導体基板１の(100)面と半導体パタ−ン状薄膜層２の(110)面を向かい合わせて直接接着するので、図１に示すように、半導体基板１の結晶面方位［100］と半導体パタ−ン状薄膜層２の結晶面方位［110］は180度逆になる。また、半導体基板１の劈開面である（0-11）面と半導体パタ−ン状薄膜層２の劈開面である（-110）面を揃えて直接接着すると、半導体基板１の結晶面方位［011］と半導体パタ−ン状薄膜層２の結晶面方位［001］は平行になる。（ただし、（0-11）の-1の”-”記号は、ミラ−指数表示における負側を表すオ−バ−ラインの代用である。）図１下部に示すように、この構造を接着界面に垂直な一断面で見ると、半導体基板１と半導体パタ−ン状薄膜層２の間で、○原子と●原子の並び方が異なっている。この現象を「半導体基板１の格子配列と半導体パタ−ン状薄膜層２の格子配列が等価でない」と表す。次に、半導体パタ−ン状薄膜層２が形成された半導体基板１の表面全面に、半導体層３を結晶成長する。半導体層３も面心立方格子を単位格子とする半導体である。このとき半導体層３の面方位は、半導体パタ−ン状薄膜層２の上の部分は半導体パタ−ン状薄膜層２と同じ面方位に、それ以外の部分は半導体基板１と同じ面方位になる。従って、半導体層３の面方位が成長面内でパタ−ン状に変化した面方位周期構造が、一回の直接接着工程と一回の結晶成長工程で得られる。半導体層３の結晶成長速度は、半導体パタ−ン状薄膜層２上の部分とそれ以外の部分で異なるので、半導体層３の表面を平坦にする必要がある場合は、半導体パタ−ン状薄膜層２の膜厚を調節するか、成長後の表面を研磨すれば良い。
【０００８】
また、本発明の他の一手段では、図２に示すように、半導体基板１と半導体パタ−ン状薄膜層２は(100)面同士を向かい合わせて直接接着されている。このため、半導体基板１の結晶面方位［100］と半導体パタ−ン状薄膜層２の結晶面方位［100］は180度逆になる。さらに、半導体基板１の結晶面方位［011］と半導体パタ−ン状薄膜層２の結晶面方位［011］を平行としている。このため、半導体基板１の結晶面方位［0-11］と半導体パタ−ン状薄膜層２の結晶面方位［0-11］は180度逆である。この構造においては、接着界面に垂直な一断面において、半導体基板１と半導体パタ−ン状薄膜層２の間で○原子と●原子の並び方が反転している。即ち、半導体基板１の格子配列と半導体パタ−ン状薄膜層２の格子配列が等価でない。化合物半導体においては［100］と［-100］、および［011］と［0-11］が各々等価でないため、このような配列順序の反転が起こる。本手段においては、半導体層３の結晶成長速度は半導体パタ−ン状薄膜層２上の部分とそれ以外の部分で等しく、半導体パタ−ン状薄膜層２が充分薄ければ半導体層３の表面はほぼ平坦となる。
【０００９】
上記２例で説明したごとく、半導体基板１の面方位と半導体パタ−ン状薄膜層２の面方位の組み合わせは、他のあらゆる面方位の組み合わせとすることが可能である。従って本発明によって、従来の手段と比してより多くの種類の組み合わせの面方位周期構造がより簡便に得られる。
【００１０】
さらに、それらの手段において、半導体パタ−ン状薄膜層２の格子定数（＝ｂ）を半導体基板１の格子定数（＝ａ）より僅かに大きくする（ｂ＞ａ）。そして半導体層３は３種類以上の構成元素より成る材料とし、その結晶成長時の格子定数の設定値（＝ｃ）を半導体基板１と半導体パタ−ン状薄膜層２の格子定数の平均値（＝(ａ＋ｂ)／２）にする。この結果、成長された半導体層３の実際の格子定数は、半導体パタ−ン状薄膜層２の上の部分では設定値より半導体パタ−ン状薄膜層２の格子定数に近く（＝ｃ＋α）、それ以外の部分では半導体基板１の格子定数に近く（＝ｃ−α）なる。即ち、半導体層３の成長面内で元素の偏析が起こる。これにより面方位と共に格子定数および光の屈折率がパタ−ン状に変化した周期構造を得ることができる。
【００１１】
このように本発明によって、従来にはない新しい構造を作製することが可能となる。
【００１２】
【実施例】
以下本発明に係る半導体層構造とその製造方法およびそれを用いた半導体装置の幾つかの実施例について、図３から図１３を用いて詳細に説明する。
【００１３】
（実施例１）
図３より図４を用いて本発明に係る半導体層構造およびその製造方法の第１の実施例を説明する。
【００１４】
まず図３(a)に示すように、（100）n-InP基板１１と（110）n-InP基板１３の表面を貼り合わせて直接接着する。直接接着の工程は、例えば、各々の表面を硫酸とHF希釈液で順次洗浄し、水洗してスピンナ乾燥後、表面同士を貼り合わせてそれらの上に30g／cm2程度の重石をのせ、アニ−ル炉内に置く。この時、n-InP基板１１およびn-InP基板１３のどちらが上でも構わない。炉内にH2ガスを流しながら温度を600℃に昇温して30分保持すれば、n-InP基板１１の表面とn-InP基板１３の表面が直接接着される。またこの時、n-InP基板１１の面方位とn-InP基板１３の面方位が図３(a)に示す関係となるように両者を貼り合わせて直接接着する。従って、n-InP基板１１とn-InP基板１３は、図１のごとく格子配列が互いに等価でない状態となる。直接接着の後、n-InP基板１３を裏面から研磨して約1μｍの厚さにし、さらに臭素を主成分とする混合液でエッチングして0.1μｍの厚さのn-InP薄膜層２１１とする（図３(b)）。
【００１５】
次に、InP薄膜層２１１上にSiO2ストライプ６（厚さ0.2μｍ、幅5.0μｍ、5.0μｍ間隔）をInP薄膜層２１１の［-110］方向に平行に形成し、これをマスクとしてInP薄膜層２１１を臭素を主成分とする混合液でエッチングして、ストライプ状のInPパタ−ン状薄膜層２１２を形成する（図４(a)）。この時、InP薄膜層２１１を完全にエッチングする必要があるが、n-InP基板１１はあまり深くエッチングしない方が良いため、接着界面をエッチングし終えた程度で止めるように注意する。この後、SiO2ストライプ６をHF希釈液でエッチング除去し、InPパタ−ン状薄膜層２１２が形成されたn-InP基板１１表面全面に、n-InP層３１（厚さ7.0μｍ）を有機金属気相成長（ＭＯＣＶＤ）法により成長する（図４(b)）。このとき、n-InP層３１の面方位は、InPパタ−ン状薄膜層２１２の上の部分はInPパタ−ン状薄膜層２１２と同じ面方位に、それ以外の部分はn-InP基板１１と同じ面方位になる。従って、n-InP層３１の面方位が図１のごとく成長面内でストライプパタ−ン状に変化した周期構造が得られる。n-InP層３１の成長速度はInPパタ−ン状薄膜層２１２の上の部分とそれ以外の部分で異なるので、n-InP層３１の表面は平坦でないが、必要であればInPパタ−ン状薄膜層２１２の膜厚を調整するか、表面を研磨して平坦化すれば良い。
【００１６】
本実施例で得られた構造は、実施例５および７に後述するように、第２次高調波の発生装置や、レーザの活性層等の光デバイスの構造に用いることができる。また、SiO2ストライプ６を一次元のストライプではなく、二次元のパタ−ンとすれば、n-InP層３１の面方位が成長面内で二次元パタ−ン状に変化した周期構造が得られる。本実施例においては、InPのみを用いて面方位周期構造を作成したが、それぞれ他の材料としても同様の構造を得ることができる。例えば、InPとこれと格子定数の等しいInGaAsPやMgZnCdSe、GaAsとZnSeおよびこれらと格子定数の等しいInGaAsP等の組み合わせが挙げられる。但し、結晶欠陥の発生を防ぐため、本実施例では格子定数はほぼ等しいものを用いることが好ましい。また、用いた材料は全てn型としたが、素子へ応用する際には素子の特性に合わせて個々の材料をp型やアンド−プや半絶縁性にしても良い。その他、膜厚についても本実施例に限らない。SiO2ストライプ６は本実施例と異なる方位に形成してもよく、その幅および間隔も本実施例に限らない。SiO2の替わりに、エッチングマスクとして使用できる他の材料、例えばホトレジスト等を用いても良い。さらに、本実施例ではn-InP基板１１とn-InP基板１３の面方位関係を図３(a)に示すように設定したが、他の面方位関係、例えば図２に示すような面方位関係で同様に構造を作成しても良い。但しその場合は、n-InP基板１３の替わりに別の（100）n-InP基板を用いる。他の面方位関係の場合も同様である。直接接着の際の表面の洗浄要領や接着条件、および結晶成長方法も本実施例に限らない。
【００１７】
（実施例２）
図５より図６を用いて本発明に係る半導体層構造およびその製造方法の第２の実施例を説明する。
【００１８】
まず図５(a)に示すように、（100）n-InP基板１２上にＭＯＣＶＤ法によりInPと格子定数の等しいn-またはアンド−プInGaAs薄膜層２２１（厚さ0.05μｍ）とn-またはアンド−プInP表面保護層（厚さ0.1μｍ、不図示）を成長した後、InP表面保護層を塩酸希釈液でエッチング除去し、InGaAs薄膜層２２１の表面とn-InP基板１１の表面を直接接着する。直接接着の手法は実施例１に準ずる。n-InP基板１２の面方位とn-InP基板１１の面方位は図５(a)に示す関係とする。InGaAs薄膜層２２１の面方位はn-InP基板１２の面方位と同一であるから、これにより、InGaAs薄膜層２２１とn-InP基板１１は、図２のごとく格子配列が互いに等価でない状態となる。直接接着の後、n-InP基板１１の裏面にSiO2保護膜（厚さ0.1μｍ、不図示）を蒸着し、n-InP基板１２を塩酸希釈液でエッチング除去し、SiO2保護膜をHF希釈液でエッチング除去する（図５(b)）。
【００１９】
次に図６(a)に示すように、InGaAs薄膜層２２１上にSiO2ストライプ６をInGaAs薄膜層２２１の［011］方向に平行に形成し、これをマスクとしてInGaAs薄膜層２２１を硫酸と過酸化水素の混合液でエッチングして、ストライプ状のInGaAsパタ−ン状薄膜層２２２を形成する。その後、SiO2ストライプ６をHF希釈液でエッチング除去し、InGaAsパタ−ン状薄膜層２２２が形成されたn-InP基板１１表面全面に、n-またはアンド−プInGaAsP層３２（厚さ5.0μｍ）をＭＯＣＶＤ法により成長する（図６(b)）。このとき、InGaAsP層３２の面方位は、InGaAsパタ−ン状薄膜層２２２の上の部分はInGaAsパタ−ン状薄膜層２２２と同じ面方位に、それ以外の部分はn-InP基板１１と同じ面方位になる。従って、InGaAsP層３２の面方位が図２のごとく成長面内でストライプパタ−ン状に変化した周期構造が得られる。
【００２０】
本実施例においては、実施例１のようにエッチング膜厚を精密に制御する工程を無くした。また本実施例においては、InGaAsパタ−ン状薄膜層２２２の上の部分とそれ以外の部分との成長速度は等しく、InGaAsパタ−ン状薄膜層２２２は厚さ0.05μｍと薄いのでInGaAsP層３２の表面はほぼ平坦になる。尤も、InGaAsP層３２の表面を平坦にする必要が無い場合は、InGaAs薄膜層２２１の膜厚をより厚くしても構わない。本実施例においても、実施例１と同様、用いる材料および面方位関係、パタ−ンの次元、直接接着工程の細部や結晶成長方法は本実施例に限らない。
【００２１】
（実施例３）
図７より図８を用いて本発明に係る半導体層構造およびその製造方法の第３の実施例を説明する。
【００２２】
まず図７(a)に示すように、n-InP基板１２上にＭＯＣＶＤ法によりn-またはアンド−プInGaAs薄膜層２２１、n-またはアンド−プInP表面保護層８１（厚さ0.1μｍ）を成長し、InP表面保護層８１上にSiO2ストライプ６を形成する。これをマスクとしてInP表面保護層８１を塩酸希釈液で、さらにInGaAs薄膜層２２１を硫酸と過酸化水素の混合液でエッチングし、InGaAs薄膜層２２１をストライプ状のInGaAsパタ−ン状薄膜層２２２とする（図７(b)）。この後、SiO2ストライプ６をHF希釈液で、InP表面保護層８１を塩酸希釈液で順次エッチング除去し、InGaAsパタ−ン状薄膜層２２２の表面と（111）n-InP基板１４の表面を貼り合わせ、実施例１と同様の手法で直接接着する（図８(a)）。n-InP基板１２の面方位とn-InP基板１４の面方位は図８(a)に示す関係とする。これにより、InGaAsパタ−ン状薄膜層２２２とn-InP基板１４は、実施例１および実施例２と同じ原理で格子配列が互いに等価でない状態となる。直接接着の後、n-InP基板１４の裏面にSiO2保護膜（厚さ0.1μｍ、不図示）を蒸着し、n-InP基板１２を塩酸希釈液でエッチング除去し、SiO2保護膜をHF希釈液でエッチング除去する。この後、InGaAsパタ−ン状薄膜層２２２が形成されたn-InP基板１４表面全面に、n-またはアンド−プInGaAsP層３２をＭＯＣＶＤ法により成長し（図８(b)）、実施例１および２と同様に面方位がストライプパタ−ン状に変化した周期構造を得た。
【００２３】
本実施例では、直接接着工程を行う前にパタ−ン状薄膜層２２２を形成した。本実施例においてはn-InP基板１２は全てエッチング除去することとしたが、n-InP基板１２とInGaAsP薄膜層２２１の間に、InPとInGaAsPの双方をエッチングすることなく除去することが可能で格子定数がInPと等しい材料、例えばII−VI族化合物より成る膜厚１μｍ以下の薄い層を結晶成長しておき、直接接着工程の後この材料のみエッチング除去すれば、n-InP基板１２をエッチング除去してしまうことなく分離し、InGaAsパタ−ン状薄膜層２２２をn-InP基板１４上に残存せしめることができる。本実施例においても、実施例１および２と同様、構造の詳細および製造の諸条件は本実施例に限らない。
【００２４】
（実施例４）
図５より図８を用いて本発明に係る半導体層構造およびその製造方法の第４の実施例を説明する。
【００２５】
基本的な層構造および作製方法は実施例２および３と同じである。但し本実施例においては、n-またはアンド−プInGaAsパタ−ン状薄膜層２２２の格子定数をInPより0.6％小さくし、膜厚を結晶欠陥の発生する臨界膜厚以内である100Åとした。また、n-またはアンド−プInGaAsP層３２の結晶成長時の格子定数の設定値をInPより0.3％小さくした。
【００２６】
本実施例においては、InGaAsパタ−ン状薄膜層２２２とn-InP基板１１および１４の格子定数が僅かに異なるように、またInGaAsP層３２の結晶成長時の格子定数をそれらの平均値に設定した。その結果、InGaAsP層３２の成長面内で元素の偏析が起こり、格子定数がInGaAsパタ−ン状薄膜層２２２の上の部分では設定値より小さくなるように、それ以外の部分では設定値より大きくなるようにInGaAsPの組成が変化した。よって、InGaAsP層３２は面方位に加えて格子定数および光の屈折率が成長面内でパタ−ン状に変化した周期構造となった。この元素の偏析は、InGaAsP層３２の結晶成長表面、即ちInGaAsパタ−ン状薄膜層２２２の表面とそれ以外のn-InP基板１１あるいは１４の表面で格子定数が異なっており、かつInGaAsP層３２が３種類以上の構成元素より成る混晶であることによって起こる。つまり、格子定数のより小さいInGaAsパタ−ン状薄膜層２２２の表面では格子定数を小さくするGaおよびPが多く、格子定数のより大きいn-InP基板１１の表面では格子定数を大きくするInおよびAsが多く、それぞれ偏ってInGaAsP層３２が成長することでこのような周期構造が得られる。また、InGaAsパタ−ン状薄膜層２２２の格子定数をInPより大きくし、InGaAsP層３２の結晶成長時の格子定数の設定値をInPとInGaAsパタ−ン状薄膜層２２２の格子定数の中間値とすれば、InGaAsP層３２の格子定数が、InGaAsパタ−ン状薄膜層２２２の上の部分で大きくそれ以外の部分で小さくなるように、即ち元素の偏析が本実施例とは逆の傾向で起こる構造が得られる。
【００２７】
本実施例のように、面方位に加えて格子定数および光の屈折率がパタ−ン状に変化することにより、実施例１から３において作製される周期構造を用いた半導体装置に比較してより高機能の半導体装置が得ることも可能になる。具体的には、実施例６から７に後述するように、第２次高調波の発生効率の増加やレ−ザ特性の向上が達せられる。
【００２８】
InGaAsパタ−ン状薄膜層２２２とn-InP基板１１および１４との格子定数差については本実施例に限らないが、InGaAsP層３２の結晶成長の際に臨界膜厚を大きく越えると結晶性が劣化するので、格子定数差は１％以内が望ましい。InGaAs薄膜層２２１をn-InP基板１２上に結晶成長する際には、InGaAs薄膜層２２１が臨界膜厚を越えないよう注意する。また、同様の格子定数の設定が可能であれば、実施例１における作製方法を用いても良い。例えば、格子定数がInPより0.6％小さいCdS基板を実施例１におけるn-InP基板１３の替わりに用いれば良い。InGaAsパタ−ン状薄膜層２２２およびInGaAsP層３２は本実施例の主旨を満たす材料であれば良く、例えばGaAsSbやII−VI族化合物を用いても良い。n-InP基板１１および１４の替わりにGaAs基板等の他の種類の材料を用いる場合には、InGaAsパタ−ン状薄膜層２２２およびInGaAsP層３２も本実施例の主旨に則した材料に替えることに注意する。その他、本実施例においても、構造の詳細および製造の諸条件は本実施例に限らないのはいうまでもない。
【００２９】
（実施例５）
図９を用いて実施例１において示した半導体層構造を第２次高調波の発生装置の作製に適用した実施例を説明する。
【００３０】
図９(a)に示すように、図４(b)に示した構造における各層の設定を一部以下のように変更する。（100）n-InP基板１１を（100）n-GaAs基板１１１、（110）n-InP基板１３を（110）n-GaAs基板（不図示）、InPパタ−ン状薄膜層２１２をGaAsパタ−ン状薄膜層２１２１、n-InP層３１をn-ZnSe層３１１とし、SiO2ストライプ６の幅および間隔を0.7μｍとする。n-ZnSe層３１１の表面を機械研磨して平坦にし、その上にアンド−プAlAs光導波層４１（厚さ0.5μｍ）、n-ZnSe層５１（厚さ5.0μｍ）をＭＯＣＶＤ法により順次成長する。これを図９(b)に示すように500μｍ×200μｍの大きさに劈開する。この劈開した断面から、図９(b)に示すように、AlAs層４１に波長0.98μｍの半導体レ−ザ光を入射すると、反対側の断面からその半分の波長の0.49μｍの出射光が得られた。
【００３１】
本実施例のように第２次高調波を発生させる場合は、SiO2ストライプ６の幅と間隔は等しくする必要がある。その値は本実施例に限らないが、入射する光の波長、および光導波路層の材質によって決まる。具体的には、
【００３２】
AlAsはZnSeより光の屈折率が大きいので、入射した光はAlAs光導波層４１中を通って反対側に出射する。従って、光導波層には周囲の材料より光の屈折率が大きい材料を用いればよく、本実施例におけるAlAs以外の材料を用いてもよい。ZnSeのみでなく空気よりも屈折率が大きい光導波層を用いる場合は、光導波層上に成長層を設ける必要は無いが、本実施例ではAlAsは空気に触れると変質しやすいためn-ZnSe層５１は成長した方がよい。AlAs層光導波層４１の上側の成長面は成長速度の違いにより凹凸が生じるが、本実施例では膜厚が0.5μｍと薄いので凹凸は小さく、光の散乱は問題にならない。光導波層の膜厚は、薄過ぎると光が光導波層の外部に漏れ易くなり、厚過ぎると出射光のビ−ム径が広がってしまうので、一般的なレ−ザ光を入射する場合は0.5〜1.0μｍ程度の膜厚が望ましい。従って、本実施例ではAlAs層光導波層４１の膜厚は表面の凹凸をできるだけ低減するため薄めにしたが、凹凸の低減を考慮する必要がない場合は本実施例の値に限らない。本半導体装置の劈開する幅についても本実施例に限らない。
【００３３】
（実施例６）
図１０を用いて実施例２および３において示した半導体層構造を第２次高調波の発生装置の作製に適用した実施例を説明する。
【００３４】
図１０に示すように、図６(b)および図８(b)に示した構造における各層の設定を一部以下のように変更する。（100）n-InP基板１１を（100）n-GaAs基板１１１、（100）n-InP基板１２を（100）n-GaAs基板（不図示）、（111）n-InP基板１４を（111）n-GaAs基板１４１、n-またはアンド−プInGaAsパタ−ン状薄膜層２２２をn-InGaPパタ−ン状薄膜層２２２１、n-またはアンド−プInGaAsP層３２をn-InGaP層３２１とし、SiO2ストライプ６の幅および間隔を0.4μｍとする。n-InGaP層３２１上にアンド−プAl0.8Ga0.2As光導波層４２（厚さ0.5μｍ）、n-InGaP層５２（厚さ5.0μｍ）をＭＯＣＶＤ法により順次成長する。このとき、図８(b)のごとくn-InGaP層３２１の表面に凹凸が生じる場合は、機械研磨して平坦にした後に成長を行う。これを実施例５と同様に劈開して第２次高調波を発生させた。また、実施例４に記載のごとく、n-InGaPパタ−ン状薄膜層２２２１の格子定数を変化させ、n-InGaP層３２１ならびにAlGaAs光導波層４２において面方位に加えて格子定数および屈折率が周期的に変化した構造とした場合には、屈折率の周期的変化によって第２次高調波の発生効率が向上した。
【００３５】
本実施例においても、第２次高調波発生装置としての機能を失わない限り、材料や膜厚、劈開幅などの諸条件は本実施例のものに限らない。
【００３６】
（実施例７）
図１１から図１３からを用いて実施例１から４において示した半導体層構造を半導体レ−ザの作製に適用した実施例を説明する。
【００３７】
図１１(a)に示すように、図４(b)に示した構造における各層の設定を一部変更し、（100）n-InP基板１１を（100）半絶縁性InP基板１１２に、n-InP薄膜層２１１の厚さを0.05μｍに、n-InP層３１（厚さ7.0μｍ）をアンド−プInGaAsP層３１２（厚さ0.5μｍ）に、SiO2ストライプ６の幅および間隔を0.01μｍとする。また図１１(b)に示すように、図６(b)および図８(b)に示した構造における各層の設定を一部変更し、（100）n-InP基板１１を（100）半絶縁性InP基板１１２に、（111）n-InP基板１４を（111）半絶縁性InP基板１４２に、n-またはアンド−プInGaAsP層３２（厚さ5.0μｍ）をアンド−プn-InGaAsP層３２２（厚さ1.0μｍ）に、SiO2ストライプ６の幅および間隔を0.01μｍとする。アンド−プInGaAsP層３１２および３２２はいずれも発光波長がおよそ1.3μｍの組成とする。さらに、半絶縁性InP層５３（厚さ7.0μｍ）をそれぞれの上に成長する。アンド−プInGaAsP層３１２および３２２の膜厚はさほど厚くないので、表面はほぼ平坦である。但し、半絶縁性InP層５３の表面には場合によって凹凸が生じるが、レーザ特性には影響しないので図面においても割愛する。
【００３８】
以上の構造を、図１２(a)に示すように100μｍの長さに劈開し、片側の劈開面に（100）n+-InP基板１８を、他方の劈開面に（100）p+-InP基板１９を直接接着する。直接接着の手法は、実施例１に示したものと同様とする。n+-InP基板１８およびp+-InP基板１９を研磨してそれぞれ約100μｍの厚さにする。さらにn+-InP基板１８の一部を、図１２(b)に示すように選択エッチングにより5〜10μｍに薄くする。これはレ−ザ光を取り出しやすくするためで、アンド−プInGaAsP層３１２およびアンド−プn-InGaAsP層３２２の横側に当たる部分を薄くすることが目的である。この後、n+-InP基板１８およびp+-InP基板１９の研磨した面に、図１３(a)に示すようにn型電極７１およびp型電極７２をそれぞれ蒸着する。これを200μｍの幅に分割してレ−ザを作製した（図１３(b)）。
【００３９】
作製したレ−ザのp型電極からn型電極に電流を流すと、アンド−プInGaAsP層３１２およびアンド−プn-InGaAsP層３２２でレ−ザ発振が起こり、薄膜化されたn+-InP基板１８の方からレ−ザ光が出射される（図１３(b)）。n+-InP基板１８ではなくp+-InP基板１９の一部を同様に薄くすれば、p+-InP基板１９側からレ−ザ光が出射される。レ−ザ活性層を本発明のような面方位周期構造とすることにより、レ−ザ光の偏光を制御することができる。また、実施例４に記載のごとく、InGaAsパタ−ン状薄膜層２２２の格子定数を変化させ、アンド−プn-InGaAsP層３２２において面方位に加えて格子定数および屈折率が周期的に変化した構造とした場合には、格子定数の周期的変化によってレ−ザの発光効率が向上した。
【００４０】
SiO2ストライプ６は幅および間隔が等しいものとしたが、第２次高調波を発生させる場合と異なり本実施例のような発光素子や受光素子等に用いる場合は幅と間隔を異なる値としても良い。また、SiO2ストライプ６を２次元のパタ−ンとしても良く、例えば直径0.1μｍの円柱を0.2μｍ間隔で２次元に並べたパタ−ンとした場合には、偏光の制御が２次元面内でなされる等のレーザ機能の変化が見られ、異なるタイプのレーザを得ることができた。
【００４１】
本実施例のように面方位周期構造は発光・受光素子等の光デバイスにも用いることができる。本実施例においても、半導体レ−ザとしての機能を失わない限り、材料や膜厚、劈開幅などの諸条件は本実施例のものに限らない。
【００４２】
【発明の効果】
以上説明したように、本発明により多様な面方位周期構造、あるいは面方位および格子定数の周期構造という新しい構造を簡便に得ることができる。従って、本発明の適用により、第２次高調波発生装置や新しい機能が付加された発光・受光素子が簡便に作製される。
【００４３】
【図面の簡単な説明】
【図１】本発明の手段により作製した半導体層構造を示す図である。
【図２】本発明の手段により作製した他の半導体層構造を示す図である。
【図３】本発明の一実施例を示す半導体層構造およびその製造過程を示す図である。
【図４】本発明の一実施例を示す半導体層構造およびその製造過程を示す図である。
【図５】本発明の他の一実施例を示す半導体層構造およびその製造過程を示す図である。
【図６】本発明の他の一実施例を示す半導体層構造およびその製造過程を示す図である。
【図７】本発明の他の一実施例を示す半導体層構造およびその製造過程を示す図である。
【図８】本発明の他の一実施例を示す半導体層構造およびその製造過程を示す図である。
【図９】本発明の手段により作製した第２次高調波発生装置の製造過程および構造の一例を示す図である。
【図１０】本発明の手段により作製した第２次高調波発生装置の製造過程および構造の他の一例を示す図である。
【図１１】本発明の手段により作製した第２次高調波発生装置の製造過程および構造の一例を示す図である。
【図１２】本発明の手段により作製した第２次高調波発生装置の製造過程および構造の一例を示す図である。
【図１３】本発明の手段により作製した第２次高調波発生装置の製造過程および構造の一例を示す図である。
【図１４】従来の手段により作製した半導体層構造を示す図である。
【図１５】従来の手段により作製した他の半導体層構造を示す図である。
【符号の説明】
１…半導体基板、２…半導体パタ−ン状薄膜層、３…半導体層、１１，１２…（100）n-InP基板、１１１…（100）n-GaAs基板、１１２…（100）半絶縁性InP基板、１３…（110）n-InP基板、１４…（111）n-InP基板、１４１…（111）n-GaAs基板、１４２…（111）半絶縁性InP基板、１８…n+-InP基板、１９…p+-InP基板、２１１…n-InP薄膜層、２１２…n-InPパタ−ン状薄膜層、２１２１…n-GaAsパタ−ン状薄膜層、２２１…n-またはアンド−プInGaAs薄膜層、２２２…n-またはアンド−プInGaAsパタ−ン状薄膜層、２２２１…n-InGaPパタ−ン状薄膜層、３１…n-InP層、３１１，５１…n-ZnSe層、３１２…アンド−プInGaAsP層、３２…n-またはアンド−プInGaAsP層、３２１，５２…n-InGaP層、３２２…アンド−プn-InGaAsP層、４１…アンド−プAlAs光導波層、４２…アンド−プAl0.8Ga0.2As光導波層、５３…半絶縁性InP層、６…SiO2ストライプ、７１…n型電極、７２…p型電極、８１…n-またはアンド−プInP表面保護層、９１…（100）GaAs基板、９２…（100）ZnTeパタ−ン状薄膜層、９３…CdTe層、９４，９５…半導体膜。
Claims (8)
- 第一の格子定数を有する第一の半導体基板上に、第二の格子定数を有する第二の半導体パタ−ン状薄膜層が形成され、前記第二の半導体パタ−ン状薄膜層が形成された前記第一の半導体基板の表面全面に第三の格子定数を有する第三の半導体層が結晶成長されてなる半導体層構造であり、前記第二の半導体パタ−ン状薄膜層は前記第一の半導体基板上に直接接着されて形成されること、および前記第一の半導体基板の格子配列と前記第二の半導体薄膜層の格子配列が直接接着界面に垂直な一断面において等価でなく、
前記第二の半導体パタ−ン状薄膜層は前記第一の半導体基板と同一のブラヴェ格子を単位格子であり、
前記第二の格子定数は前記第一の格子定数と異なり、
前記第二の格子定数と前記第一の格子定数の差は前記第一の格子定数の１％以下であり、
前記第三の半導体層は３種類以上の元素より構成され、
前記第三の格子定数は前記第一の格子定数と前記第二の格子定数の平均値に等しいことを特徴とする半導体層構造。 - 前記第一の半導体基板および前記第二の半導体パタ−ン状薄膜層および前記第三の半導体層は化合物半導体より成ることを特徴とする請求項１記載の半導体層構造。
- 前記化合物半導体とはIII−Ｖ族またはII−VI族化合物半導体を指すことを特徴とする請求項２記載の半導体層構造。
- 前記第一の半導体基板と前記第二の半導体パタ−ン状薄膜層は、前記第一の半導体基板の（100）面と前記第二の半導体パタ−ン状薄膜層の（110）面を向かい合わせて直接接着されていることを特徴とする請求項３記載の半導体層構造。
- 前記第一の半導体基板と前記第二の半導体パタ−ン状薄膜層は、前記第一の半導体基板の（110）面と前記第二の半導体パタ−ン状薄膜層の（100）面を向かい合わせて直接接着されていることを特徴とする請求項３記載の半導体層構造。
- 前記第一の半導体基板と前記第二の半導体パタ−ン状薄膜層は、前記第一の半導体基板の（100）面と前記第二の半導体パタ−ン状薄膜層の（111）面を向かい合わせて直接接着されていることを特徴とする請求項３記載の半導体層構造。
- 前記第一の半導体基板と前記第二の半導体パタ−ン状薄膜層は、前記第一の半導体基板の（111）面と前記第二の半導体パタ−ン状薄膜層の（100）面を向かい合わせて直接接着されていることを特徴とする請求項３記載の半導体層構造。
- 前記第一の半導体基板と前記第二の半導体パタ−ン状薄膜層は、前記第一の半導体基板と前記第二の半導体パタ−ン状薄膜層の（100）面同士を向かい合わせ、前記第一の半導体基板の［0-11］方位と前記第二の半導体パタ−ン状薄膜層の［0-11］方位が平行、もしくは前記第一の半導体基板の［011］方位と前記第二の半導体パタ−ン状薄膜層の［011］方位が平行となるように配置して直接接着されていることを特徴とする請求項３記載の半導体層構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20201095A JP3914584B2 (ja) | 1995-08-08 | 1995-08-08 | 半導体層構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20201095A JP3914584B2 (ja) | 1995-08-08 | 1995-08-08 | 半導体層構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0950058A JPH0950058A (ja) | 1997-02-18 |
| JP3914584B2 true JP3914584B2 (ja) | 2007-05-16 |
Family
ID=16450435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20201095A Expired - Fee Related JP3914584B2 (ja) | 1995-08-08 | 1995-08-08 | 半導体層構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3914584B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006235381A (ja) * | 2005-02-25 | 2006-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 電磁波発生装置およびその製造方法 |
| WO2015064094A1 (ja) * | 2013-10-31 | 2015-05-07 | 国立大学法人北海道大学 | Ｉｉｉ－ｖ族化合物半導体ナノワイヤ、電界効果トランジスタおよびスイッチ素子 |
-
1995
- 1995-08-08 JP JP20201095A patent/JP3914584B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0950058A (ja) | 1997-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3474917B2 (ja) | 半導体装置の製造方法 | |
| JP2010165759A (ja) | 集積光デバイスの製造方法 | |
| JP3914584B2 (ja) | 半導体層構造 | |
| KR0174303B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP4097950B2 (ja) | 分布帰還型レーザ装置、半導体光装置および分布帰還型レーザ装置の製造方法 | |
| JP2002057409A (ja) | 半導体レーザ及びその製造方法 | |
| JPH077232A (ja) | 光半導体装置 | |
| JP3465349B2 (ja) | 半導体多層基板および半導体多層膜の製造方法 | |
| JP2876543B2 (ja) | 半導体装置及びその製造法 | |
| JP2003158074A (ja) | 半導体多層基板および半導体多層膜の製造方法 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| JPH03174793A (ja) | 半導体レーザ | |
| JP2001135893A (ja) | 光半導体装置および光電子集積回路装置 | |
| JP2010062400A (ja) | 光半導体素子 | |
| JPH0837344A (ja) | 半導体レーザ型光増幅器 | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| JPH07176830A (ja) | 半導体発光素子の製造方法 | |
| JPS6124839B2 (ja) | ||
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2001015394A (ja) | 半導体デバイスの作製方法 | |
| JPH0377391A (ja) | 半導体レーザ | |
| JPH0632335B2 (ja) | 半導体レ−ザの製造方法 | |
| JP2006165051A (ja) | 半導体発光素子及びその製造方法 | |
| JP2996221B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP3276674B2 (ja) | 半導体レーザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |