JP2876543B2 - 半導体装置及びその製造法 - Google Patents

半導体装置及びその製造法

Info

Publication number
JP2876543B2
JP2876543B2 JP9999090A JP9999090A JP2876543B2 JP 2876543 B2 JP2876543 B2 JP 2876543B2 JP 9999090 A JP9999090 A JP 9999090A JP 9999090 A JP9999090 A JP 9999090A JP 2876543 B2 JP2876543 B2 JP 2876543B2
Authority
JP
Japan
Prior art keywords
gaas
layer
temperature
substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9999090A
Other languages
English (en)
Other versions
JPH03297186A (ja
Inventor
誠一 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9999090A priority Critical patent/JP2876543B2/ja
Priority to EP91106033A priority patent/EP0452869A1/en
Publication of JPH03297186A publication Critical patent/JPH03297186A/ja
Application granted granted Critical
Publication of JP2876543B2 publication Critical patent/JP2876543B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、GaAs、AlGaAs、Si、ZnSeなどを基板あるい
は基板上に形成された積層中に含む半導体装置及びこれ
らの半導体装置を基板温度（成長温度）400℃以下の低
温で成長形成する方法に関する。
［従来の技術］ 従来、MBE（molecular beam epitaxy）法により作成
される半導体レーザの特性（しきい電流値の低さ）は、
例えば、Appl.Phys.Lett.Vol.36,p.118（1980）W.T.Tsa
ng et al.に記載される様に、成長温度すなわち基板温
度の比較的低い低温域では低下することが報告されてい
る。第18図はこのレーザ構造を示す。そして、第17図は
しきい値電流密度Jthと基板温度の関係を示している。
第18図において、201は基板であるところのｎ−GaA
s、202はバッファ層である0.5μｍ厚のSiドープGaAs
層、203は1.5μｍ厚のSiドープAl0.3Ga0.7As層、204は
0.1μｍ厚のアンドープGaAsからなる活性層、205は1.5
μｍ厚のBeドープAl0.3Ga0.7As層、206は0.5μｍ厚のコ
ンタクト層であるBeドープGaAs層、207はコンタクト層2
06上に蒸着されたCr/Au合金電極、208はｎ−GaAs基板20
1を100μｍ程度まで薄くした後に基板裏面に蒸着された
AuGe/Ni/Au電極である。
この様に作成した100μｍストライプ幅で300μｍキャ
ビティ長のレーザのJth（しきい値電流密度）の基板温
度依存性を示す第17図において、こうしたレーザは基板
温度650℃付近でJthが小さくなる、すなわち特性がよく
なることが示されている。基板温度300℃付近では、Jth
は14KA/cm2以上の値となり、レーザとして使用できる約
3KA/cm2のしきい電流値を遥かに超えていて、こうした
低温域ではレーザとしての特性が低下していることが分
かる。
ところで、近年、光デバイスと電気ないし電子デバイ
スの集積回路（OEIC）が注目されている（J.Vac.Sci.Te
chnol.B2（２）,259（1984）Very low threshold curre
nt GaAs−AlGaAs GRIN−SCH lasers grown by MBE for
OEIC applications）。OEICは信頼性の向上、コストの
低減、小型化が図れる等の特徴を持ち、重要な技術とさ
れているが、集積化を図る際に問題となることとして作
成温度のことがある。
つまり、従来のやり方では、デバイスを作成するとき
の作成温度すなわち基板温度が高い為に、構成元素及び
不純物の相互拡散が生じ、理想的ドーピングプロファイ
ル（分布）や理想構造が作成できないという問題であ
る。半導体レーザなどの光デバイスは前述した如く通常
600℃以上で作成され、現在では性能向上の為に更に高
い温度700℃程度で作成されている。これに対し、電気
デバイスは、不純物の相互拡散等を嫌う為、500℃付近
での成長温度で作成されるのが中心である。つまり、こ
こで200℃程度の温度差が既に生じる。
従って、電気デバイスの特性を低下させずにOEICの集
積化を図る為には、電気デバイスは常に光デバイスの作
成後に作成されることとなる。よって、構造の異なる複
数のエピタキシャル成長は不可能ということになる。
実際にSnドープGaAsの拡散例を第16図に示す。一点鎖
線183で示す様に成長温度550℃で既に理想的ドーピング
形状182より大きく崩れていることが分かる。
以上の様に、低温成長は半導体プロセスの中で非常に
重要な技術であり、特に、光デバイスの中心となる半導
体レーザの低温成長は光デバイス、電気デバイス集積化
技術にとって重要となっている。
次に、格子不整合のあるヘテロ接合の関連で最近特に
注目を集めているものとして、Si基板上にGaAsなどIII
−Ｖ族化合物半導体を成長させるヘテロエピタキシーの
研究がある。Si基板上にGaAsなどを成長できれば、大面
積で安価な基板が得られたことになり、高効率の太陽
電池が得られる、SiとGaAsのモノリシック化が可能と
なり光電子集積回路（OEIC）が実現できる、大面積基
板上に高速のGaAsICやHEMT（high electron mobility t
ransistor）ICが作製できる、SiはGaASより熱伝導率
が大きいのでパワーデバイスや半導体レーザの放熱がよ
くなる、などのメリットが期待される。しかし、SiとGa
Asでは４％の格子不整合があることおよび熱膨張係数が
異なることのため通常の方法では成長が困難である。
そこで、SiとGaAsの格子不整合を緩和する方法とし
て、Geを中間層としてGaAs/Ge/Siの構造にする方法、Si
基板を高温で清浄化した後、低温でアモルファス状の薄
いGaAsを成長し、温度を上げて通常の成長温度でGasAs
を成長する２段階成長法（すなわち構造はGaAs/低温GaA
s/Si）、Si上にGaAs/AlGaAs超格子を成長しその上にGaA
sを成長する方法（構造はGaAs/GaAs−AlGaAs超格子/S
i）、中間層を歪超格子にしたもの（GaAs/歪超格子/S
i）などが試みられている。成長法はMBEまたはMOCVDに
よるものであり、いずれもGaAsの単結晶が得られてい
る。
このSi上に成長したGaAsを用いて、FET、太陽電池、
半導体レーザなどの各種デバイスが試作されている。Ga
As基板上に成長したものよりも特性はまだ劣るものの、
Si基板上にGaAs/AlGaAsダブルヘテロレーザを作製し、
温室で発振に成功した報告も出ている。
この例について、第14図と第15図を用いて説明する。
第14図において、常圧MOCVD装置が用いられ、（100）
２゜offのｎ型Si基板171を使用し、Si基板171上にGaP層
172を900℃で0.1μｍ形成し、GaP/GaAsP歪超格子（20nm
/20nm×５）173を750℃で形成し更にGaAsP/GaAs歪超格
子（20nm/20nm×５）173を形成し、この超格子（SLS）1
73上に、ｎ−GaAs174（厚さ２μｍ、不純物濃度２×10
18cm-3）、下部クラッド層であるｎ−AlxGa1-xAS175
（1.4μｍ、１×1018cm-3）、活性層であるアンドープG
aAs176（0.08μｍ）、上部クラッド層であるＰ−AlxGa
1-xAs177（1.4μｍ、４×1017cm-3）、最後にＰ−GaAs1
78（0.65μｍ、1.3×1018cm-3）を順に成長した。この
構造に、電極としてＰ側にAuZn/Au180,n側にAuSb/Au181
を蒸着し、10μｍ幅ストライプでキャビティ長約300μ
ｍのレーザを作成した。
第15図（ａ）はGaAs基板上に作成したレーザの特性を
示し、第15図（ｂ）は上記の如くSi基板上に作成したレ
ーザの特性を示す。GaAs上のDH（ダブルヘテロ）レーザ
ではTEモードのみで発振しているが、Si上のレーザでは
TE＋TMモード及びTMモードで発振していることが分か
る。これは、SiとGaAsとでは熱膨張係数が異なる為に、
Si上に成長したGaAs層が約109dyn/cm2の応力を受け、軽
い正孔準位と重い正孔準位が分離した為と考えられる。
この様に、改善を図ってSi基板上へ作成したレーザに
おいてはレーザ発振を一応達成しているが、こうした半
導体レーザは次の点で未だ問題がある。
現在のところ、Si基板上へ成長したGaAs層は１×106c
m-2のエッチピット（etch pit）を持ち、この値はレー
ザの寿命などの観点から通常１×103cm-2以下が望まし
い。
GaAsレーザは700℃の高温成長である為、上記の如くS
iとGaAsの熱膨張係数の違いから大きなストレスを生
じ、実際にこの影響はTMモード発振などのレーザ特性に
出ている。
こうして、SiとGaAsの格子定数の違いによるストレス
や熱膨張係数の違いによるストレスなどが未だ完全には
改善されておらず、レーザの寿命にも大きな影響を及ぼ
す上記問題点を解決せずには、Si基板上に作製される半
導体レーザの実用化は困難と考えられる。
この点からも光デバイスの低温成長の技術が重要とな
る。
次に、半導体材料の複合化は光通信技術や表示技術な
どによって重要である。
例えば、フラットパネルディスプレイ等の要求から、
同一基板上に光の３原色に対応した半導体材料を集積化
する検討も行われており、そうした材料としては、赤と
してAlGaAs、黄としてGaP、青としてZnSe等が上げられ
る。基板としては一般的にGaAs基板が上げられる。ここ
で、AlGaAsやGaPはGaAsと格子定数が略一致し、これら
を用いた発光ダイオードや半導体レーザ等が実用化され
ている。しかし、ZnSeを用いたものは未だ実用化には至
っていない。それは、ZnSeのドーピングが困難であるこ
と、ZnSeとGaAs膜の成長温度が大きく異なるからであ
る。一般的に、ZnSeの最適成長条件は250℃〜350℃であ
るのに対して、GaAsは500℃以上である、 そこで、従来の成長例では、GaAs基板上にZnSeを250
℃〜350℃で作製するのが普通で、仮にZnSe膜上に良質
のGaAs膜を成長させようとすると、Ga、As、Zn、Seの相
互拡散を生じ、GaAsとZnSeの界面にnp接合が形成されて
しまう。
第13図にこの例を示す。第13図（ａ）では、ｎ−GaAs
の基板151上にｎ−ZnSe152を成長させている。このとき
の成長温度は300℃である。続いて、第13図（ｂ）の様
に、ｎ型GaAs153を500℃の成長温度で成長させる。する
と、ZnSe層152からGaAs153中へZnが拡散し、この結果、
GaAs153の一部の領域155はＰ型GaAs領域となる。同様
に、GaAs層153からZnSe152中へGaが拡散しZnSe152中に1
54で示すｎ領域が形成される。この結果、基板151とGaA
s層153の間にはnpn接合が出来てしまう。
この様に、ｎ−ZnSeとＰ−GaAs接合以外では、常にダ
イオード特性を持つデバイスが出来てしまうことにな
り、ZnSeデバイス実現の障害となっている。
また、効率のよい発光デバイスを作製する為には、Zn
Seとバンドギャップの異なる材料が必要であり、更にこ
れと格子定数が一致する必要があるが、こうした条件に
合うものとしては、やはりGaAs、AlGaAs系が適切と考え
られる。
斯くの如く、ZnSeデバイス実現への要求は強いのであ
るが、この為には相互拡散の無い低温成長の技術を確立
する必要がある。これが実現すれば、ZnSe層を含む発光
デバイスやGaAs、ZnSe、GaP等の集積化が図れ、更に一
般的に成長温度の低いII−VI族系の結晶成長の重要技術
とも成る。
こうした観点からも光デバイスなどの低温成長の技術
が重要となる。
［発明が解決しようとする課題］ 従って、本発明の目的は、上記の要求に鑑み、相互拡
散を無くし熱膨張係数の違いによるストレスを抑えて低
温において良質の膜が得られる様にした半導体装置の製
造法及びその半導体装置を提供することにある。
［発明の概要］ 上記目的を達成する本発明の半導体装置は、基板上に
AlGaAs層、もしくはAlGaAs層とGaAs層とを積層した積層
構造を400℃以下（この温度は、500℃以下の低温の範囲
の中で、より好ましい温度である第５実施例の記載で説
明した成長温度400℃などに基づいている）で成長して
得る半導体装置であって、活性領域より基板側に厚みが
500Åを超えるGaAs層を含まない事を特徴とする。より
具体的には、以下の様にもできる。前記基板と前記活性
領域との間にバッファ層を有しており、該バッファ層は
AlGaAs層からなる。前記積層構造が、ZnSeを代表とする
II−VI族材料を含む層を含んでいる。
また、上記目的を達成するための半導体装置の製造方
法は、基板上にAlGaAs層、もしくはAIGaAs層とGaAs層と
を積層して形成される半導体装置において、活性領域よ
り基板側に厚みが500Åを超えるGaAs層を含まない半導
体装置の製造方法であって、成長温度を400℃以下で成
長する事を特徴とする。より具体的には、以下の様にも
できる。前記半導体装置は、前記基板と前記活性領域と
の間にバッファ層を有しており、該バッファ層はAlGaAs
層として成長させる。前記バッファ層を原料を連続供給
するMBE法で成長させる。前記成長温度が380℃（この温
度は、500℃以下の低温の範囲の中で、更に好ましい温
度である第６実施例の記載で説明した成長温度380℃な
どに基づいている）よりも小さい温度である。これによ
り、低温成長しても膜質が良くなり特性の優れた（例え
ば、しきい値電流密度の小さい）半導体レーザなどの光
デバイスやFETなどの電子デバイスが実現される。
［実施例］ 第１図は本発明の第１実施例を説明する図である。こ
の実施例では第18図の従来例のバッファ層のGaAs202の
代わりにAl0.2Ga0.8Asを入れている。
本実施例を説明する前に第２図の説明をする。第２図
はMBE法で低成長温度で作製したアンドープGaAsとAl0.3
Ga0.7Asの77Kにおけるホトルミネッセンス（PL）の強度
の基板温度依存性を示している。縦軸がホトルミ強度、
横軸が基板温度である。GaAsの膜は13で示すように500
℃付近が最もホトルミ強度が強く、Al0.3Ga0.7Asは14で
示すように450℃付近で最もホトルミ強度が強くなる。
低温になってくると、GaAsのホトルミ強度は450℃以下
で急激に低下し、400℃では光らない。これに対して、A
l0.3Ga0.7Asは、450℃以下の温度になってもホトルミ強
度は急激には低下せず、300℃でも500℃の強度の1/3程
度を維持している。
つまり、低温成長する際は、AlGaAsの膜の方が品質の
良いことが分かる。
ここで第１図のレーザの構成を説明する。同図におい
て、１は基板であるｎ−GaAs、２は0.5μｍ厚のSiドー
プAl0.2Ga0.8As,3は1.5μｍ厚のSiドープAl0.5Ga0.5As
のクラッド、４は500Å厚のグレーデッド（graded）光
閉じ込め層であるアンドープAlyGa1-yAs（Ｙ＝0.5→0.
3）、５は100Å厚の活性層であるGaAsの単一量子井戸
（SQW）層、６は500Å厚のグレーデッド上部光閉じ込め
層であるアンドープAlYGa1-YAs（Ｙ＝0.3→0.5）、７は
1.5μｍ厚の上部クラッド層であるBeドープAl0.4Ga0.6A
s、８は0.5μｍ厚のキャップ層であるBeドープGaAs、９
はｐ側電極であるAuCr/Au、10はｎ側の電極であるAuGe/
Ni/Auである。このレーザは基板温度350℃、GaAsの成長
温度0.7μm/hで成長した。
この様に作成した（バッファにAl0.2Ga0.8Asを用い
た）レーザのしきい値電流密度と基板温度の関係（37で
示す）を第３図に示す。GaAsバッファを挿入した例の低
温側極小値33に比較し、第１実施例のJthは1/2となり、
AlGaAsバッファ２が有効に働いていることが分かる。
AlGaAsのバッファを挿入した例の方が、Jthが良くな
る（低くなる）理由としては、低温（500℃以下）にお
いてはAlGaAsの方がGaAsより結晶の質が良く、特に平坦
性に優れていると考えられる。
従って、低温成長においては平坦性を向上させる為
に、なるべくGaAsを薄くするかGaAsを無くすのが良い。
ただ、GaAsの厚みが500Å以下の超格子の場合はレー
ザ等のデバイス特性に影響を与えない。これは、超格
子、例えばGaAs/AlGaAsの周期構造がレーザ特性を改善
するという報告等から明らかである（上記論文参照）。
従って、１層の厚みが500Å以下であれば、低温成長
される場合にもGaAs層は複数含まれても良いことにな
る。
ここで、500Å以下のGaAsの純度について述べる。純
粋なGaAsであれば良いが、実際には多少Al、In等の不純
物を含むことがある。上記効果（低温成長での特性の向
上）を実現するためには、この不純物を制限しなければ
ならないが、不純物限度としては組成として0.1％以下
であれば良い。ただし、ｎ型、Ｐ型の導電型を決めるド
ーパントについてはこの限定の範囲外である。このGaAs
の純度のことについては、以下の実施例においても適用
される。
第４図は本発明の第２実施例を説明する図である。本
実施例は活性層をMQW構造としている。同図において、4
1は基板であるＰ−GaAs、42は1.0μｍ厚のバッファ層で
あるBeドープAl0.1Ga0.9As、43は1.5μｍ厚のクラッド
層であるBeドープAl0.7Ga0.3As、44は2000Å厚の光閉じ
込め層であるBeドープAl0.3Ga0.7As（キャリア濃度は５
×1017cm-3）、45は活性層であるMQW（多重量子井戸）
層である。MQW45の構成を第５図に示す。光閉じ込め層4
4上に先ず井戸となるアンドープAl0.1Ga0.9As51を80
Å、、次にバリア層となるアンドープAl0.3Ga0.7Asを10
0Å形成している。こうした層51、52を交互に積層し、
５層目の井戸51上に上部の光閉じ込め層であるSiドープ
Al0.3Ga0.7As46を2000Å成長させる（層46のキャリア濃
度は５×1017cm-3）。尚、第５図の上部の矢印は積層方
向を示し、右側の数字はバンドエネルギー準位に対応し
たAl含有率を示す。
次に、第４図に戻って、上部光閉じ込め層46の上に
は、更に、上部クラッド層であるBeドープAl0.7Ga0.3As
47を厚さ1.5μｍ形成し（キャリア濃度は１×1018c
m-3）、その上にキャップ層であるBeドープGaAs48を厚
さ0.5μｍ形成してレーザ構造としている。49はｐ型電
極Au（5000Å）/Cr（500Å）、50はｎ型電極Au（5000
Å）/AuGe（2000Å）である。電極49、50は蒸着し熱処
理している。
この構成においても、第３図に示すごとくレーザしき
い値電流密度の極小点は２つあり、基板温度が350℃と7
00℃付近になった。そして、活性層より下部の層にGaAs
を含む場合より、レーザ発振のしきい値電流密度に約２
割程の改善（低下）が見られた。
ここで、BeドープAl0.1Ga0.9Asのバッファ層42とBeド
ープAl0.7Ga0.9Asのクラッド層43の間に超格子GaAs（15
0Å）/Al0.1Ga0.9As（150Å）を５周期含ませると更に
効果的である。
第２実施例からも、低温（500℃以下）において良質
の結晶を得ようとする場合には、GaAsのバッファを用い
るよりAlGaAsを用いた方が良いことが分かる。
第６図は第３実施例を説明する図である。HEMTの構成
を示す同図において、81は半絶縁性GaAs基板、82は1.5
μｍ厚のバッファ層であるアンドープAl0.5Ga0.5As、83
は１μｍ厚の活性層領域となるアンドープGaAs、84は0.
5μｍ厚のSiドープAl0.2Ga0.8As、85はソース、86はゲ
ート、87はドレイン、89はアイソレーションである。
そして、層83と層84の界面を利用し２次元電子ガス88
を形成し移動層としている。
通常、層82はGaAsで形成されるが、本実施例では、活
性領域となるGaAs83の下にはAlGaAs以外はエピタキシャ
ル成長しない形としている。この結果、300℃という低
温成長で優れた特性のトランジスタが作成できた。
AlGaAsバッファの効果は、逆HEMT型トランジスタの方
が効果が大きい。逆HEMTとは、基板側にAlGaAsのドープ
層があり、その上に成長したアンドープGaAs層との界面
を利用して２次元電子ガスを形成したデバイスである
（Cirillo,N.C.,et al.:IEEE Electron.Device Lett.ED
L−7:71,1986参照）。
こうして、GaAsの厚みが500Åを越える層を、活性領
域（レーザでは活性層、FET等ではキャリアの集まる
層、チャネルが形成される層などであり本明細書ではこ
の意味で用いている）の下部の層に含ませないことによ
り低温におけるデバイス特性が改善された。
上記実施例において、各デバイスはMBE法により作成
された。GaAsの成長速度は0.7μm/h、Asの蒸気圧の範囲
は0.7×10-5から５×10-5Torrであり、基板回転速度は1
2rpmであった（以下の実施例でも、MBE法は略この条件
による）。原料の供給は連続供給で、MEE（Migration−
Enhanced Epitaxy）法のようにGa、As、Al等は交互供給
していない（MEE法については、例えば、Japanese Jour
nal of Applied Physics Vol.28.No.2 February,1989,p
p.200−209を参照） さて、上記実施例による低温成長（500℃以下）の原
理は、Si基板上にAlGaAs系のレーザを作製する場合にも
適用できる。第７図はSi基板91上に基板温度350℃にお
いてGaAs:Si92を成長させた例を示し、GaAs:Si92の欠陥
密度は１×105cm-3であった。従来に比べ２桁以上の改
善が図られたが、これは熱膨張係数などの違いによるス
トレスの緩和が達成できた為である。
層92がAlGaAs:Siであれば欠陥密度は更に改善され１
×104cm-3となった。この結果から低温域ではAlGaAsの
方が欠陥密度の低減が図れることが分かる。
そこで、以下の第４実施例では欠陥密度の低いAlGaAs
層をバッファ層に用い、なるべく活性領域の下層にGaAs
を含まない様にしている。ただし、上記した様にGaAsの
厚みが500Å以下の単層や超格子は含まれても良い。
このAlGaAsのバッファ層の効果と共に低温成長技術
（AlxGa1-Asのｘ＝3.5またはｘ＞3.5のものを含むデバ
イスを500℃以下の成長温度で作成すること）を組み合
わせて、低温成長におけるデバイスの改善を図るもので
ある。尚、500Å以下のGaAs層の純度については前述の
ことに留意する必要がある。
第８図にこの原理を用いSi基板上に半導体レーザを作
成した第４実施例を示す。低温成長を実現する為、クラ
ッド層のAl含有率は0.5としている。同図において、101
は（001）面を持ち＜110＞方向に４゜offしているｎ型S
i基板、102は0.5μｍ厚のSiドープAl0.1Ga0.9As、103は
2.0μｍ厚のSiドープAl0.5Ga0.5As、104は1000ÅのSiド
ープAlxGa1-xAsの光閉じ込め層（ｘは0.5から0.3に低下
させる）、105は100Å厚のアンドープGaAsの活性層、10
6は1000Å厚のBeドープAlyGa1-yAsの上部光閉じ込め層
（ｙは0.3から0.5に上昇させる）、107は1.5μｍ厚のBe
ドープAl0.5Ga0.5Asの上部クラッド層、108は0.5μｍ厚
のBeドープGaAsのキャップ層、109はｐ型電極、110はｎ
型電極である。
成長法としてはMBE法を用い、GaAs105の成長速度は0.
7μm/h、As圧は１×10-5Torr、基板温度は350℃、基板
回転速度は12rpmである。これにより、しきい値電流密
度1.5KA/cm2を達成した。GaAsを用いた例に比べて２〜
３割の改善となっている。この様に、Si基板を用いる場
合も、上記および以下の実施例と同様に、少なくとも活
性層（GaAsやAlGaAsなどから成る）の下部にAl含有率が
0.35以上のAlGaAsを含む層（例えば第４実施例の層10
3）を成長させることと共に、活性領域の下部に500Åを
越えるGaAsを含ませないかGaAsを無くすることにより50
0℃以下の低温（成長温度をこうする理由は、電子デバ
イスが作成される温度がこの位であるのでOEIC化の観点
からと、不純物拡散温度のデバイスへの影響が少なくな
る温度領域の観点からとである）で非常に結晶性の良い
膜が形成できる。
Si基板を用いる例においても、活性層の構造として
は、上記の如きSQWに限らず、MQW構造や量子効果を持た
ない0.1μｍ厚さ程度のバルク型GaAsでもよい。
また、第３実施例のHEMTに対しても、基板を半絶縁性
Siとして同様の効果を達することができる。すなわち、
低温成長に適した組成のバッファであるアンドープAl
0.4Ga0.6Asを用いることにより非常に特性の優れたFET
が得られた。基本的には、第６図と同じ構造なので第６
図を用いて説明する。この第５実施例では、基板81が半
絶縁性Si基板となり、82が1.5μｍ厚のアンドープAl0.4
Ga0.6Asのバッファとなり、83が1.0μｍ厚のアンドープ
GaAs,84が0.3μｍ厚のSiドープAl0.2Ga0.8Asとなってい
る。また、Siの拡散により電極（ソース、ドレイン）8
5、86及びゲート87を設け、高純度GaAs83中に２次元電
子ガス88を形成している。
このAlGaAsバッファの効果は、逆型HEMTに対しては更
に大きくなる。
第４図のMQW層を持つ構造にも勿論適用できる。この
第６実施例では、第４図を用いて説明すると、41はｐ型
Si基板となり、この上に基板温度380℃にて各層を形成
する。42は0.5μｍ厚のバッファ層であるBeドープAl0.2
Ga0.8Asとなり、43は1.5μｍ厚のクラッドであるBeドー
プAl0.5Ga0.5Asとなり、44は1000Åの膜厚の光とじこ目
層であるBeドープAl0.3Ga0.7Asとなり、45はアンドープ
Al0.1Ga0.9As80Åの井戸が５層、アンドープAl0.3Ga0.7
As100Åのバリアが４層のMQW層となり（これは第２実施
例と全く同じ）、46が1000Å厚の上部光閉じ込め層であ
るSiドープAl0.3Ga0.7Asとなり、47が1.5μｍの上部ク
ラッドであるSiドープAl0.5Ga0.5Asとなり、48が0.5μ
ｍ厚のキャップ層であるSiドープGaAsとなり、49がｎ型
電極AuGe/Ni/Auとなり、50がｐ型電極となっている。ま
た、Al0.2Ga0.8Asのバッファ層42中にはGaAs（150Å）/
Al0.2Ga0.8As（150Å）の組み合わせで５周期の超格子
を含ませてある。
こうした構成のレーザにおいても、AlGaAsバッファ層
の効果が発揮され、Jth3KA/cm2を達成している。
更に、上記実施例ではMBE法を用いていたが、半導体
装置の一部（AlGaAs、GaAs結晶）をMEE法により結晶成
長させることにより、より低温における結晶性の改善が
図れる。
例えば、第１実施例において、光と閉じ込め層４、６
とGaAs活性層５をMEE法で成長させる。この際、バッフ
ァ層より上はMEE法で行なうのが最も良いが、Al、Ga、A
s原料を交互に供給すると時間が数倍かかるので、上記
の如く一部（バッファやクラッドをMEE法で形成しても
良い）にのみMEE法を用いている。
第９図は、AlGaAsバッファを設けた効果とMEE法の効
果を示す。第９図において、98はGaAsバッファ層とした
ときのJthの成長温度依存性を示し、93はGaAsバッファ
をAl0.2Ga0.8Asに変えたときのJthの全体的低下の様子
を示し、97は更に光閉じ込め層と活性層をMEE法により
作成した時のJthの低下を示している。MEE法使用とAlGa
Asバッファ層の効果により、GaAsバッファ層のみの場合
（98で示す）と比べ、しきい値電流密度ないし成長温度
350℃付近のJthの極小点が1/3程度になった。
第４図の第２実施例のバッファ層42の上部2000Åと光
閉じ込め層44、46と活性層（MQW）45にMEE法を適用した
場合を次に述べる。ここでは、GaとAlをペアとし、Asと
交互に照射した。ドーパントとしてのSiはAsとほぼ同時
に照射した。GaAs（バッファ層42上部の超格子中にあ
る）の場合は、GaとAlを交互に照射している。
この場合も、AlGaAsバッファ層とMEE法使用の効果に
より、GaAsバッファ層でMEE法を用いない時に比較し
て、Jthが約３割ほど改善された。
第６図の第３実施例にもMEE法とAlGaAsバッファを用
いた低温成長の組み合わせは適用できる。ここで、MEE
法を用いた領域は高純度GaAs層83である。勿論、逆HEMT
型トランジスタにも、より効果的に適用されうる。
Si基板を有する例にもMEE法とAlGaAsバッファを用い
た低温成長の組み合わせは適用できる。第８図の第４実
施例において、クラッド層103の上部2000Åと光閉じ込
め層104、106と活性層105をMEE法により成長させた。他
の部分はAlGaAsバッファを用いた低温MBE法で作成し
た。成長温度は350℃と一定で行なった。
これにより作成された半導体レーザのしきい値電流密
度は1.5KA/cm2となり、GaAsバッファを用いた場合に比
べて２〜３割の改善となった。
Si基板を用いた例についても、MQW活性層を有する第
６実施例やバルク型GaAs活性層を有する例にもMEE法と
低温MBE法の組み合わせが適用できる。
第６実施例において、光閉じ込め層と活性層をMEE法
で成長し、その他をAlGaAsバッファを用いた低温MBE法
で形成した場合、Jth1.5KA/cm2を達成した。
また、HEMTの第５実施例において、積層中の一部をME
E法で、他部をMBE法により、成長温度400℃一定で作成
した場合も、非常に特性の優れたFETが得られた。
こうして、Si基板を用いた例にもMEE法とAuGaAsバッ
ファを用いた低温MEB法を用いることにより、更に熱膨
張係数差によるストレスの低減を図り、従来にない低温
で優れたGaAs、AlGaAsデバイスがSi基板上に形成でき
る。
次に、相互拡散の無い低温成長が要望されるZnSeなど
を積層中に含むデバイスに、本発明の原理を適用した例
を説明する。
第10図に第７実施例を示す。同図のデバイスは成長温
度300℃で作成したZnSe−GaAs超格子レーザであり、111
はｎ型GaAs基板、112は0.5μｍ厚のSiドープAlGaAs、11
3は1.5μｍ厚のSiドープAl0.5Ga0.5As（キャリア濃度は
８×1017cm-3）、114は0.5μｍのGaドープZnSe（キャリ
ア濃度は１×1018cm-3）、115はMQW活性層である。活性
層115の構成は、井戸として60Å厚のアンドープAl0.3Ga
0.7As、バリアとして100Å厚のアンドープZnSeを交互に
積層し、井戸５層とバリア４層から成る。
この活性層115の上に、上部クラッド層であるLi、Ｎ
ドープZnSe116を0.5μｍ成長し、同じく上部クラッド層
であるBeドープAl0.5Ga0.5As117を1.0μｍ成長させる。
118はキャップ層であるBeドープGaAs、119はｐ型電極Au
/Cr、120はｎ型電極AuGe/Ni/Auである。
この様に作成した半導体レーザは良好なＩ（電流）−
Ｖ（電圧）特性を示し、相互拡散層が形成されていない
ことが分かった。
また、第13図（ｂ）と同様なｎ型の積層をこの低温成
長で作成し、電極を取った場合にも、Ｉ−Ｖ特性はきれ
いなオーミック特性を得た。この例において、相互拡散
層の影響は成長温度が500℃以下であれば無視できる。
この様にAlGaAs系のレーザ装置が低温成長できるとな
ると、ZnSe、ZnSeS、ZnTeを初めとする低温成長デバイ
スが集積化可能ということになる。この結果、ZnSe、Al
GaAs、InGaP、GaP等の材料の集積化が可能となり、アク
ティブフラットパネルディスプレイなどが実用化でき
る。
GaAs系のFETとの集積化も低温作成で可能となる。更
に、ここでは、II−VI族との複合化を中心に述べたが、
この低温成長技術は、低温成長を必要とする材料との複
合化に不可欠であり、他の材料GaP、InGaP等にも応用で
きる。
更に、第10図の第７実施例にもMEE法とAlGaAsを用い
た低温MEB法の組み合わせを適用でき、これにより低温
成長した膜を更に高品質化できる。
第10図の例において、ZnSe層114、116と活性層115をM
EE法を用いて積層した。MEE法以外の積層部はMBE法で行
なった。MEE法を用いない例のＩ−Ｖ特性に比べ、立ち
上がりが良くなり、MEE法による結晶法の改善が効果を
有することが分かる。もちろん、MEE法を用いて成長す
る領域は限定されないが、一般的に半導体レーザ、FET
等の活性領域付近が良いと考えられる。
ところで、本発明の効果を達成するためのバッファと
して、必ずしも上記の如く混晶のAlxGa1-xAsを用いなく
てもよく、AlxGa1-xAs/GaAs、AlxGa1-xAs/AlyGa1-yAs、
AlAs/GaAs、AlAs/AlxGa1-xAsなどの超格子のバッファ
（ただしGaAsの膜厚は500Åを越えない）でもよい。
最後にMBE法における低温成長の判断方法について記
す。
低温でAlxGa1-xAsをMBE成長すると、AlGaAsの成長速
度と基板回転に対応した周期構造が形成される。これ
は、Al、Gaのフラックスが基板表面に均一に照射されて
おらず、面内で強度分布を持つからである。Al、Gaのフ
ラックスは、面内で別々のところに最大強度を持つ。こ
の為、基板回転しながら成長すると、成長方向にAlGaAs
の組成が変調され螺旋状にAlの強度の強いところが形成
される。このAlGaAsの周期構造は、AlGaAsの成長速度を
3.889Å/seとし回転数を12rpm（５秒で１回転）とする
と、3.889Å/sec×5sec＝19.445Åとなる。
ここで実験に用いたAlxGa1-xAsの平均組成ｘは0.5で
あった。成長温度は350℃である。
この周期構造の判断方法としては、Ｘ線回折により判
断する方法がある。第11図はAlxGa1-xAs（ｘ＝0.5）を
２μｍ形成した膜のＸ線回折測定結果である。
横軸は回折角２θである。縦軸はＸ線カウント数（cp
s）である。結果について説明する。125はAlxGa1-xAs
（ｘ＝0.5）の単位格子からの（200）のピークである。
この両サイドに存在する126は、AlxGa1-xAsの途中に入
れたGaAs150Å/AlxGa1-xAs（ｘ＝0.5）150Å５周期から
観測された超格子回折ピークである。
これ以外に存在する123、124がAlとGaのフラックスむ
らと回転周期により発生する周期構造である。θ０をAl
GaAsの平均組成に対応した（200）反射の現われる角度
とし、λはＸ線の波長、Λは周期構造の周期とし、θ±
は周期構造により発生するサテライトピークのAlGaAsの
平均組成に対応した（200）反射角からのズレとすると
次の式が成立する。
Λ＝λ／｛２（sinθ±１次−sinθ０）｝ ここでλ＝1.54Å、θ０＝31.6゜、θ＋１次＝36.5
゜、θ−１次＝26.82゜であるので、この結果周期は19.
1Åとなる。回転周期により予想される周期19.445Åと
ほぼ一致する。
低温だと拡散が少ない為この様な現象が生ずる。この
現象を目安として本低温成長技術を判断することができ
る。
更に、MBE装置の温度校正について記す。インジウム
（In）と鉛（Pb）の融点による校正と、GaAs基板表面の
酸化膜除去温度により行なった。InおよびPbはGaAs基板
上に付着させ、基板をnon−Inホルダーに取り付け温度
測定した。
その結果を第12図に示す。縦軸はMBE装置に取り付け
てある熱電対の指示値である。横軸はIn、PbおよびGaAs
の酸化膜除去温度により校正された温度である。133は
インジウム（In）157℃、134は鉛（Pb）328℃、135はGa
Asの酸化膜（580℃〜600℃）の除去温度である。ほぼ熱
電対指示値と成長温度が、使用したMBE装置では一致し
ていることが分かる。
［発明の効果］ 以上説明した様に、本発明によれば400℃以下の成長
温度でMEE法やMBE法などを用いて良質の膜および厚みが
500Åを越えるGaAsを活性領域に含まないデバイスが作
成できる。
したがって、ドーピング等の相互拡散や熱膨張係数差
によるストレスの低減が図られ、理想的デバイスが自由
度の大きいプロセスで作成できる。
こうして、本成長法により半導体レーザ、電界効果ト
ランジスター、ディテクター、光導波路などの集積化が
可能となり、光電子集積回路（OEIC）および電子集積回
路（IC）が作成できる。更に将来３次元集積回路への応
用も可能となる。OEICおよび化合物半導体の集積回路は
高速動作という特長を持ち光通信、コンピュター、計測
デバイス用の部品などとして研究され、一部では実用化
もされている。本結晶成長は、半導体デバイスの集積化
に必要不可欠である低温成長技術により、これら集積回
路の信頼性の向上、低コストかを図る重要な方法であ
る。また、本発明は、本結晶成長がOEICなどに実用化さ
れ、光通信システムなどの部品となることを目的として
開発したものである。
【図面の簡単な説明】
第１図は本発明の第１実施例を説明する図、第２図はホ
トルミ強度の基板温度依存性を示すグラフ、第３図は第
１実施例についてしきい値電流密度の基板温度依存性を
示す図、第４図は第２実施例を説明する図、第５図は第
２実施例のMQWを説明する図、第６図は第３実施例を説
明する図、第７図はSi基板の例を示す図、第８図は第４
実施例を説明する図、第９図はMEE法を用いた例のしき
い値電流密度の基板温度依存性を示す図、第10図は第７
実施例を説明する図、第11図はMBE法による低温成長の
判断方法を説明するグラフ、第12図はMBE装置の温度校
正を説明するグラフ、第13図はZnSe層を含む従来例を説
明する図、第14図はSi基板を用いる従来例を説明するグ
ラフ、第15図はSi基板の従来例の特性を説明する図、第
16図は従来例の拡散の様子を示す図、第17図は従来例に
ついてしきい値電流密度の基板温度依存性を示す図、第
18図は従来例を説明する図である。 １、41、81、91、101、111……基板、５、45、105、115
……活性層、９、10、49、50、85、86、87、109、110、
119、120……電極、83……高純度GaAs
フロントページの続き (56)参考文献 特開 昭62−291909（ＪＰ，Ａ) 特開 昭62−274790（ＪＰ，Ａ) Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．30 ［５Ｂ］（1991）ｐ．Ｌ921−Ｌ923 1990年（平成２年）春季第37回応物学 会予稿集 28ｐ−ＰＣ−34 ｐ．216 1990年（平成２年）春季第37回応物学 会予稿集 30ｐ−Ｔ−14 ｐ．294 1991年（平成３年）春季第38回応物学 会予稿集 28ａ−ＳＺＫ−５ ｐ．214 Ｊ．Ａｐｐｌ．Ｐｈｙｓ．64［１ ］（1988）ｐ．432−434 (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18 H01L 21/203

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】基板上にAlGaAs層、もしくはAlGaAs層とGa
    As層とを積層した積層構造を400℃以下で成長して得る
    半導体装置であって、活性領域より基板側に厚みが500
    Åを超えるGaAs層を含まない事を特徴とする半導体装
    置。
  2. 【請求項２】前記基板と前記活性領域との間にバッファ
    層を有しており、該バッファ層はAlGaAs層からなる請求
    項１に記載の半導体装置。
  3. 【請求項３】前記積層構造が、ZnSeを代表とするII−VI
    族材料を含む層を含んでいる請求項１もしくは２に記載
    の半導体装置。
  4. 【請求項４】基板上にAlGaAs層、もしくはAIGaAS層とGa
    As層とを積層して形成される半導体装置において、活性
    領域より基板側に厚みが500Åを超えるGaAs層を含まな
    い半導体装置の製造方法であって、成長温度を400℃以
    下で成長する事を特徴とする半導体装置の製造方法。
  5. 【請求項５】前記半導体装置は、前記基板と前記活性領
    域との間にバッファ層を有しており、該バッファ層はAl
    GaAs層として成長させる請求項４に記載の製造方法。
  6. 【請求項６】前記バッファ層を原料を連続供給するMBE
    法で成長させる請求項５に記載の製造方法。
  7. 【請求項７】前記成長温度が380℃よりも小さい温度で
    ある請求項４乃至６いずれかに記載の製造方法。
JP9999090A 1990-04-16 1990-04-16 半導体装置及びその製造法 Expired - Fee Related JP2876543B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9999090A JP2876543B2 (ja) 1990-04-16 1990-04-16 半導体装置及びその製造法
EP91106033A EP0452869A1 (en) 1990-04-16 1991-04-15 Method of making a semiconductor device.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9999090A JP2876543B2 (ja) 1990-04-16 1990-04-16 半導体装置及びその製造法

Publications (2)

Publication Number Publication Date
JPH03297186A JPH03297186A (ja) 1991-12-27
JP2876543B2 true JP2876543B2 (ja) 1999-03-31

Family

ID=14262085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9999090A Expired - Fee Related JP2876543B2 (ja) 1990-04-16 1990-04-16 半導体装置及びその製造法

Country Status (2)

Country Link
EP (1) EP0452869A1 (ja)
JP (1) JP2876543B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738191A (zh) * 2012-07-09 2012-10-17 中国科学院半导体研究所 一种制备量子点场效应晶体管列阵的方法
CN107732650A (zh) * 2017-11-08 2018-02-23 山西飞虹微纳米光电科技有限公司 砷化镓激光巴条及其制备方法
CN114389151B (zh) * 2020-10-21 2024-01-02 山东华光光电子股份有限公司 一种具有超晶格电子阻挡层的小功率AlGaInP红光半导体激光器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5637687A (en) * 1979-09-04 1981-04-11 Matsushita Electric Ind Co Ltd Semiconductor laser device

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
１９９０年（平成２年）春季第３７回応物学会予稿集 ２８ｐ−ＰＣ−３４ ｐ．２１６
１９９０年（平成２年）春季第３７回応物学会予稿集 ３０ｐ−Ｔ−１４ ｐ．２９４
１９９１年（平成３年）春季第３８回応物学会予稿集 ２８ａ−ＳＺＫ−５ ｐ．２１４
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６４［１］（１９８８）ｐ．４３２−４３４
Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３０［５Ｂ］（１９９１）ｐ．Ｌ９２１−Ｌ９２３

Also Published As

Publication number Publication date
EP0452869A1 (en) 1991-10-23
JPH03297186A (ja) 1991-12-27

Similar Documents

Publication Publication Date Title
US7365369B2 (en) Nitride semiconductor device
US6207973B1 (en) Light emitting devices with layered III-V semiconductor structures
EP0446764B1 (en) Quaternary II-VI semiconductor material for photonic device
JP3425185B2 (ja) 半導体素子
EP0378919B1 (en) High band-gap opto-electronic device and method for making same
US6462354B1 (en) Semiconductor device and semiconductor light emitting device
JP2900990B2 (ja) 窒化物半導体発光素子
JPH11220173A (ja) 窒化ガリウム系化合物半導体発光素子
JPH0274088A (ja) 半導体レーザ装置
JP2969979B2 (ja) オプトエレクトロニクス部品用の半導体構造
JP2891348B2 (ja) 窒化物半導体レーザ素子
EP0564915B1 (en) Methods for growing compound semiconductor layers
JP2781097B2 (ja) 半導体装置およびその製造方法
JP2876543B2 (ja) 半導体装置及びその製造法
JPH07202340A (ja) 可視光半導体レーザ
JP3371830B2 (ja) 窒化物半導体発光素子
US5585306A (en) Methods for producing compound semiconductor devices
JPH11340559A (ja) 半導体発光素子
JPH09199787A (ja) 窒化物半導体レーザ素子
JP4199835B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2512223B2 (ja) 半導体レ―ザおよびその製造方法
JP3665911B2 (ja) 半導体光素子の製造方法，及び半導体光素子
JP3005115B2 (ja) 半導体発光素子
JP3061321B2 (ja) 結晶改善された化合物半導体デバイスの製造方法
JPH0983079A (ja) 半導体素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees