JP3465349B2 - 半導体多層基板および半導体多層膜の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は異なる格子定数または極
性を有する複数の半導体結晶を同一基板上に成長する半
導体結晶構造およびその製造方法、さらにこの半導体結
晶構造を用いた半導体レーザ、発光タ゛イオート゛等の発光素
子、受光素子、光導波路素子、電子素子およびその製造
方法に関するものである。

【０００２】

【従来の技術】半導体結晶基板と格子定数が異なる半導
体結晶薄膜を成長する場合、基板を構成する原子と薄膜
を構成する原子が同様の規則性を持って連続して配列さ
れるために、半導体結晶薄膜を構成する原子の配列は立
方体から直方体へと変形する。

【０００３】この変形により半導体結晶薄膜中に応力が
発生する。２つの結晶の格子定数が異なること、すなわ
ち格子不整合により発生した応力が、結晶を構成する原
子の結合エネルギーより大きくなったときに結晶中に転
位が発生して応力が緩和される。転位とは、原子の存在
していない領域であり、転位を導入することで結晶表面
の面内に存在する原子の数を調整して、（基板の格子定
数＊面内の原子数）＝（薄膜の格子定数＊面内の原子数
｀）とすることができる。従って、格子定数の異なる２
種類の結晶を連続して成長した場合には、成長膜厚が厚
くなって薄膜内の内部応力が転位の発生エネルギー以上
になった場合に、転位を発生して応力を緩和することと
なる。しかしながら、薄膜内の転位はトラップとなり電
子の移動度を低下させたり、光子の消滅中心となる等問
題となるために、デバイスの活性領域における転位の密
度を低下させる必要があった。

【０００４】一方、基板２１と結晶成長した結晶２２の
極性が異なる場合を図１に示す。例えばＳｉは一種類の
原子で構成されているために非極性分子を構成している
が、ＧａＡｓは陽性のＧａと陰性のＡｓとで構成されて
いるために極性分子を構成する。非極性分子上に極性分
子薄膜を成長した場合には、極性不適合により極性−非
極性分子間の結合には大きなエネルギーが必要となるた
め、連続した薄膜が形成されないという問題がある。す
なわち、極性分子は非極性分子より極性分子上に存在し
た方がよりエネルギーか小さくなるために島状に成長す
る。その結果、成長が進んでそれぞれの島が大きくな
り、ぶつかりあったところに境界が発生する。この境界
をＡＰＤ２３（アンチフェーズドドメイン）という。境
界では原子が連続しておらず多くの転位を含むために、
格子定数が異なる結晶を成長した場合と同様に大きな問
題となる。この場合も同様に転位によるデバイス特性の
劣化が問題となっていた。

【０００５】基板と結晶界面付近には上述したように、
格子不整合や極性非極性による転位が発生するが、バッ
ファ層である結晶を成長し続けることで転位の密度を低
下させて、その後に成長するデバイスの活性層領域への
転位の伝播を抑制することができる。効果的な方法とし
ては組成が異なる２種類の膜膜で且つ一方に格子歪を導
入した臨界膜厚以下の薄膜を多層に積層することで、薄
膜の界面に於て転位をストップすることができる。これ
により、薄膜の成長に応じて転位密度を低下することが
できる。その後、この結晶を高温にてアニールすること
で安定した低転位の多層膜結晶基板が得られることにな
る。

【０００６】上記のように半導体基板上に格子定数また
は極性の異なる半導体結晶を成長する場合、格子不整合
または極性・非極性により発生する内部応力を厚い膜厚
の結晶を成長することで転位により吸収し良質の半導体
多層膜を得る検討が行われてきているが、図２に従来の
半導体多層膜の例を示す。

【０００７】Ｓｉ基板１上に２００度で第１のＧａＡｓ
結晶２を５０ｎｍ成長した後、５８０度で１０分アニー
ルを行い、さらに第２のＧａＡｓ結晶４を５８０度で１
μｍ成長した後３３０度で第３のＧａＡｓ５を１μｍ成
長することで、第１のＧａＡｓ２結晶内に転位を発生さ
せて応力を緩和し、第３のＧａＡｓ５結晶内には転位を
伝播させないことが可能となっている。ここでは完成度
の高い結晶を得るために（００１）面より＜０１１＞方
向に６度傾斜したＳｉ基板を用いたり、Ｓｉエピタキシ
ャル基板を用いたりすることで、さらに第２のＧａＡｓ
結晶内の転位を減少している［ヒロフミ.シモムラ、ヨシタカ.オカタ゛、ミツ
オ.カワヘ゛、インターナショナル カンファレンス オン ソリット゛ステート テ゛ハ゛イス
アント゛ マテリアリアルス、1992,S-II-8 (H. Shimomura, Yoshita
ka. Okada, Mitsuo Kawabe, International conference
on Solid State Device and Materials,1992,S-II-
8］。

【０００８】半導体発光素子および電子素子としてはＳ
ｉ基板全面にＧａＡｓ結晶を成長した後にストライプ上
に活性領域が形成されている。

【０００９】上記のように、歪多層薄膜結晶の成長とア
ニールにより転位密度が低い結晶を得ることはできる
が、良好な結晶を得るためには厚い結晶が必要となり、
長時間の結晶成長が要求されるばかりでなく、転位が発
生しても完全に応力が緩和されないことによりデバイス
作製中に多層膜結晶基板が容易に破損したり、基板の湾
曲等によるプロセスの制約等と大きな問題となる。

【００１０】ところで、極性非極性の問題はかなり解決
されつつあり、基板に傾斜をつけて結晶成長が開始する
ポイントを多くすることにより、島状成長の抑制が可能
であることが示されている。しかしながら、基板に傾斜
をつけることによりへき開性の低下や、デバイス形状の
等方性の劣化等が問題となる。

【００１１】以上のような低転位化のアプローチは厚膜
を必要とするということで大きな問題点を内包してい
る。言い替えれば、厚膜化することで低転位化は可能で
あるが、基板の破損や湾曲等の問題により量産デバイス
に適応可能とは考えられない。すなわち、厚膜の形成な
くして安定した低転位結晶を得る必要がある。

【００１２】また、Ｓｉ基板が非極性原子で構成されて
いるのに対して、成長する結晶であるＧａＡｓが極性分
子であることにより、アンチフェイズドメイン（ＡＰ
Ｄ）が発生するが、このＡＰＤを抑制する方法として、
＜１１０＞方向に２度程度の傾斜をもつ（００１）表面
を有する基板上に、結晶成長することで傾斜方向にはＡ
ＰＤの発生が抑制される。また厚膜を形成してアニール
することで、結晶表面におけるＡＰＤによる転位がきわ
めて少なくなるという報告がある（ＮＴＴ）。

【００１３】さらに、Ｓｉ基板上に酸化膜をもちいたス
トライプを形成してＧａＡｓ結晶を選択成長する方法と
して（特開平３−１７１６１７号公報、特開平３−２４
７５９７号公報）がある。２度傾斜した基板上にストラ
イプを形成してストライプの開口部に半導体結晶を選択
成長するものである。

【００１４】しかしながら、きわめて重要であるストラ
イプの方向と基板の傾斜角度の関係について言及されて
いない。また、基板の傾斜角度が２度と小さいために、
ＡＰＤの抑制効果が小さく、ストライプのと基板の傾斜
角度を同じにした場合においても薄膜結晶を形成した場
合にはＡＰＤによる転位が発生してしまい、低転位の薄
膜結晶は実現できない。半導体結晶を厚膜としてアニー
ルすることで転位を抑制できたと考えられる。

【００１５】つまり、この場合はＧａＡｓ結晶をストラ
イプの幅と同程度に厚い厚膜結晶を形成する必要がある
と共に、結晶全面に化合物結晶を成長することを目的と
しており、低転位の薄膜結晶は実現できない。

【００１６】

【発明が解決しようとする課題】上記の転位の発生を防
止するために、臨界膜厚以下の薄い結晶を成長する必要
がある。しかしながら、Ｓｉが非極性結晶であるのに対
してＧａＡｓが極性結晶であるために臨界膜厚以下でも
転位の発生が確認されている。

【００１７】本発明は上記問題点に鑑み、極性非極性に
よる転位の発生を無くするために凹凸結晶基板表面上に
半導体結晶を成長するか、または傾斜基板上にストライ
プを形成して傾斜方向と垂直な方向での極性非極性によ
る転位の発生を抑制することで異なる格子定数または極
性の複数の結晶を成長した半導体多層膜およびその製造
方法を提供すると共に、この半導体多層膜を用いて作製
した発光素子、受光素子、電子素子の構造およびその製
造方法を提供するものである。

【００１８】

【課題を解決するための手段】上記の目的を達成するた
めに本発明の半導体多層膜基板は、山状の複数の凸部を
有する半導体基板と、前記半導体基板上に形成され前記
半導体基板と格子定数の異なる半導体結晶とを有し、前
記各凸部は（１１１）面を含むと共にステップが全方向
に存在する。

【００１９】

【００２０】

【作用】本発明において、微小領域に格子不整合による
転位発生の臨界膜厚以下の結晶を成長することで上記の
問題はすべて解決される。微小領域とすることで以下に
示すメリットがある。第１に、結晶薄膜中に発生する横
方向の応力は小さくなるとともに、臨界膜厚が上昇す
る。第２に、基板に与える応力が著しく減少するため
に、基板に存在する内部応力による破損や湾曲等の問題
が無くなる。第３に、必要とされる原料が少量ですみ、
結晶成長時間も短縮される。第４に、結晶成長によりデ
バイス形状を作製することが可能となるために、デバイ
ス作製時のプロセスの簡易化が可能となる。第５に、結
晶が成長する面積が小さいために島状成長が抑制され
る。

【００２１】一方、臨界膜厚以下に薄膜化することで以
下に示すメリットがある。第１に、結晶薄膜中に発生す
る応力が小さく転位は発生しない。第２に、基板に与え
る応力が著しく減少するために、基板に存在する内部応
力による破損や湾曲等の問題が無くなる。第３に、バッ
ファ層を成長する必要が無いため、必要とされる原料が
少量ですみ結晶成長時間も短縮される。第４に、活性領
域を基板上に直接形成できるために基板のエネルギー状
態等を利用したデバイスを作製することが可能となる。

【００２２】さらに、微小領域の形状を基板の傾斜方向
に細長くすることにより極性非極性の影響を緩和でき
る。例えば、（００１）面から＜１１０＞方向に基板を
傾斜させた場合には、＜−１１０＞方向にはステップが
存在しないために、＜−１１０＞方向のＡＰＤ抑制が働
かない。＜１１０＞方向に細長い領域を形成することで
＜−１１０＞方向は短くなるために、ＡＰＤの抑制が可
能となる。

【００２３】ところで、広い領域にわたり多層膜結晶が
必要である場合には、微小領域を形成するわけにはいか
ない。この場合には、結晶の傾斜面を例えば＜１１１＞
方向とするかまたは基板表面に微小な凹凸を形成して表
面を斜面で構成することで結晶基板全表面にわたり原子
オーダのステップを形成できる。その結果、極性非極性
の問題は解決される。ただし、格子定数が異なる場合に
はきわめて薄い膜厚とする必要がある。

【００２４】以上のように、多層膜成長においては薄膜
化および微小面積化がきわめて有効である。本発明で
は、この格子定数または極性の異なる結晶同士の成長を
実現することで今までにない良好な特性を示すデバイス
を提供するものである。

【００２５】

【実施例】以下本発明の一実施例の半導体多結晶膜につ
いて、図面を参照しながら説明する。

【００２６】（実施例１）図３は本発明の実施例におけ
る半導体多層膜の構造図を示すものである。

【００２７】図３（ａ）において、３１は＜００１＞方
向の表面を有するＳｉ基板、３２は凹凸を有するＳｉ基
板表面、３３は厚み２ｎｍのＧａＡｓ結晶薄膜、３４は
１００ｎｍのＳｉ結晶薄膜である。

【００２８】本実施例では、Ｓｉ基板３２表面には格子
状レジストを用いて作製される凹凸が形成されており、
この凹凸側面は図３に示したように、（１１１）面等で
形成されている。ピッチはおよそ１００ｎｍである。側
面が（１１１）面で構成されているため、図３に示した
ように、基板３１表面は原子レベルの等高線状のステッ
プにより構成されていることになる。従って、ＳｉとＧ
ａＡｓの格子不整合率は３％程度となり、ＧａＡｓ結晶
は４ｎｍ程度の膜厚であれば臨界膜厚以下となり転位を
発生せずに安定して存在することができるが、ＧａＡｓ
結晶３３の上にＳｉ結晶薄膜３４を成長することで、Ｇ
ａＡｓの臨界膜厚が増大している。もし、Ｓｉ結晶３４
が存在しない場合には２ｎｍ程度の臨界膜厚程度であ
る。

【００２９】図３に示したように、本実施例の半導体多
層膜は基板表面に原子オーダーのステップが全ての方向
に対して存在しているために各ステップに於てＧａＡｓ
結晶３３が核生成してお互いに融合し、従って極性非極
性によるＡＰＤの発生を防止することができる。また、
ＧａＡｓ結晶膜３３は２ｎｍであり、臨界膜厚以下なの
で転位も発生しない。さらに、ＧａＡｓ結晶３３は格子
歪を有しているために、縮退が解けており、各種デバイ
スの活性領域として歪を有しない場合より良好な特性を
示す。

【００３０】なお、凹凸は多重露光法によるエッチング
で形成するが、電子ビーム等の描画法を用いてもよい
し、エッチングにより結晶表面を荒してもよい。

【００３１】以上のように、本実施例Ｓｉ基板３１表面
が凹凸を有し、原子オーダーのステップを有しており、
その上にＳｉ結晶薄膜を成長しているために、ＧａＡｓ
結晶３３をきわめて薄くしても基板全体として応力的に
釣合が取れ、ＧａＡｓ結晶３３内に転位等の発生をおさ
えることができる。

【００３２】（実施例２）図４は本発明第２の実施例に
おける半導体多結晶膜の構造図を示すものである。

【００３３】図４において、４１はＳｉ基板、４２は＜
１１０＞方向に１０度傾斜したＳｉ基板表面、４３は絶
縁膜、４４は結晶を成長する窓領域、４５は厚み２ｎｍ
のＧａＡｓ結晶薄膜、４６は１００ｎｍのＳｉ結晶薄膜
である。

【００３４】本実施例では、Ｓｉ基板表面は＜１１０＞
方向に１０度傾斜している為に＜１１０＞方向には１０
原子のテラスと１原子のステップにより表面が形成され
るため、その方向には極性非極性によるＡＰＤは発生し
ない。

【００３５】ここで、＜−１１０＞方向にはステップが
存在しないため＜−１１０＞方向に極性非極性の島状成
長を助長する表面張力が発生することが考えられるが、
本実施例では＜−１１０＞方向の幅を２μｍ長さが１ｍ
ｍと島状成長する領域より狭い窓領域を形成してそこに
選択的にＧａＡｓ結晶４５を成長しているため、島状成
長を抑制することができる。すなわち、極性非極性によ
り形成される島状結晶の大きさより窓領域の幅を小さく
することで＜−１１０＞方向のＡＰＤの発生を防止する
ことができる。

【００３６】ＧａＡｓ結晶４５の上にＳｉ結晶薄膜４６
を成長することで、ＧａＡｓの臨界膜厚は増大し、Ｇａ
Ａｓ結晶４５は臨界膜厚以下になっている。

【００３７】図４（ｂ）に示したように、本実施例の半
導体多層膜は基板４１表面に原子オーダーのステップを
有するために極性非極性によるＡＰＤは発生せず、ま
た、臨界膜厚以下であるために、転位も発生しない。さ
らに、ＧａＡｓ結晶４５は格子歪を有しているために、
縮退が解けており、各種デバイスの活性領域として歪を
有しない場合より良好な特性を得ることができる。

【００３８】本実施例においても第１の実施例と同様
に、本発明はＧａＡｓ結晶４５がきわめて薄いこと、さ
らにその上にＳｉ結晶薄膜４６を成長しているために基
板全体として応力的に釣合が取れていること、さらにＧ
ａＡｓ４５結晶内に転位等が発生しないことがポイント
となっており、従来のように絶縁膜ストライプを用いた
成長を行っていても厚膜結晶を成長していることと大き
く異なっていることを特長としている。

【００３９】（実施例３）図５は本発明第３の実施例に
おける半導体レーザの構造図を示すものである。

【００４０】図５において、５１はｎ−Ｓｉ基板、５２
は干渉露光法で、１００ｎｍピッチで＜１１０＞方向と
＜−１１０＞方向にレジストグレーティングを形成した
後に、エッチングにより凹凸をつけたＳｉ基板表面、５
３は膜厚５００ｎｍの絶縁膜、５４はＧａＡｓ結晶を成
長する窓領域、５５はエピタキシャル成長した厚み２ｎ
ｍのＧａＡｓ結晶薄膜、５６はエピタキシャル成長した
２００ｎｍのｐ−Ｓｉ単結晶薄膜、５７はｐ側電極、５
８はｎ側電極である。光出射光端面はドライエッチング
により形成し、スクライブにより素子に分離した。共振
器長は５００μｍである。なお、本実施例では、ＭＢＥ
法を用いてＧａＡｓおよびＳｉ薄膜を成長している。

【００４１】本実施例の半導体レーザは、Ｓｉ基板５１
上にＧａＡｓ５５を形成しているが、Ｓｉに対してＧａ
Ａｓの屈折率が大きいためにＧａＡｓ薄膜５５付近で光
強度が最大となり、Ｓｉ基板５１上に形成したグレーテ
ィングの凹凸によりレーザの活性層であるＧａＡｓ結晶
５５の膜厚が変調されて分布利得型のＤＦＢレーザとし
て発振する。この時、ＧａＡｓ結晶薄膜５５の膜厚が２
ｎｍと極めて薄いためにＧａＡｓ薄膜５５上に結晶成長
したＳｉ５６にはＡＰＤは発生しない。なお、発光波長
は１．１５μｍ程度でＤＦＢ発振波長は１．１μｍであ
り、１．３μｍ用ファイバアンプ励起用光源として使用
できる。また、発振閾値は２０ｍＡ、スロープ効率は５
０％となる。

【００４２】（実施例４）図６は本発明第４の実施例に
おける半導体レーザの構造図を示すものである。

【００４３】図６において、６１はｎ−Ｓｉ基板、６２
は干渉露光法で、１００ｎｍピッチで＜１１０＞方向と
＜−１１０＞方向にレジストグレーティングを形成した
後にエッチングにより凹凸をつけたＳｉ基板表面、６３
はエピタキシャル成長した厚み２ｎｍのＩｎＧａＡｓ結
晶薄膜、６４はエピタキシャル成長した２００ｎｍのｐ
−Ｓｉ単結晶薄膜、６５はエピタキシャル成長した膜厚
１μｍのｎ−Ｓｉ単結晶薄膜、６６は電極である。素子
の外形は第３の実施例と同様に作製した。

【００４４】本実施例の半導体レーザは、上記第３の実
施例の半導体レーザと比較してＩｎＧａＡｓ活性層６３
の側面が絶縁膜ではなく、ｐ−Ｓｉ６４により覆ってい
る点が異なる。

【００４５】本実施例の半導体レーザは注入した電流は
ｐ−Ｓｉ層６４で狭索された後、活性層６３に注入され
るが、発光波長は１．８μｍ程度でＤＦＢ発振波長は
１．７μｍであり、発振閾値は１０ｍＡ、スロープ効率
は５０％である。このように活性層への結晶欠陥の伝播
が抑制されて低閾値化が実現されるのは、活性層６３側
面をＳｉ結晶で覆っていることに基づくものである。

【００４６】（実施例５）図７は本発明第５の実施例に
おける半導体受光素子の構造図を示すものである。

【００４７】図７において、７１は＜１１０＞方向に１
０度傾斜したｎ−Ｓｉ基板、７２は絶縁膜、７３はＧａ
Ａｓ結晶を成長する窓領域、７４はエピタキシャル成長
した厚み２ｎｍのＩｎＧａＡｓ結晶薄膜、７５はエピタ
キシャル成長した１００ｎｍのｐ−Ｓｉ単結晶薄膜、７
６はｐ側電極、７７はｎ側電極である。窓領域は５０μ
ｍピッチで１０本平行に形成し一端をｐ側電極でまとめ
ている。窓領域の長さは５００μｍである。なお、本実
施例では、ＭＢＥ法を用いてＩｎＧａＡｓおよびＳｉ薄
膜を成長している。

【００４８】ＩｎＧａＡｓはＳｉに対して格子定数が大
きいために圧縮歪が導入されることが考えられる。しか
しながら、本実施例の半導体レーザはＳｉ基板７１を＜
１１０＞方向に１０度傾斜させ、また光吸収層であるＩ
ｎＧａＡｓ薄膜７４は歪が無い場合においては２．６μ
ｍ程度となるＩｎＡｓに近い組成としている。

【００４９】その結果、受光波長は２μｍ程度まで可能
となり、広い波長範囲で均一な変換効率の受光素子が実
現される。変換効率は９８％であった。特に、ＭＳＭホ
トダイオードでありながら、光吸収層はｐ−ｉ−ｎ構成
としているためにリーク電流が小さく、雑音特性も良好
である。

【００５０】またＳｉの受光素子の受光可能波長が１．
４μｍ程度までであるため、それ以上の波長の受光素子
としてＳｉのＩＣと集積化して、低雑音で高利得かつ高
速の受光素子を得ることができる。

【００５１】（実施例６）図８は本発明第６の実施例に
おける半導体光導波路の構造図を示すものである。

【００５２】図８において、８１は＜１１０＞方向に１
０度傾斜したｎ−Ｓｉ基板、８２は絶縁膜、８３はＧａ
Ａｓ結晶を成長する窓領域、８４はエピタキシャル成長
した厚み２ｎｍのＩｎＧａＡｓ結晶薄膜、８５はエピタ
キシャル成長した５ｎｍのＳｉ単結晶薄膜、８６はＧａ
Ａｓ結晶薄膜とＳｉ単結晶薄膜より成るペア数５０の導
波路層、８７は絶縁膜、８８はｐ側電極、８９はｎ側電
極、９０は屈折率変調器である。なお、本実施例では、
ＭＢＥ法を用いてＧａＡｓおよびＳｉ薄膜を成長してい
る。

【００５３】本実施例の半導体光導波路において、Ｇａ
ＡｓはＳｉに対して屈折率が大きいために光が内部に閉
じ込められるが、電極に電圧を印可することで導波層路
８６内の屈折率が変化して光の位相が変わり、合波した
後の出射光に強度変調を与えることができる。また、Ｓ
ｉのように安価でかつ強度の高い半導体結晶を基板とし
て用いることで大面積に光ＩＣを構成できる。特に図８
に示したような光変調器の場合導波層路領域で１ｍｍ程
度、屈折率変調器領域で２００μｍ程度の長さが必要と
なるためにＧａＡｓ基板上に素子を構成した場合には極
めて高価なものとなる。

【００５４】（実施例７）図９は本発明第７の実施例に
おける半導体電子素子の構造図を示すものである。

【００５５】図９において、９１は＜１１０＞方向に１
０度傾斜したｎ−Ｓｉ基板、９２は絶縁膜、９３は結晶
薄膜を成長する窓領域、９４はエピタキシャル成長した
厚み２ｎｍのＧａＡｓ結晶薄膜、９５は２ｎｍのＩｎＧ
ａＡｓ結晶薄膜、９６はエピタキシャル成長した１０ｎ
ｍのＳｉ単結晶薄膜、９７はソース電極、９８はゲート
電極、９９はドレイン電極である。窓領域の長さは３０
０μｍである。なお、本実施例では、ＭＢＥ法を用いて
ＧａＡｓ，ＩｎＧａＡｓおよびＳｉ薄膜を成長してい
る。

【００５６】本実施例の半導体電子素子において、Ｉｎ
ＧａＡｓ９５が活性層として機能し、移動度100000cm2/
secがえられ、ゲート電極に電圧を印可することでＩｎ
ＧａＡｓ層９５に空乏層が形成されてソース９７とドレ
イン９９電極間に流れる電流を制御することができる。
また、ＩｎＧａＡｓ層９５はドーピングしていないため
に電子の移動度が大きく、さらにＩｎＧａＡｓ層９５に
歪が導入されているために移動度は更に大きくなり、相
互コンダクタンスとしてｇｍ＝２５０Ａ／Ｖが得られ
る。

【００５７】第３〜第７の実施例において、表面に凸部
を有する半導体基板を用いても、（００１）面と異なる
面を有しその表面にストライプ状に結晶成長領域が形成
されている半導体基板を用いても同様の効果を得ること
ができる。

【００５８】（実施例８） 上記の第１〜第７の実施例においては、本発明の実施例
における半導体多層膜や半導体レーザなどについて説明
したが、以下では半導体結晶薄膜基板や半導体レーザな
どの製造方法について説明する。

【００５９】図１０は本発明第８の実施例における半導
体結晶薄膜基板の製造方法を示すものである。

【００６０】図１０において、（００１）表面を有する
Ｓｉ基板１０１上にＳｉ１０２を３μｍエピタキシャル
成長するＳｉ成長工程（ａ）と、基板上に＜１１０＞方
向及び＜−１１０＞方向にレジストによる回折格子１０
３を作製したのちフッ酸で回折格子をＳｉ基板上に転写
する回折格子作製工程（ｂ）と、レジストを除去した後
にＳｉ基板全面に膜厚２ｎｍのＧａＡｓ薄膜結晶１０４
および膜厚１００ｎｍのＳｉ結晶薄膜１０５をＭＢＥに
より成長する工程（ｃ）より半導体薄膜結晶基板を得
る。

【００６１】本実施例では成長温度を６５０度と低温に
してＳｉとＧａＡｓ原子間の拡散を抑制しているが、こ
の時回折格子１０３のピッチは１００ｎｍ程度とし、エ
ッチング深さは２０ｎｍ程度である。この回折格子１０
３により基板全面に原子レベルのステップが生じるた
め、薄膜の結晶成長領域を細長く限定しなくても極性非
極性分子を成長できる。ＧａＡｓ層１０４の臨界膜厚は
３．５ｎｍ程度である。なお、基板表面は鏡面であった
が、格子定数の違いによる基板の僅かのたわみが確認さ
れた。

【００６２】本実施例における半導体結晶薄膜基板の製
造方法では干渉露光法による回折格子によりレジストマ
スクを作製したが、１μm幅で２μmピッチ程度のライン
アンドスペースを有するフォトマスクを使用して露光を
行い、基板表面に凹凸を形成することも可能である。も
っとも、回折格子によるレジストマスクのほうがピッチ
を１００ｎｍ以下に小さくできると共に、凹凸の斜面の
傾斜が小さいために均一なテラスの幅が実現されるため
に効果的である。

【００６３】また凹凸を作製する場合、マスクのライン
の方向を＜２１０＞または＜１２０＞方向とすること
で、１回の露光で基板表面に均一な凹凸を形成できる
が、この場合凹凸をＤＦＢレーザの回折格子としては使
用できない。従って、へき開によりＤＦＢレーザの回折
格子として使用する場合には、へき開の方向はラインの
方向に同じく＜１１０＞または＜−１１０＞方向を向い
ている必要がある。この場合は、＜１１０＞方向にフォ
トマスクか回折格子で露光を行った後、さらに＜−１１
０＞方向に重ねて露光することで基板面内に均一に凹凸
を形成できる。

【００６４】（実施例９）図１１は本発明第９の実施例
における半導体結晶薄膜基板の製造方法を示すものであ
る。

【００６５】図１１において、（００１）面から＜１１
０＞方向に１０度傾斜した表面を有するＳｉ基板１１１
上にＳｉ１１２を３μｍエピタキシャル成長した後、Ｓ
ｉＯ ₂１１３を５００ｎｍ堆積するＳｉ成長工程（ａ）
と、レジストを基板前面に塗布した後、基板上に＜１１
０＞方向に細長くレジストを露光し、露光された領域１
１４にある絶縁膜をフッ化水素酸で除去するストライプ
作製工程（ｂ）と、レジストを除去した後、ストライプ
窓部にＳｉバッファ結晶１１５、ＧａＡｓ結晶１１６お
よびＳｉ結晶１１７を成長する薄膜成長工程（ｃ）より
半導体薄膜結晶基板を得る。

【００６６】本実施例において、結晶成長はＭＢＥ法に
て行った。ストライプ作製工程（ｂ）において、＜ー１
１０＞方向の幅が２μｍ、＜１１０＞方向の長さが３０
０μｍの窓領域が得られるようにレジストにより絶縁膜
をエッチング除去するが、このエッチングについては、
窓領域の絶縁膜の除去には基板にダメージが入らないよ
うにウエットエッチングを行っている。

【００６７】薄膜形成工程（ｃ）において、良好なＧａ
Ａｓ／基板界面を得るためにＳｉ基板１１１上にＳｉ結
晶１１２をエピタキシャル成長した後に膜厚が２ｎｍの
ＧａＡｓ薄膜１１６と膜厚２００ｎｍのＳｉ結晶１１７
を成長するが、その際、半導体結晶はＳｉＯ₂１１３上
には成長せずＳｉ０２１１３のない窓領域に選択的に成
長する。その結果、成長した結晶は窓領域と同様な形状
となる。

【００６８】本実施例においても第８の実施例と同様
に、成長温度を６５０度と低温にしてＳｉとＧａＡｓ原
子間の拡散を抑制している。（００１）面から＜１１０
＞方向に１０度傾けることで１原子のステップに対して
約１０原子のテラスが存在することとなる。１０原子程
度と小さいテラスの場合は、極性非極性によるＡＰＤの
発生は認められない。

【００６９】また、Ｓｉ基板表面は＜１１０＞方向に傾
いているために、＜−１１０＞方向にはステップが存在
せず、極性非極性によるＡＰＤの発生が考えられるが、
幅２μｍと小さいために、１個の結晶粒で覆われ、ＡＰ
Ｄは発生しない。Ｓｉ結晶薄膜１１７は、ＧａＡｓ結晶
薄膜の表面保護と格子歪の安定化のために設けられてい
る。

【００７０】上記した方法により成長した結晶薄膜表面
は鏡面状態で、強いフォトルミネッセンス発光が観察さ
れ、これより結晶中には殆ど転位が存在していないこと
がわかる。本実施例では、結晶を基板の一部に成長して
いるために、結晶のある部分にだけ格子歪による僅かの
変形を生ずるが、基板の大部分には結晶が存在していな
いため基板全体としては、きわめて僅かの応力となり基
板の変形は認められなかった。また、基板内に応力が発
生していないために残留応力による結晶の割れ等がな
く、歩留まりが向上する。さらに、基板の変形が無いた
めにフォトリソグラフィ等による像のぼやけ等が無く、
基板前面に均一な露光条件が得られ、歩留まりが向上す
る。

【００７１】（実施例１０）図１２は本発明第１０の実
施例における半導体レーザの製造方法を示すものであ
る。

【００７２】図１２において、ｎ−Ｓｉ基板１２１上に
Ｓｉ結晶１２２をエピタキシャル成長するＳｉエピタキ
シャル成長工程（ａ）と、基板前面にレジスト１２３を
塗布した後に干渉露光法で１００ｎｍピッチで＜１１０
＞方向と＜−１１０＞方向にレジストの回折格子を形成
したのちエッチングにより凹凸１２４をつけるエッチン
グ工程（ｂ）と、厚み２ｎｍのＩｎＧａＡｓ結晶薄膜１
２５と、２００ｎｍのｐ−Ｓｉ単結晶薄膜１２６をエピ
タキシャル成長する薄膜成長工程（ｃ）と、絶縁膜１２
７をマスクとしてエッチイングにより幅２μm、長さ３
００μmのストライプ１２８状に薄膜結晶をエッチング
して活性領域を形成するストライプ工程（ｄ）と、膜厚
１μｍのｎ−Ｓｉ単結晶薄膜１２９を選択成長した後に
絶縁膜を除去し、基板両面に電極１３０を蒸着する選択
成長工程（ｅ）より半導体レーザ構造を得る。

【００７３】本実施例は干渉露光法による回折格子１２
４を有しており、ＩｎＧａＡｓ活性層１２５は回折格子
に１２４よる凹凸により膜厚が同じ周期で変動する。そ
の結果、利得結合型のＤＦＢレーザが実現される。

【００７４】また、レーザの端面はドライエッチによる
垂直エッチングで形成し、素子分離はソーイングにて行
っている。これは、Ｓｉ基板１２１の壁開性が悪いため
であり、ＧａＡｓ基板状にＩｎＰ基板を成長するような
場合には、へき開レーザの端面を形成できる。なお、本
実施例に於て、第９の実施例を応用してストライプを設
けてそこにレーザの活性層を形成してもよい。

【００７５】（実施例１１）図１３は本発明第１１の実
施例における半導体電子素子の製造方法を示すものであ
る。

【００７６】図１３において、＜１１０＞方向に１０度
傾斜したｎ−Ｓｉ基板１３１上に、ＳｉＯ₂１３２絶縁
膜を５００ｎｍ堆積するＳｉ結晶成長工程（ａ）と、基
板前面にレジスト１３３を塗布した後、結晶薄膜を成長
する幅１μm長さ３００μmの窓領域１３４をウェットエ
ッチングにより形成するエッチング工程（ｂ）と、レジ
ストを除去した後、厚み１００ｎｍのＳｉ結晶薄膜１３
５、厚み２ｎｍのＧａＡｓ結晶薄膜１３６、２ｎｍのＩ
ｎＧａＡｓ結晶薄膜１３７、厚み２ｎｍのＧａＡｓ結晶
薄膜１３６、１００ｎｍのＳｉ単結晶薄膜１３８をエピ
タキシャル成長するした後、ＳｉＯ₂絶縁膜１３９を５
０ｎｍ堆積する薄膜成長工程（ｃ）、とソース、ゲー
ト、ドレイン電極１４０を蒸着する工程（ｄ）より半導
体電子素子構造を得る。なお、本実施例では、ＭＢＥ法
を用いてＧａＡｓ，ＩｎＧａＡｓおよびＳｉ薄膜を成長
した。

【００７７】本実施例の半導体電子素子において、活性
層の膜厚はＧａＡｓとＩｎＧａＡｓ層で６ｎｍと厚くな
るが両面をＳｉとしているために安定して歪結晶が得ら
れ、特に、３種類の結晶を用いてデバイス構造を実現す
る場合は活性層に導入される歪は圧縮も引っ張りも可能
となる。すなわち、Ｓｉ上にＩｎＧａＡｓを成長した場
合には常に引っ張り歪となるが、Ｓｉ上にＧａＡｓをバ
ッファ層としてＩｎＧａＡｓ活性層を成長した場合に
は、ＩｎＧａＡｓ層に導入される歪はＧａＡｓとＩｎＧ
ａＡｓ結晶の相互の格子定数によって決まるために圧縮
歪でも引っ張り歪みでもどちらも導入できる。

【００７８】なお、本実施例に於て、第８の実施例に示
した凹凸を応用して基板前面に結晶を成長した後、活性
領域のみエッチングやイオンインプランテーション等に
より形成してもよい。

【００７９】（実施例１２）以下に、本発明の量子ドッ
トを利用した半導体多結晶膜及び半導体レーザについて
説明する。

【００８０】図１４は本発明第１２の実施例における半
導体多結晶膜の構造図を示すものである。

【００８１】図１４において、１４１は＜００１＞方向
の表面を有するＳｉ基板、１４２は厚み３μmのＳｉ結
晶薄膜、１４３は厚み高さ２ｎｍのＧａＡｓドット、１
４４は１００ｎｍのＳｉ結晶薄膜である。

【００８２】本実施例では、Ｓｉ基板１４１表面にはス
テップの無い（００１）面を持つ。ステップが無いため
に結晶は結晶平面にランダムに結晶成長し、均一なＧａ
Ａｓ結晶の核生成が実現される。また、ＳｉとＧａＡｓ
との極性が異なるためにＧａＡｓは３次元成長を生じて
ドット状の成長が実現される。

【００８３】結晶成長はＭＢＥで７５０度にて行ってお
り、成長温度が比較的高いために基板表面での原子の移
動速度が大きくなり、均一なドット１４３の形成が実現
される。また、上記した均一な量子ドット１４３の形成
により、量子井戸を形成した場合に対して５０倍のＰＬ
発光強度が得られる。一方、結晶成長温度が高いほどド
ットの数は減少するが一つのドットの大きさは大きくな
り、ドットとドットは融合してはならず、かつドットの
間は５ｎｍ以上離れている必要があるために成長温度は
７５０度と比較的高くする必要があった。

【００８４】また、Ｓｉ結晶薄膜１４２は基板に存在す
るステップを抑制するために３μm程度積層される。基
板内に転位が存在している場合その影響を受けてＧａＡ
ｓが均一に成長できないという問題がある。本実施例で
は基板前面に結晶が成長するが、結晶間のスペースが大
きいために特に基板のそり等の問題は発生しない。

【００８５】（実施例１３）図１５は本発明第１３の実
施例における半導体レーザの構造図を示すものである。

【００８６】図１５において、１５１は表面にステップ
の無い（００１）ｎ−Ｓｉエピ基板、１５２は厚み１０
ｎｍのＳｉバッファ層、１５３は厚み２ｎｍのエピタキ
シャル成長したＧａＡｓドット結晶、１５４は厚み１０
ｎｍのＳｉ単結晶薄膜、１５５はＧａＡｓ結晶薄膜１５
３とＳｉ単結晶薄膜１５４より成るペア数１０の多重量
子ドット層、１５６はｐ−Ｓｉ層、１５７は絶縁膜、１
５８はｐ側電極、１５９はｎ側電極である。

【００８７】本実施例は、第１２の実施例に示した量子
ドットを半導体レーザに適応したものであり、ＭＢＥ法
を用いてＧａＡｓドットとＳｉ薄膜を成長した。半導体
レーザとしての利得を得るためには１層のＧａＡｓドッ
トでは不十分であり、従ってＧａＡｓドット１５３を１
０層積層することで半導体レーザを実現する。

【００８８】（実施例１４） 図１６は本発明第１４の実施例における半導体レーザの
製造方法を示すものである。

【００８９】図１６において、表面にステップの無い
（００１）ｎ−Ｓｉエピ基板１６１、厚み１０ｎｍのＳ
ｉバッファ層１６２を成長するＳｉ結晶成長工程（ａ）
と、厚み２ｎｍのエピタキシャル成長したＧａＡｓドッ
ト結晶１６３と、厚み１０ｎｍのＳｉ単結晶薄膜１６４
を交互に成長してえられるペア数１０の多重量子ドット
層１６５とｐ−Ｓｉクラッド層１６６を成長する活性層
成長工程（ｂ）と、絶縁膜１６７をマスクとしてエッチ
イングにより幅２μm、長さ３００μmのストライプ状に
薄膜結晶をエッチングして活性領域を形成するストライ
プ工程（ｃ）と、膜厚１μｍのｎ−Ｓｉ単結晶薄膜１６
８を選択成長した後に基板両面に電極１６９を蒸着する
選択成長工程（ｄ）より半導体レーザ構造を得る。

【００９０】本実施例は、第１３の実施例に示した量子
ドット半導体レーザを実現する製造方法であり、ＭＢＥ
法を用いてＧａＡｓドット１６３とＳｉ薄膜を成長して
いる。ＧａＡｓドット１６３を成長した後、Ｓｉ結晶１
６４を１０ｎｍ成長することで平坦面が得られるが、こ
れはＧａＡｓドット１６３の高さが２ｎｍ程度と低いこ
とと、Ｓｉ結晶がＧａＡｓドット１６３上に成長しにく
いためにＧａＡｓドットが平坦に埋め込まれたためであ
る。

【００９１】なお、以上の実施例において、結晶成長方
法はＭＢＥ法としたが、ＭＯＶＰＥ法、ガスソースＭＢ
Ｅ、ＭＯＭＢＥ法のみならず、ハイドライドＶＰＥ法な
ど他の成長方法を用いてもよい。また、実施例では半導
体レーザを代表的に示しているが、同様な方法で受光素
子、光導波路、電子素子を作製することができる。

【００９２】さらに、結晶基板の伝導性としてｎ型基板
を使用したが、ｐ型基板でもよい。

【００９３】

【発明の効果】以上のように本発明は、（１）半導体基
板上に微小な凹凸を形成することで、（２）半導体基板
の傾斜方向に長細い結晶成長領域を形成することで、格
子定数または極性の異なる結晶に対して結晶性良い成長
を実現する。

【００９４】また、（３）平坦な半導体基板を用いるこ
とで均一な量子ドットの形成を実現する。さらに、これ
らの結晶を半導体発光素子、受光素子、光導波路素子、
電子素子に応用することで素子特性の飛躍的向上を実現
できる。とくに、化合物半導体よりなるこれらの素子を
Ｓｉ基板状に形成することで、歩留まりの向上、強度の
向上、低下価格化、高集積化、高速化が実現できる。

【図面の簡単な説明】

【図１】従来のＳｉ基板上ＧａＡｓ結晶成長基板の構造
図

【図２】非極性結晶上の極性結晶成長時の結晶表面の概
略断面図

【図３】本発明の第１の実施例における半導体多層膜の
構造断面図

【図４】本発明の第２の実施例における半導体多層膜の
構造断面図および斜視図

【図５】本発明の第３の実施例における半導体レーザの
構造断面図

【図６】本発明の第４の実施例における半導体レーザの
構造断面図

【図７】本発明の第５の実施例における受光素子の構造
断面図および斜視図

【図８】本発明の第６の実施例における光導波路の構造
断面図および平面図

【図９】本発明の第７の実施例における電子素子の構造
断面図

【図１０】本発明の第８の実施例における半導体多層膜
の製造工程図

【図１１】本発明の第９の実施例における半導体多層膜
の製造工程図

【図１２】本発明の第１０の実施例における半導体レー
ザの製造工程断面図

【図１３】本発明の第１１の実施例における電子素子の
製造工程図

【図１４】本発明の第１２の実施例における半導体多層
膜の構造斜視図

【図１５】本発明の第１３の実施例における半導体レー
ザの構造断面図

【図１６】本発明の第１４の実施例における半導体レー
ザの製造工程断面図

【符号の説明】

１ Ｓｉ基板 ２ 第１のＧａＡｓ結晶 ３ 第２のＧａＡｓ結晶 ４ 第３のＧａＡｓ結晶 ２１ 基板 ２２ 成長した結晶 ２３ ＡＰＤ ３１ Ｓｉ基板 ３２ 凹凸基板表面 ３３ ＧａＡｓ結晶薄膜 ３４ Ｓｉ結晶薄膜 ３５ ステップ ４１ Ｓｉ基板 ４２ 傾斜基板表面 ４３ 絶縁膜 ４４ 窓領域 ４５ ＧａＡｓ結晶薄膜 ４６ Ｓｉ結晶薄膜 ４７ ステップ ５１ Ｓｉ基板 ５２ 凹凸基板表面 ５３ 絶縁膜 ５４ 窓領域 ５５ ＧａＡｓ結晶薄膜 ５６ ｐ−Ｓｉ結晶薄膜 ５７ ｐ側電極 ５８ ｎ側電極 ６１ Ｓｉ基板 ６２ 凹凸基板表面 ６３ ＩｎＧａＡｓ結晶薄膜 ６４ ｐ−Ｓｉ結晶薄膜 ６５ ｎ−Ｓｉ結晶薄膜 ６６ 電極 ７１ Ｓｉ基板 ７２ 絶縁膜 ７３ 窓領域 ７４ ＩｎＧａＡｓ結晶薄膜 ７５ ｐ−Ｓｉ結晶薄膜 ７６ ｐ側電極 ７７ ｎ側電極 ８１ Ｓｉ基板 ８２ 絶縁膜 ８３ 窓領域 ８４ ＩｎＧａＡｓ結晶薄膜 ８５ ｐ−Ｓｉ結晶薄膜 ８６ 導波路層 ８７ 絶縁膜 ８８ ｐ側電極 ８９ ｎ側電極 ９１ Ｓｉ基板 ９２ 絶縁膜 ９３ 窓領域 ９４ ＧａＡｓ結晶薄膜 ９５ ＩｎＧａＡｓ結晶薄膜 ９６ ｐ−Ｓｉ結晶薄膜 ９７ ソース電極 ９８ ゲート電極 ９９ ドレイン電極 １０１ Ｓｉ基板 １０２ Ｓｉ結晶薄膜 １０３ 回折格子 １０４ ＧａＡｓ結晶薄膜 １０５ Ｓｉ結晶薄膜 １１１ Ｓｉ基板 １１２ Ｓｉ結晶薄膜 １１３ ＳｉＯ₂絶縁膜 １１４ 露光領域 １１５ Ｓｉバッファ結晶 １１６ ＧａＡｓ結晶薄膜 １１７ Ｓｉ結晶薄膜 １２１ Ｓｉ基板 １２２ Ｓｉ結晶薄膜 １２３ レジスト １２４ 凹凸基板表面 １２５ ＩｎＧａＡｓ結晶薄膜 １２６ ｐ−Ｓｉ結晶薄膜 １２７ 絶縁膜 １２８ ストライプメサ １２９ ｎ−Ｓｉ結晶薄膜 １３０ 電極 １３１ Ｓｉ基板 １３２ 絶縁膜 １３３ レジスト １３４ 窓領域 １３５ Ｓｉ結晶薄膜 １３６ ＧａＡｓ結晶薄膜 １３７ ＩｎＧａＡｓ結晶薄膜 １３８ Ｓｉ結晶薄膜 １３９ 絶縁膜 １４０ 電極 １４１ Ｓｉ基板 １４２ Ｓｉ結晶薄膜 １４３ ＧａＡｓドット １４４ Ｓｉ結晶薄膜 １５１ Ｓｉ基板 １５２ Ｓｉ結晶薄膜 １５３ ＧａＡｓドット １５４ Ｓｉ結晶薄膜 １５５ 多重量子ドット層 １５６ ｐ−Ｓｉ １５７ 絶縁膜 １５８ ｐ側電極 １５９ ｎ側電極 １６１ Ｓｉ基板 １６２ Ｓｉバッファ層 １６３ ＧａＡｓドット １６４ Ｓｉ結晶薄膜 １６５ 多重量子ドット層 １６６ ｐ−Ｓｉ １６７ 絶縁膜 １６８ ｎ−Ｓｉ １６９ 電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松井 康 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平１−179788（ＪＰ，Ａ) 特開 平２−288283（ＪＰ，Ａ) 特開 平２−161718（ＪＰ，Ａ) 特開 平５−206565（ＪＰ，Ａ) 特開 平７−147461（ＪＰ，Ａ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 山状の複数の凸部を有する半導体基板
   と、前記半導体基板上に形成され前記半導体基板と格子
   定数の異なる半導体結晶とを有し、前記各凸部は（１１
   １）面を含むと共にステップが全方向に存在する、半導
   体多層基板。
2. 【請求項２】 半導体基板表面にそれぞれ（１１１）面
   を含むと共にステップが全方向に存在する山状の複数の
   凸部を形成する凸部形成工程と、前記半導体基板表面に
   前記半導体基板と格子定数の異なる半導体結晶を成長す
   る半導体結晶成長工程を有する、半導体多層膜の製造方
   法。
3. 【請求項３】 凸部を形成した後、半導体基板上にバッ
   ファ層として前記半導体と格子定数及び極性が等しいか
   または近い半導体膜を結晶成長するバッファ層形成工程
   を付加した、請求項２に記載の半導体多層膜の製造方
   法。
4. 【請求項４】 半導体基板表面に（１１１）面を含むと
   共にステップが全方向に存在する山状の複数の凸部を形
   成する凸部形成工程と、 前記半導体基板表面に前記半導体基板と格子定数の異な
   る半導体結晶を成長する半導体結晶成長工程と、 前記半導体結晶全面および前記半導体基板裏面に電極を
   形成する電極形成工程とを有する、半導体発光素子の製
   造方法。