JP2669895B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、バイポーラトランジスタ等の半導体装置の
製造方法、特にそのメタル配線形成に関するものであ
る。

（従来の技術） 従来、このような分野の技術として、例えば第２図
（ａ）〜（ｅ）のようなものがあった。以下、その構成
を図を用いて説明する。

第２図（ａ）〜（ｅ）は、従来のnpn形バイポーラト
ランジスタの製造方法を示す製造工程図である。このト
ランジスタは、次のような工程（Ｉ）〜（Ｖ）を経て製
造される。

（Ｉ） 第２図（ａ）の工程 シリコンから成る半導体基板21上にエピタキシャル成
長法を用いてエピタキシャル層22を形成する。前記エピ
タキシャル層22の底部には拡散法等により、コレクタ抵
抗低減のための埋込み層23aが形成される。前記埋込み
層23aの上部には、前記コレクタ抵抗の低減効率を上げ
るためにコレクタ領域23が連続して形成され、さらにベ
ース領域24、エミッタ領域25が順次形成される。その
後、CVD（Chemical Vapour Deposition:化学的気相成
長）法等を用いて、酸化膜によって絶縁膜26を形成す
る。

（II） 第２図（ｂ）の工程 絶縁膜26上にレジストを塗布し、そのレジストに図示
しない所望の配線パターンレイアウトを露光により転写
してメタル配線用のレジストパターン27を選択的に形成
する。

このレジストパターン27形成（パターニング）は、コ
レクタ領域23、ベータ領域24及びエミッタ領域25内の配
線を行う箇所にのみ絶縁膜26を開孔するために行うもの
である。絶縁膜26の開孔を行う箇所と重なるレジストパ
ターン27上には、レジスト開孔部27aが形成されてい
る。

（III） 第２図（ｃ）の工程 レジストパターン27をマスクにして、絶縁膜26にエッ
チングを施すことによりコンタクト孔26aが形成され
る。さらに、蒸着もしくはスパッタ法等にてアルミニウ
ム（Al）等からなるメタル膜28を堆積する。

（IV） 第２図（ｄ）の工程 メタル膜28上にレジストを塗布し、ホトリソグラフィ
技術を用いてそのレジストを選択的に除去し、レジスト
パターン29を形成する。

（Ｖ） 第２図（ｅ）の工程 レジストパターン29をマスクにエッチングを行ってメ
タル膜28を選択的に除去し、メタル配線30を形成する。
これにより、所望のnpn形バイポーラトランジスタが得
られる。

（発明が解決しようとする課題） しかしながら、上記の製造方法で、次のような課題が
あった。

半導体装置の高集積化、高密度化に伴いコンタクト孔
26aの微細化が要求されるが、ホトリソグラフィ技術に
より、第２図（ｂ）のレジストパターン27を形成するに
あたり、図示しない所望の配線パターンレイアウトをレ
ジストに露光して転写する。その際、光等を用いて露光
を行うが、前記配線パターンレイアウトの微細化が進む
につれて光等の波長が従来のものでは回折や散乱等の支
障を生じ、さらに波長の短いものが要求されるといった
問題が生じる。そのため、微細なレジスト開孔部27aの
形成が困難になり、従って微細なコンタクト孔26aの開
孔を高精度に行うことが困難であった。

さらに、コンタクト孔26aに配線用のメタル膜28を堆
積する場合に、コンタクト孔26aの微細化が進むにつれ
てコンタクト孔26aの開口寸法と高さの比（アスペクト
比）が大きくなると、コンタクト孔26aにメタルが完全
に埋まらず、半導体素子領域上のコンタクト孔26aとメ
タル配線30との良好なオーミックコンタクトを得ること
が困難であった。

本発明は、前記従来技術がもっていた課題として、微
細な開孔を高精度に行うことが困難な点と、メタル配線
の良好なオーミックコンタクト形成が困難な点について
解決した半導体装置の製造方法を提供するものである。

（課題を解決するための手段） 本発明は前記課題を解決するために、半導体基板内に
半導体素子領域を形成する素子形成工程と、前記半導体
素子領域上に選択的にメタル配線を形成する配線形成工
程とを有する半導体装置の製造方法において、前記配線
形成工程を次のように構成したものである。即ち、前記
半導体素子領域におけるコンタクト形成予定領域上に選
択的にマスクパターンを形成する第１の工程と、前記マ
スクパターンをマスクとして、前記半導体基板の全面を
エッチングして前記半導体素子領域上に所定の高さの突
出形状のコンタクト部を形成する第２の工程と、前記半
導体基板上に絶縁膜を形成した後、前記コンタクト部の
上面まで全面にエッチングを施す第３の工程と、前記絶
縁膜を等方的にエッチングして前記コンタクト部の上部
側面を露出させる第４の工程と、前記半導体基板上に選
択的にメタル配線を形成し、そのメタル配線と前記コン
タクト部の上部とを接続させる第５の工程とを、順に施
して配線を形成する。

（作 用） 本発明によれば、以上のように半導体装置の製造方法
を構成したので、第１の工程は半導体素子領域上の所定
位置にコンタクト部が形成されるようにし、第２の工程
はコンタクト部を所定の高さに突出させるようにする。
第３の工程は半導体基板の表面を平坦化するようにし、
第４の工程は絶縁膜表面からコンタクト部を露出させる
ようにする。第５の工程は所定位置にメタル配線を形成
するようにする。従って前記課題を解決することができ
る。

（実施例） 第１図（ａ）〜（ｋ）は、本発明の実施例を示す半導
体装置、例えばnpn形バイポーラトランジスタの製造工
程図である。以下、第１図（ａ）〜（ｋ）を参照しつつ
各工程（ｉ）〜（xi）を説明する。

（ｉ） 第１図（ａ）の工程 シリコン（Si）等から成るｐ形半導体基板１上にエピ
タキシャル成長法等によりｎ形エピタキシャル層２を形
成する。ｎ形エピタキシャル層２の底部には、半導体素
子領域分離のためのｐ形埋込み層７が形成され、その上
部にはSiO₂等を用いて酸化膜分離領域6aが形成されてい
る。ｐ形埋込み層７及び酸化膜分離領域6aに囲まれた内
側には半導体素子領域Ａが形成される。半導体素子領域
Ａ内のｎ形エピタキシャル層２底部にはコレクタ抵抗低
減のためのｎ形埋込み層3bが形成され、そのコレクタ抵
抗低減の低減効率を上げるために、ｎ形埋込み層3bに連
続してｎ形コレクタ領域３が形成される。さらにｐ形ベ
ータ領域４、ｎ形エミッタ領域５が順次形成される。以
上の各領域を形成する際に、処理後の酸洗浄等のために
必然的にSiO₂膜等の酸化膜６が形成される。

（ii） 第１図（ｂ）の工程 酸化膜６を例えばフッ酸（HF）等を主成分とする水溶
液等でエッチングし剥離することにより、平坦な半導体
基板表面2aを形成する。

（iii） 第１図（ｃ）の工程 前記（ii）の工程で形成された半導体基板表面2a上に
Si₃N₄膜等の窒化膜８を、その上面にSiO₂等の酸化膜９
を低温CVD（Chemical Vapour Deposition:化学的気相成
長）法等により形成する。次に、酸化膜９上に図示しな
いレジストを塗布し、ホトリソグラフィ技術を用いてレ
ジストを選択的に除去し、メタル配線を行う箇所のレジ
ストパターン10を形成する。

（iv） 第１図（ｄ）の工程 レジストパターン10をマスクとして、ドライエッチン
グ技術等を用いて前記（iii）の工程で形成された酸化
膜９、窒化膜８の全面に順次、選択的にエッチングを施
すことによって、窒化膜パターン8a、酸化膜パターン9a
が形成される。

（ｖ） 第１図（ｅ）の工程 前記（iv）の工程後、残存したレジストパターン10、
酸化膜パターン9aを各々除去した後、パターニングされ
た窒化膜パターン8aをマスクとして、半導体素子領域Ａ
を所定の深さまでエッチングする。例えば、半導体基板
１の材料としてシリコン（Si）を用いた場合のエッチン
グ方法としては、ウエットエッチングの場合、フッ酸
（HF）、硝酸（HNO₃）及びバッファ（緩衝剤）として酢
酸（CH₃COOH）等を成分とするエッチング液等を使用し
て、ドライエッチングの場合、ECRドライエッチング法
等によって行う。また、本発明素子領域Ａをエッチング
する際、エミッタ領域５の層厚が薄いので、エッチング
によりエミッタ領域５が除去されることによって該トラ
ンジスタの特性に変動を来すことのないようにコントロ
ールする必要がある。

（vi） 第１図（ｆ）の工程 前記（ｖ）の工程後、残存した窒化膜パターン8aを除
去し、突出形状のコンタクト部3a,4a,5a及びそれらの各
コンタクト部3a,4a,5aを含む半導体基板表面2bが形成さ
れる。

（vii） 第１図（ｇ）の工程 前記（vi）の工程で形成されたコンタクト部3a,4a,5a
を含む半導体基板表面2b上の全面に、突出したコンタク
ト部3a,4a,5aの上面よりも高くsiO₂膜等の層間絶縁膜11
をCVD法等により堆積させる。

（viii） 第１図（ｈ）の工程 反応性イオンエッチング法等を用い、層間絶縁膜11に
エッチングを施し、突出したコンタクト部3a,4a,5aの上
面を露出させる。この時、各コンタクト部3a,4a,5aの間
に介在する層間絶縁膜11aが形成され、その表面は平坦
化されている。

（ix） 第１図（ｉ）の工程 エッチング液としてフッ酸（HF）、フッ化アンモニウ
ム（NH₄F）等の混合水溶液等を用いたウエットエッチン
グにより、層間絶縁膜11aを、等方的にエッチングし、
コンタクト部3a,4a,5aの上部側面を露出させる。この
時、層間絶縁膜11aはその表面の平坦化形状を維持した
ままエッチングされ、層間絶縁膜11bを形成する。ここ
で、前記コンタクト部3a,4a,5aの上面及び側面と層間絶
縁膜11bとで構成される半導体基板表面2cが形成され
る。

（ｘ） 第１図（ｊ）の工程 前記（ix）の工程で形成された半導体基板表面2c上
に、蒸着もしくはスパッタ法にてアルミニウム（Al）、
アルミニウム・シリコン（Al−Si）合金あるいはアルミ
ニウム・カッパ（Al−Cu）合金等から成るメタル膜12を
堆積する。その後、ホトリソグラフィ技術を用いて配線
用のレジストパターン13を形成する。

（xi） 第１図（ｋ）の工程 レジストパターン13をマスクにして、メタル膜12をエ
ッチングし、メタル配線12aを形成する。エッチング方
法としては、例えばメタル膜12の材料としてアルミニウ
ム（Al）を使用した場合、リン酸（H₃PO₄）、硝酸（HNO
₃）、酢酸（CH₃COOH）を主成分とするエッチング液等を
用いたウエットエッチングあるいは反応性イオンエッチ
ング法等のドライエッチング等が挙げられる。メタル配
線12aを形成した後、保護膜の被覆等すれば、所望のnpn
形バイポーラトランジスタが得られる。

本実施例においては、次のような利点を有する。

（１） 従来は、第２図（ｃ）コンタクト孔26aを形成
してメタル配線を行うようにしたのでコンタクト孔26a
を開孔するために第２図（ｂ）のレジスト開孔部27aを
形成したが、コンタクト孔26aの微細化に伴って要求さ
れるレジスト開孔部27aの微細化が困難であった。しか
しながら、本実施例では半導体素子領域Ａ上に突出した
コンタクト部3a,4a,5aにより、メタル配線12aと、コレ
クタ領域３、ベース領域４及びエミッタ領域５とのそれ
ぞれのコンタクトをとるようにしたため、微細なコンタ
クト部3a,4a,5aを高い精度で形成することが可能にな
り、微細パターンを伴うメタル配線工程が容易になる。

（２） コンタクト部3a,4a,5aを突出形状にし、コンタ
クト部3a,4a,5aの側面まで露出するようにしたため、コ
ンタクト部3a,4a,5aとメタル配線12aとの接続面積が増
し、密着性（オーミック性）が向上する。

（３） コンタクト部間に層間絶縁膜11aが平坦化して
形成されるため、ウエットエッチング後の層間絶縁膜11
bにも平坦化形状が維持されることにより、半導体基板
表面2cは凹凸が少くなりほぼ平坦化されて形成される。
そのため、第１図（ｊ）の工程で、メタル膜12を堆積し
た時、そのメタル膜12の表面をほぼ平坦化され、レジス
トパターン13の微細なパターニングが可能になり、メタ
ル配線12aの微細化が高精度で達成される。

４（４） 窒化膜８のエッチングを施す際に窒化膜８の
上面に酸化膜９を設けたことにより、リソグラフィ技術
を用いてパターニングした後、エッチングし窒化膜パタ
ーン8aを形成する際に酸化膜９によって窒化膜８が保護
されるので信頼性の高いパターニング効果が得られる。

本発明は図示の実施例に限定されず、種々の変形が可
能である。

（Ａ） 窒化膜８上に酸化膜９を設けたが、これは窒化
膜８のみでもよい。この場合、酸化膜９の堆積及び除去
の過程が省かれるため作業工程の簡略化、作業時間の短
縮化を図れる。また、半導体素子領域Ａのエッチングを
施す際に窒化膜８をマスクしたがこれはSiO₂膜等の酸化
膜を用いてもよい。

（Ｂ） 本実施例では一例としてnpn形バイポーラトラ
ンジスタの場合を挙げたが、pnp形バイポーラトランジ
スタ、MOSトランジスタ等のユニーポーラトランジス
タ、ダイオード、抵抗素子、キャパシタ等の種々の半導
体装置に応用が可能である。

（発明の効果） 以上詳細に説明したように、本発明によれば、半導体
素子領域上に突出形状のコンタクト部を形成するように
したので、微細なコンタクト部を制度良く形成すること
が可能になる。コンタクト部を突出形状にしたので、コ
ンタクト部とメタル膜の密着が確実になり、さらにメタ
ル配線との接続をコンタクト部上面のみならず側面でも
行うようにして、接続面積の増大を図るようにしたの
で、良好なオーミックコンタクトが形成される。さら
に、メタル膜が堆積される半導体基板の表面の平坦化を
図ったことにより、メタル膜表面も平坦化され、微細な
メタル配線を高い精度で行うことが可能になる。

【図面の簡単な説明】

第１図（ａ）〜（ｋ）は本発明の実施例を示す半導体装
置の製造工程図、第２図（ａ）〜（ｅ）は従来の半導体
装置の製造工程図である。 １……半導体基板、２……エピタキシャル層、2a,2b,2c
……半導体基板表面、３……コレクタ領域、3b……ｎ形
埋込み層、４……ベータ領域、５……エミッタ領域、3
a,4a,5a……コンタクト部、６……酸化膜、6a……酸化
膜分離領域、７……ｐ形埋込み層、８……窒化膜、8a…
…窒化膜パターン、９……酸化膜、9a……酸化膜パター
ン、10,13……レジストパターン、11,11a,11b……層間
絶縁膜、12……メタル膜、12a……メタル配線。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板内に半導体素子領域を形成する
   素子形成工程と、前記半導体素子領域上に選択的にメタ
   ル配線を形成する配線形成工程とを有する半導体装置の
   製造方法において、 前記配線形成工程は、 前記半導体素子領域におけるコンタクト形成予定領域上
   に選択的にマスクパターンを形成する第１の工程と、 前記マスクパターンをマスクとして、前記半導体基板の
   全面をエッチングして前記半導体素子領域上に所定の高
   さの突出形状のコンタクト部を形成する第２の工程と、 前記マスクパターンを除去した後に前記半導体基板上に
   絶縁膜を形成し、その絶縁膜を前記コンタクト部の上面
   まで全面にエッチングを施す第３の工程と、 前記絶縁膜を等方的にエッチングして前記コンタクト部
   の上部側面を露出させる第４の工程と、 前記半導体基板上に選択的にメタル配線を形成して、そ
   のメタル配線と前記露出したコンタクト部とを接続する
   第５の工程とで、 構成したことを特徴とする半導体装置の製造方法。