JP2663453B2 - 録音イコライザ回路 - Google Patents

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。 Ａ 産業上の利用分野 Ｂ 発明の概要 Ｃ 従来の技術 Ｄ 発明が解決しようとする問題点 Ｅ 問題点を解決するための手段（第１図、第２図及び
第３図） Ｆ 作用 Ｇ 実施例 G₁実施例の基本回路（第１図） G₂実施例の具体回路（第２図） G₃トランスコンダクタンス増幅器（第３図） Ｈ 発明の効果 Ａ 産業上の利用分野 本発明は、テープレコーダの録音イコライザ回路に関
する。 Ｂ 発明の概要 本発明は録音イコライザ回路に関し、容量素子を負荷
としたトランスコンダクタンス増幅器から成る第１、第
２及び第３の積分回路を備え、第１の積分回路の出力が
第２の積分回路の入力側に供給されると共に、第１及び
第２の積分回路の各出力が第１の積分回路の入力側に負
帰還されるように接続されて成るバンドパスフィルタ
と、第３の積分回路の出力がその入力側に負帰還される
ように接続されて成るローパスフィルタと、ローパスフ
ィルタへの入力からそのローパスフィルタの出力が減算
されるように接続されて成るハイパスフィルタとを有
し、これらバンドパスフィルタ、ローパスフィルタ及び
ハイパスフィルタが並列接続され、バンドパスフィルタ
にて高域の補償を行い、ローパスフィルタ及びハイパス
フィルタにて中域の特性を決定するようにしたことによ
り、IC化に好適で、誘導性ノイズがないようにしたもの
である。 Ｃ 従来の技術 テープレコーダにおいて、音声信号のどの周波数にお
いても、同じ磁化の強さと成るように、その音声信号が
記録された磁気テープを、損失のない理想的な状態で再
生したとすると、再生ヘッドの出力電圧は、コイルを切
る磁束の時間的変化に比例するため、その出力電圧の周
波数特性は、略直線的に高域が強まったものに成る。実
際には、ある程度以上の周波数では、録音及び再生時の
テープやヘッドの各種損失のため、高域の出力が低下す
る。テープレコーダでは、録音と再生を通じて、可聴周
波数帯域内で周波数特性が平坦である必要があり、上述
の高域上昇特性及び各種損失を、録音イコライザ回路及
び再生イコライザ回路で補償するようにしている。 再生イコライザ回路は、使用機種間の互換性を保つた
めに、その特性は規格に従って設定されているが、録音
イコライザ回路では、録音時の損失だけでなく、再生時
の補償不足をも補償しなければならない。 第４図に録音イコライザ特性を示し、これは使用する
テープの種類によって異なる。同図において、Ｉはノー
マルテープのイコライザ特性、IIはクロムテープのイコ
ライザ特性、IVはメタルテープのイコライザ特性を夫々
示す。尚、IIIとして、フェリクロテープのイコライザ
特性もあるが、このテープは最近あまり使用されていな
いので、図示を省略した。この録音イコライザ特性によ
れば、高域を10〜20dB程度補償すると共に、低域を50Hz
で3dB程度補償している。Ｉのクロムテープの場合は、
これに加えて、中域を数dB程度補償している。尚、低域
の補償は、高級なテープレコーダ以外は、あまり行われ
ていない。 第５図に、第４図の録音イコライザ特性を実現した従
来の録音イコライザ回路を示す。（１）は入力端子、
（30）は出力端子、（35）は演算増幅器である。入力端
子（１）及び演算増幅器（35）の非反転入力端子間に、
直流阻止コンデンサ及び抵抗器から成る逆Ｌ型回路が接
続され、演算増幅器（35）の出力端子及び出力端子（3
0）の間に、直流阻止用コンデンサ及び抵抗器の直列回
路が接続される。そして、演算増幅器（35）の出力端子
と反転入力端子との間に、負帰還回路nkが接続される。
この負帰還回路nkにおいて、抵抗器及びコンデンサの直
列回路ｄによって、低域の補償を行っている。抵抗器、
コンデンサ及びコイルから成る３つの並列共振回路ａ、
ｂ及びｃを切換えスイッチSWによって、夫々固定接点
Ｉ、II及びIV側に切換えることにより、上述の各テープ
の高域のピーキングの利得を切り換えるようにしてい
る。又、共振回路ｂでは、特にコンデンサ及び抵抗器の
直列回路ｅを付加することにより、中域の補償を行って
いる。 Ｄ 発明が解決しようとする問題点 ところで、かかる録音イコライザ回路をIC化（半導体
集積回路化）しようとする場合、帰還回路の各共振回路
は、外付け回路と成ってしまうので、ICのメリットは殆
どない。又、コイルを含むので、誘導性ノイズが発生す
る。 かかる点に鑑み本発明は、IC化に好適で、誘導性ノイ
ズのない録音イコライザ回路を提案しようとするもので
ある。 Ｅ 問題点を解決するための手段 本発明による録音イコライザ回路は、第１の入力端か
らの信号が供給されて、第１の出力端に増幅出力が得ら
れるトランスコンダクタンス増幅器及び第１の出力端に
接続された容量素子の負荷からなる第１の積分回路と、
第２の入力端からの信号が供給されて、第２の出力端に
増幅出力が得られるトランスコンダクタンス増幅器及び
第２の出力端に接続された容量素子の負荷からなる第２
の積分回路と、第３の入力端からの信号が供給されて、
第３の出力端に増幅出力が得られるトランスコンダクタ
ンス増幅器及び第３の出力端に接続された容量素子の負
荷からなる第３の積分回路とを備えると共に、第１及び
第２の積分回路を含み、その第１の積分回路の第１の出
力端よりの出力がその第２の積分回路の第２の入力端に
供給され、その第１及び第２の積分回路の第１及び第２
の出力端よりの各出力がその第１の積分回路の第１の入
力端へ負帰還されるように構成されたバンドパスフィル
タと、第３の積分回路を含み、その第３の積分回路の第
３の出力端よりの出力が第３の入力端に負帰還されるよ
うに構成されたローパスフィルタと、そのローパスフィ
ルタ及びそのローパスフィルタの入出力を減算する減算
手段から構成されるハイパスフィルタとを有し、入力端
子よりの入力信号が第１及び第３の積分回路の第１及び
第３の入力端並びに減算手段に共通に供給され、且つ、
第１及び第３の積分回路の第１及び第３の出力端並びに
減算手段よりの各出力が出力端子に共通に供給されるよ
うに、入力端子及び出力端子間にバンドパスフィルタ、
ローパスフィルタ及びハイパスフィルタが並列接続され
てなり、バンドパスフィルタによって高域補償が行われ
ると共に、ローパスフィルタ及びハイパスフィルタによ
って中域の特性が決定された出力信号が出力端子から得
られるようにしたものである。 Ｆ 作用 かかる本発明によれば、バンドパスフィルタによって
高域補償が行われると共に、ローパスフィルタ及びハイ
パスフィルタによって中域の特性が決定された出力信号
が出力端子から得られる。 Ｇ 実施例 以下に、図面を参照して、本発明の実施例を詳細に説
明しよう。 G₁実施例の基本回路 以下に、第１図を参照して、テープレコーダに用いら
れる実施例の録音イコライザ回路の基本回路について説
明する。（１）は、入力音声信号の供給される入力端子
である。この入力端子（１）からの入力音声信号は、高
域のピーキングの利得調整用の可変利得増幅器（その利
得をK₁とする）（４）及びローパスフィルタ（LPF）（3
3）の加算器（57）に供給される。可変利得増幅器
（４）は、トランスコンダクタンス増幅器に、その負荷
として抵抗器が接続された回路である。尚、第３図につ
いて後述するが、トランスコンダクタンス増幅器は、電
圧／電流変換回路及びその出力側に接続された係数乗算
器から成る。可変利得増幅器（４）の出力は、バンドパ
スフィルタ（BPF）（31）の加算器（６′）に供給され
る。 次に、このバンドパスフィルタ（31）の構成について
説明する。このバンドパスフィルタ（31）は、ローパス
フィルタ（LPF）（32）を含んでいる。そこで、先ず、
このローパスフィルタ（32）の構成を説明する。加算器
（６′）の出力が、トランスコンダクタンス増幅器（そ
のコンダクタンスをGm₂とする）（９）及びこれにその
負荷としてコンデンサ（その容量をC₁とする）（10）が
接続されて成る可変積分回路（８）に供給される。そし
て、このコンデンサ（10）の出力が加算器（６′）に供
給されて、可変利得増幅器（４）の出力から減算され
る。そして、このローパスフィルタ（32）の出力、即ち
コンデンサ（10）の出力が、トランスコンダクタンス増
幅器（そのコンダクタンスをGm₃とする）（14）及びこ
れに負荷としてコンデンサ（その容量をC₂とする）（1
5）が接続された可変積分回路（13）に供給される。そ
して、コンデンサ（15）の出力が加算器（６′）に供給
されて、可変利得増幅器（４）の出力から減算される。
そして、可変積分回路（８）のコンデンサ（10）から、
バンドパスフィルタ（31）の出力が得られ、これが加算
器（29）に供給される。 次ぎに、ローパスフィルタ（33）について説明する。
加算器（57）の出力が、トランスコンダクタンス増幅器
（そのトランスコンダクタンスをGm₄とする）（18）及
びこれにその負荷としてコンデンサ（その容量をC₃とす
る）（19）が接続された可変積分回路（17）に供給さ
れ、コンデンサ（19）の出力が加算器（57）に供給され
て、入力端子（１）よりの入力音声信号から減算され
る。 そして、コンデンサ（19）の出力が、ローパスフィル
タ（33）の出力の利得を可変するための可変利得増幅器
（その利得をK₂とする）（21）を通じて、加算器（29）
に供給される。この可変利得増幅器（21）も、トランス
コンダクタンス増幅器に、その負荷として抵抗器が接続
された回路である。 （34）はハイパスフィルタで、ローパスフィルタ（3
3）及び加算器（57）を含んでおり、加算器（57）にお
いて、ローパスフィルタ（33）の入力から、ローパスフ
ィルタ（33）の出力を減算することによって、ハイパス
フィルタ（34）の出力を得るように構成されている。こ
のハイパスフィルタ（34）の出力は、ハイパスフィルタ
（34）の出力の利得を可変するための、可変利得増幅器
（その利得をK₃とする）（23）を通じて、加算器（29）
に供給される。この可変利得増幅器（23）も、トランス
コンダクタンス増幅器に、その負荷として抵抗器が接続
された回路である。 そして、加算器（29）において、バンドパスフィルタ
（31）、ローパスフィルタ（33）及びハイパスフィルタ
（34）の各出力が加算され、その加算出力としての出力
音声信号が出力端子（30）から出力される。 次ぎに、この第１図の録音イコライザ回路の伝達関数
を説明する。入力端子（１）に供給される入力音声信号
をVin（ｓ）、出力端子（30）からの出力音声信号をVou
t（ｓ）とする。又、ｓを複素周波数（ｊω）とする。
かくすると、バンドパスフィルタ（31）の出力電圧Vbps
（ｓ）は次式の如く表せる。 Vbps（ｓ） ＝（Gm₂・s/C₁）・K₁・Vin（ｓ）／（s²＋Gm₃・s/C₁ ＋Gm₂・Gm₃/C₁・C₂） ・・（１） 又、ローパスフィルタ（33）の出力電圧Vlpf（ｓ）は
次式の如く表せる。 Vlpf（ｓ） ＝（Gm₄/C₃）・K₂・Vin（ｓ）／（ｓ＋Gm₄/C₃） ・・・・・・・（２） 更に、ハイパスフィルタ（34）の出力電圧Vhpf（ｓ）
は次式の如く表せる。 Vhpf（ｓ）＝ｓ・K₃・Vin（ｓ）／（ｓ＋Gm₄/C₃） ・・・・・・・（３） そして、出力電圧Vout（ｓ）は、 Vout（ｓ）＝Vbps（ｓ）＋Vlpf（ｓ）＋Vhpf（ｓ） と成る。 又、上述の（２）、（３）式から、中域の補償特性の
出力電圧Vmid（ｓ）は、入力電圧をVin（ｓ）とする
と、次式のように表せる。 Vmid（ｓ） ＝（ｓ・K₃＋Gm₄・K₂・Vin（ｓ）/C₃）／（ｓ＋Gm₄/
C₃） ・・（４） 従って、利得K₁〜K₃及びコンダクタンスGm₂〜Gm₄を調
整することによって、録音イコライザ回路に必要な中域
補正及び高域補正を、テープの種類に応じて、任意に設
定することができる。即ち、コンダクタンスGm₂、Gm₃の
値を調整することによって、高域のピーキング周波数
（20kHz付近）及びそのＱを設定する。コンダクタンスG
m₄の値を調整することによって、ローパスフィルタ（3
3）及びハイパスフィルタ（34）のカットオフ周波数を
設定又は調整する。利得K₁を調整することによって、高
域のピーキングの利得を調整する。利得K₂、K₃よって、
ローパスフィルタ（33）及びハイパスフィルタ（34）の
出力の利得を調整する。中域の補償は、ローパスフィル
タ（33）の出力の利得を下げるか、ハイパスフィルタ
（34）の出力の利得を上げることによって行う。尚、利
得K₁〜K₃及びコンダクタンスGm₂〜Gm₄を調整するには、
トランスコンダクタンス増幅器の乗算器のバイアス電流
を可変して行う。即ち、IC内のバイアス用定電流回路
（カレントミラー回路から成る）を構成するトランジス
タのバイアスを、ICの外部に設けられたポテンショメー
タで可変して行う。尚、この第１図及び後述の第２図の
回路では、低域の補償は行っていない。 この第１図の回路では、倍速ダビングを行う場合に、
録音イコライザ回路の特性を変更することにより、再生
イコライザ回路の特性の変更を不要にすることができ
る。これを以下に説明する。即ち、コンダクタンスG
m₂、Gm₃の値を調整することによって、高域のピーキン
グ周波数（40kHz付近）及びそのＱを設定する。コンダ
クタンスGm₄の値を調整することによって、ローパスフ
ィルタ（33）及びハイパスフィルタ（34）のカットオフ
周波数を設定又は調整する。利得K₁を調整することによ
って、高域のピーキングの利得を調整する。利得K₂又は
K₃を調整して、ローパスフィルタ（33）の出力のレベル
を上げ又はハイパスフィルタ（34）の出力のレベルを下
げて、中域のレベルを低下させる。 G₂実施例の具体回路 次ぎに、第２図を参照して、実施例の録音イコライザ
回路の具体回路について説明する。尚、第２図において
は、第１図と対応する部分には、同一符号を付し、重複
説明を省略する。入力端子（１）からの入力音声信号
は、高域のピーキングの利得調整用の可変利得増幅器
（その利得をK₁とする）（４）を構成する、負荷として
抵抗器が接続されたトランスコンダクタンス増幅器（そ
のコンダクタンスをGm₁とする）（５）の非反転入力端
子、ローパスフィルタ（LPF）（33）を構成する可変積
分回路（17）のトランスコンダクタンス増幅器（そのコ
ンダクタンスをGm₁とする）（18）の非反転入力端子及
び可変利得増幅器（23）を構成するトランスコンダクタ
ンス増幅器（そのコンダクタンスをGm₄とする）（24）
の非反転入力端子に供給される。 増幅器（２）は、演算増幅器（３）の非反転入力端子
が抵抗器R1を通じて接地され、その出力端子が抵抗器R3
を通じて、その反転入力端子に接続され、その反転入力
端子が抵抗器R₂を通じて接地されて構成される。 可変利得増幅器（４）において、トランスコンダクタ
ンス増幅器（５）の反転入力端子は接地されている。 可変利得増幅器（４）の出力は、バンドパスフィルタ
（BPF）（31）の加算器（６）を構成する演算増幅器
（７）の反転入力端子に供給される。この加算器（６）
において、演算増幅器（７）の非反転入力端子が接地さ
れ、その出力端子が抵抗器R5及びR4の直列回路を通じ
て、その反転入力端子に接続されて構成される。又、こ
れら抵抗器R4、R5の接続中点には、抵抗器R6の一端が接
続される。加算器（６）は、電流／電圧変換器としても
機能する。 次にこのバンドパスフィルタ（31）の構成について説
明する。このバンドパスフィルタ（31）は、ローパスフ
ィルタ（LPF）（32）を含んでいる。そこで、先ず、こ
のローパスフィルタ（32）の構成を説明する。（８）は
可変積分回路で、トランスコンダクタンス増幅器（その
コンダクタンスをGm₂とする）（９）にその負荷として
コンデンサ（その容量をC₁とする）（10）が接続され、
その出力側にバッファ（11）が接続されて構成される。
加算器（６）を構成する演算増幅器（７）の出力端子が
トランスコンダクタンス増幅器（９）の非反転入力端子
に接続される。そして、バッファ（11）の出力端子が抵
抗器R10を通じて、トランスコンダクタンス増幅器
（９）の反転入力端子に接続されて、ローパスフィルタ
（32）が構成される。（13）は可変積分回路で、トラン
スコンダクタンス増幅器（そのコンダクタンスをGm₃と
する）（14）にその負荷としてコンデンサ（その容量を
C₂とする）（15）が接続され、その出力側にバッファ
（16）が接続されて構成される。そして、バッファ（1
1）の出力端子が、トランスコンダクタンス増幅器（1
4）の非反転入力端子に接続される。尚、トランスコン
ダクタンス増幅器（14）の反転入力端子は接地される。
そして、可変積分回路（13）のバッファ（16）の出力端
子が抵抗器R6を通じて、加算器（６）の抵抗器R4、R5の
接続中点に接続される。そして、可変積分回路（８）の
バッファ（11）から、バンドパスフィルタ（31）の出力
が得られ、これが抵抗器R10、R11の直列回路を通じて、
加算器（27）を構成する演算増幅器（28）の反転入力端
子（この端子は仮想接地と成る）に供給される。 尚、抵抗器R10、R11にて、ローパスフィルタ（32）の
カットオフ周波数及びバンドパスフィルタ（31）の加算
比の調整のための係数回路（12）が構成される。 次ぎに、ローパスフィルタ（33）について説明する。
（17）は可変積分回路で、トランスコンダクタンス増幅
器（そのトランスコンダクタンスをGm₄とする）（18）
にその負荷としてコンデンサ（その容量をC₃とする）
（19）が接続され、その出力側にバッファ（20）が接続
されて構成される。そして、増幅器_２を構成する演算増
幅器（３）の出力端子が、トランスコンダクタンス増幅
器（18）の非反転入力端子に接続される。そして、バッ
ファ（20）の出力端子が、トランスコンダクタンス増幅
器（18）の反転入力端子に接続される。ローパスフィル
タ（33）の出力、即ちバッファ（20）の出力は、ローパ
スフィルタ（33）の出力の利得を可変するための可変利
得増幅器（その利得をK₂とする）（21）を構成する、負
荷として抵抗器が接続されるトランスコンダクタンス増
幅器（その利得をGm₅とする）（22）の非反転入力端子
に接続される。 （34）はハイパスフィルタで、ローパスフィルタ（3
3）の出力、即ちそのバッファ（20）の出力が、可変利
得増幅器（23）のトランスコンダクタンス増幅器（24）
の反転入力端子に供給され、増幅器（２）の演算増幅器
（３）の出力が、トランスコンダクタンス増幅器（24）
の非反転入力端子に供給されるようにして構成される。
この可変利得増幅器（23）は、ハイパスフィルタ（34）
の出力の利得を可変するための回路でもある。 可変利得増幅器（21）、（23）の出力は、加算器（2
5）を構成する演算増幅器（26）の非反転入力端子に供
給される。この加算器（25）は、演算増幅器（26）の非
反転入力端子が接地され、その出力端子が抵抗器R8、R9
の直列回路を通じて接地され、抵抗器R8、R9の接続中点
が抵抗器R7を通じて演算増幅器（26）の非反転入力端子
に接続される。 加算器（25）の出力は、加算器（27）を構成する演算
増幅器（28）に抵抗器R12を通じて接続される。又、バ
ンドパスフィルタ（31）の可変積分回路（８）の出力
が、抵抗器R10、R11の直列回路を通じて、演算増幅器
（28）の反転入力端子に接続される。この加算器（27）
は、演算増幅器（28）の非反転入力端子が接地され、そ
の出力端子が抵抗器R13を通じて、その反転入力端子に
接続され、その反転入力端子に抵抗器R12が接続されて
構成される。そして、これら加算器（25）、（27）に
て、加算器（29）が構成され、加算器（27）からの出力
音声信号が出力端子（30）に出力される。 この第２図の録音イコライザ回路は、第１図の録音イ
コライザ回路をより具体的に示したものであるが、多少
の変更も加えてある。実際の録音イコライザ回路では、
高域補正は10〜20dBと、中域補正に比べて大きいので、
高域でのピーキングを作る時点で利得を増すために、上
述の係数回路（12）を設けている。又、この係数回路
（12）は、バンドパスフィルタ（31）の出力を、加算器
（27）に供給するときの加算係数を設定する回路として
機能する。更に、この係数回路（12）によって、バンド
パスフィルタ（高域補正回路）（31）の可変積分回路
（８）、（13）のノイズ配分を均等にしている。さて、
かかる係数回路（12）を設けない場合を考えると、この
バンドパスフィルタ（31）のピーキング周波数Fp及びピ
ーキングＱは夫々次式のように表される。 そして、トランスコンダクタンス増幅器（11）、（1
4）が同一特性だとすると、容量C₁、C₂の関係は、C₁＞C
₂に成る。そこで、係数回路（12）を設けることによ
り、容量C₁、C₂の関係を、C₁≒C₂にすることができる。 G₃トランスコンダクタンス増幅器 次ぎに、第３図を参照して、トランスコンダクタンス
増幅器の具体構成について説明する。（54）は電源供給
端子、（56）は共通端子（接地端子）である。（36）は
電圧／電流変換（V/I）回路で、その出力側に乗算器（3
7）が接続されている。先ず、電圧／電流変換回路（3
6）の構成について説明する。（41）、（42）は差動増
幅器を構成する一対の差動トランジスタ（NPN形）で、
その各ベースから一対の入力端子が導出され、その各エ
ミッタが夫々定電流回路（その電流をI₀とする）（4
4）、（45）を通じて共通端子（56）に接続される。ト
ランジスタ（41）、（42）の各エミッタ間には電流帰還
用の抵抗器（43）が接続される。トランジスタ（41）、
（42）の各コレクタは、夫々ダイオード（46）、（47）
のカソード・アノード間を通じて、直流電源（46）に接
続される。 （37）は係数乗算器（ギルバート乗算器）で、一対の
トランジスタ（NPN形）（49）、（50）を備え、その各
エミッタが共通接続され、バイアス電流源回路（その電
流をIcとし、この電流Icと、電流I₀の比Ic/I₀が係数と
成る）（51）を通じて接地され、トランジスタ（49）の
コレクタがダイオード（46）のカソードに接続され、ト
ランジスタ（50）のコレクタがダイオード（47）のカソ
ードに接続されて構成される。 （52）はカレントミラー回路で、一対の電流源回路
（52a）、（52b）から成り、その内の一方の電流源回路
（52a）は、トランジスタ（50）のコレクタ及び電源端
子（54）間に接続される。電流源回路（52b）の一端が
電源供給端子（54）に接続され、他端がバイアス電流源
回路（その電流をIc/2とする）（53）を通じて接地され
る。 尚、バイアス電流源回路（51）、（53）の各電流は、
連動して可変される。 そして、電流源回路（52b）及びバイアス電流源回路
（53）の接続中点と接地との間に負荷（38）が接続され
る。 そして、この負荷（38）が、抵抗器（次段の入力イン
ピーダンスも含む）の場合は、可変利得増幅器と成り、
コンデンサの場合は、可変積分回路を構成することに成
る。 このトランスコンダクタンス増幅器において、入力端
子（39）、（40）間に入力電圧Viを供給し、出力端子
（55）、（56）間から出力電圧Voが得られるとすると、
出力電圧Voは次式の如く表される。但し、負荷（38）の
インピーダンスをZl、抵抗器（43）の抵抗値をＲとす
る。 Vo＝（Zl・Ic/R・I₀）・Vi ・・・・（７） ここで、抵抗値Ｒは、トランジスタ（41）、（42）の
エミッタ抵抗よりも大きくはならない。 このトランスコンダクタンス増幅器を、可変利得増幅
器として使用する場合、バイアス電流I₀、Icを夫々同一
の条件で作ることにより、その絶縁値精度及び温度依存
性は、素子のばらつきを考慮しても十分精度の高いもの
と成る。 又、このトランスコンダクタンス増幅器を、可変積分
回路とし使用する場合、バイアス電流I₀をIC内部の抵抗
器で制御し、バイアス電流Icの外付け抵抗器で制御する
ことにより、電流の精度を高くすることができる。IC内
の抵抗のばらつきは±20％程度であるが、容量のばらつ
きは±10％以下と成るからである。 Ｈ 発明の効果 上述せる本発明によれば、録音イコライザ回路を容易
にIC化することができると共に、誘導性ノイズをなくす
ことができる。又、倍速度ダビングの場合に、録音イコ
ライザ回路の各部の利得及びコンダクタンスを調整する
ことにより、再生イコライザ回路の特性の調整を不要に
することができる。

【図面の簡単な説明】 第１図は本発明による録音イコライザ回路の実施例の基
本回路を示すブロック線図、第２図は本発明による録音
イコライザ回路の実施例の具体回路を示すブロック線
図、第３図はトランスコンダクタンス増幅器を示す回路
図、第４図は従来の録音イコライザ特性を示す特性曲線
図、第５図は録音イコライザ回路を示す回路図である。 （８）、（13）、（17）は可変積分回路、（10）、（1
5）、（19）はコンデンサ、（31）はバンドパスフィル
タ、（33）はローパスフィルタ、（34）はハイパスフィ
ルタ、（36）は電圧／電流変換回路、（37）は係数乗算
器である。

Claims (1)

1. (57)【特許請求の範囲】 １．第１の入力端からの信号が供給されて、第１の出力
   端に増幅出力が得られるトランスコンダクタンス増幅器
   及び上記第１の出力端に接続された容量素子の負荷から
   なる第１の積分回路と、 第２の入力端からの信号が供給されて、第２の出力端に
   増幅出力が得られるトランスコンダクタンス増幅器及び
   上記第２の出力端に接続された容量素子の負荷からなる
   第２の積分回路と、 第３の入力端からの信号が供給されて、第３の出力端に
   増幅出力が得られるトランスコンダクタンス増幅器及び
   上記第３の出力端に接続された容量素子の負荷からなる
   第３の積分回路とを備えると共に、 上記第１及び第２の積分回路を含み、該第１の積分回路
   の第１の出力端よりの出力が該第２の積分回路の第２の
   入力端に供給され、該第１及び第２の積分回路の第１及
   び第２の出力端よりの各出力が該第１の積分回路の第１
   の入力端へ負帰還されるように構成されたバンドパスフ
   ィルタと、 上記第３の積分回路を含み、該第３の積分回路の第３の
   出力端よりの出力が第３の入力端に負帰還されるように
   構成されたローパスフィルタと、 該ローパスフィルタ及び該ローパスフィルタの入出力を
   減算する減算手段から構成されるハイパスフィルタとを
   有し、 入力端子よりの入力信号が上記第１及び第３の積分回路
   の第１及び第３の入力端並びに上記減算手段に共通に供
   給され、且つ、上記第１及び第３の積分回路の第１及び
   第３の出力端並びに上記減算手段よりの各出力が出力端
   子に共通に供給されるように、上記入力端子及び上記出
   力端子間に上記バンドパスフィルタ、上記ローパスフィ
   ルタ及び上記ハイパスフィルタが並列接続されてなり、 上記バンドパスフィルタによって高域補償が行われると
   共に、上記ローパスフィルタ及び上記ハイパスフィルタ
   によって中域の特性が決定された出力信号が上記出力端
   子から得られるようにしたことを特徴とする録音イコラ
   イザ回路。