JP2659232B2 - 高次元デジタルフィルタ - Google Patents
高次元デジタルフィルタInfo
- Publication number
- JP2659232B2 JP2659232B2 JP63266730A JP26673088A JP2659232B2 JP 2659232 B2 JP2659232 B2 JP 2659232B2 JP 63266730 A JP63266730 A JP 63266730A JP 26673088 A JP26673088 A JP 26673088A JP 2659232 B2 JP2659232 B2 JP 2659232B2
- Authority
- JP
- Japan
- Prior art keywords
- dimensional digital
- digital filter
- filter
- scalers
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタルフィルタに利用する。特に、二次
バイカッド形フィルタを縦続接続した高次元フィルタの
出力オフセットを消去する手段に関する。
バイカッド形フィルタを縦続接続した高次元フィルタの
出力オフセットを消去する手段に関する。
本発明は、バイカッド形二次元デジタルフィルタを基
本ブロックとする高次元デジタルフィルタにおいて、 基本ブロックに縦続接続されたスケーラの偶数個の符
号を他のスケーラの符号を反転した符号にすることによ
り、 高次元デジタルフィルタの出力に現れるオフセットを
抑制することができるようにしたものである。
本ブロックとする高次元デジタルフィルタにおいて、 基本ブロックに縦続接続されたスケーラの偶数個の符
号を他のスケーラの符号を反転した符号にすることによ
り、 高次元デジタルフィルタの出力に現れるオフセットを
抑制することができるようにしたものである。
一般に、デジタルフィルタ回路は、第３図に示すよう
に、乗算器、加算器および遅延器で構成される二次元バ
イカッド形フィルタの基本ブロック11、……1i、……1n
と、各基本ブロックの利得を調整するスケーラ21、……
2i、……2n、……2n＋１とを縦続接続して形成される。
ここで、各乗算器の出力は信号とフィルタ係数の語長と
の和のビット長を持つが、通常はこれを信号と同じ語長
に切捨てを行うので、フィルタ出力に直流オフセットが
発生する。特に、このフィルタ出力を変調するとシング
ルトーンの雑音が付加され、SN比劣化の原因になること
がある。
に、乗算器、加算器および遅延器で構成される二次元バ
イカッド形フィルタの基本ブロック11、……1i、……1n
と、各基本ブロックの利得を調整するスケーラ21、……
2i、……2n、……2n＋１とを縦続接続して形成される。
ここで、各乗算器の出力は信号とフィルタ係数の語長と
の和のビット長を持つが、通常はこれを信号と同じ語長
に切捨てを行うので、フィルタ出力に直流オフセットが
発生する。特に、このフィルタ出力を変調するとシング
ルトーンの雑音が付加され、SN比劣化の原因になること
がある。
このような従来のデジタルフィルタ回路では、フィル
タ特性が急峻なほどフィルタ内部で発生する直流オフセ
ットが大きくなるので、第３図に示すように、フィルタ
出力端子２にオフセットキャンセラ30を接続する必要が
生じ、全体の回路規模が大きくなる欠点がある。
タ特性が急峻なほどフィルタ内部で発生する直流オフセ
ットが大きくなるので、第３図に示すように、フィルタ
出力端子２にオフセットキャンセラ30を接続する必要が
生じ、全体の回路規模が大きくなる欠点がある。
本発明はこのような欠点を除去するもので、回路規模
の増大を伴わずにオフセットを抑制することができる高
次元デジタルフィルタを提供することを目的とする。
の増大を伴わずにオフセットを抑制することができる高
次元デジタルフィルタを提供することを目的とする。
〔問題点を解決するための手段〕 本発明の高次元デジタルフィルタは、縦続接続された
複数個のバイカッド回路構成の二次元デジタルフィルタ
と、これら二次元デジタルフィルタの縦続接続される経
路に挿入され、これら二次元デジタルフィルタの利得を
調整する複数個のスケーラとを備えた高次元デジタルフ
ィルタにおいて、上記複数個のスケーラは、上記デジタ
ルフィルタの直流オフセット量の計算によりその直流オ
フセット量が最小となる組み合わせとなる符号反転され
た偶数個のスケーラを含むことをことを特徴としてい
る。
複数個のバイカッド回路構成の二次元デジタルフィルタ
と、これら二次元デジタルフィルタの縦続接続される経
路に挿入され、これら二次元デジタルフィルタの利得を
調整する複数個のスケーラとを備えた高次元デジタルフ
ィルタにおいて、上記複数個のスケーラは、上記デジタ
ルフィルタの直流オフセット量の計算によりその直流オ
フセット量が最小となる組み合わせとなる符号反転され
た偶数個のスケーラを含むことをことを特徴としてい
る。
第２図に示すフィルタ内部で発生した雑音がフィルタ
出力端子２に現れる総雑音量は、次のように求められ
る。まず、基本ブロック1iの乗算器2i、5a、および5bで
発生した雑音N1i、N2iおよびN3iが出力Ｙに現れるとき
の伝達関数は、 であり、同様に、乗算器5Cで発生した雑音N4iの伝達関
数は、 である。よって、直流における雑音量は（１）および
（２）式でZ-1＝１とおくことにより得られ、すなわ
ち、 になる。この結果、基本ブロックの直流オフセット量
は、 となる。したがって、フィルタ内部で発生した雑音がフ
ィルタ出力端子２に現れる総量すなわち直流オフセット
量は、 になる。ここで、乗算器の出力結果は切捨てした場合の
雑音の平均値ｍは、 ただし、Δ：量子化ステップ で表されるので、（５）および（６）式の積の値が実際
にフィルタ出力端子２に現れる直流オフセット量にな
る。
出力端子２に現れる総雑音量は、次のように求められ
る。まず、基本ブロック1iの乗算器2i、5a、および5bで
発生した雑音N1i、N2iおよびN3iが出力Ｙに現れるとき
の伝達関数は、 であり、同様に、乗算器5Cで発生した雑音N4iの伝達関
数は、 である。よって、直流における雑音量は（１）および
（２）式でZ-1＝１とおくことにより得られ、すなわ
ち、 になる。この結果、基本ブロックの直流オフセット量
は、 となる。したがって、フィルタ内部で発生した雑音がフ
ィルタ出力端子２に現れる総量すなわち直流オフセット
量は、 になる。ここで、乗算器の出力結果は切捨てした場合の
雑音の平均値ｍは、 ただし、Δ：量子化ステップ で表されるので、（５）および（６）式の積の値が実際
にフィルタ出力端子２に現れる直流オフセット量にな
る。
このような直流オフセット量の計算をスケーラ21ない
し2nの任意の偶数個だけ符号反転してすべての組合せに
ついて行い、直流オフセット量が最少になる最適な符号
反転の組合せを選択する。これにより、符号反転前に比
べて直流オフセット量を低減することができる回路構成
になる。
し2nの任意の偶数個だけ符号反転してすべての組合せに
ついて行い、直流オフセット量が最少になる最適な符号
反転の組合せを選択する。これにより、符号反転前に比
べて直流オフセット量を低減することができる回路構成
になる。
以下、本発明の一実施例を図面に基づき説明する。第
１図は、この実施例の構成を示すブロック構成図であ
り、この実施例は、８次元オフセットキャンセル形低減
通過フィルタである。第１表は回路構成要素の係数値を
示す。第１表において、A0（B0）〜A3（B3）は基本ブロ
ック内の各乗算器の係数を表し、上段は係数Ａのもの
を、下段は係数Ｂのものを表す。また、係数A0、B0,A2
は１なのでこれらに対応する乗算器は省略されている。
１図は、この実施例の構成を示すブロック構成図であ
り、この実施例は、８次元オフセットキャンセル形低減
通過フィルタである。第１表は回路構成要素の係数値を
示す。第１表において、A0（B0）〜A3（B3）は基本ブロ
ック内の各乗算器の係数を表し、上段は係数Ａのもの
を、下段は係数Ｂのものを表す。また、係数A0、B0,A2
は１なのでこれらに対応する乗算器は省略されている。
この実施例は、第１図に示すように、縦続接続された
バイカッド回路構成の二次元デジタルフィルタの複数個
と、この二次元デジタルフィルタを接続する経路に挿入
され、この二次元デジタルフィルタの利得を調整するス
ケーラ21ないし25とを備え、このスケーラ21ないし25
は、自手段が調整する利得の符号が他手段が調整する利
得の符号を反転した符号である偶数個のスケーラを含
む。
バイカッド回路構成の二次元デジタルフィルタの複数個
と、この二次元デジタルフィルタを接続する経路に挿入
され、この二次元デジタルフィルタの利得を調整するス
ケーラ21ないし25とを備え、このスケーラ21ないし25
は、自手段が調整する利得の符号が他手段が調整する利
得の符号を反転した符号である偶数個のスケーラを含
む。
ここで、各スケーラ21ないし25で２ケ所および４ケ所
で符号反転を行い、そのすべての組合せについて直流オ
フセット量を（３）、（４）および（５）式に基づき計
算した結果を第２表に示す。この結果を検討すると、ス
ケーラ21および23の符号を反転する場合（No.10）はす
べてのスケーラの符号を反転しない場合（No.1）に比べ
て直流オフセット量が約1/33に低減される。
で符号反転を行い、そのすべての組合せについて直流オ
フセット量を（３）、（４）および（５）式に基づき計
算した結果を第２表に示す。この結果を検討すると、ス
ケーラ21および23の符号を反転する場合（No.10）はす
べてのスケーラの符号を反転しない場合（No.1）に比べ
て直流オフセット量が約1/33に低減される。
〔発明の効果〕 本発明は、以上説明したように、デジタルフィルタの
基本ブロック間に設けられたスケーラを最適に選んだ偶
数個だけ符号反転することにより、乗算器出力結果を切
捨てにし、しかも短い演算語長で実現しても直流オフセ
ットの影響を少なくすることができるので、オフセット
キャンセラ回路が不要になり、全体の回路規模を小さく
することができる効果がある。
基本ブロック間に設けられたスケーラを最適に選んだ偶
数個だけ符号反転することにより、乗算器出力結果を切
捨てにし、しかも短い演算語長で実現しても直流オフセ
ットの影響を少なくすることができるので、オフセット
キャンセラ回路が不要になり、全体の回路規模を小さく
することができる効果がある。
第１図は本発明実施例の構成を示すブロック構成図。 第２図は本発明の作用を説明する説明図。 第３図は従来例の構成を示すブロック構成図。 １……デジタル信号入力端子、２……フィルタ出力端
子、３……キャンセラ出力端子、4a、4b、4c、4d……加
算器、5a、5b、5c……乗算器、6a、6b……遅延器、11、
1i、1n……基本ブロック、21〜25、2i、2n、2n＋１……
スケーラ。
子、３……キャンセラ出力端子、4a、4b、4c、4d……加
算器、5a、5b、5c……乗算器、6a、6b……遅延器、11、
1i、1n……基本ブロック、21〜25、2i、2n、2n＋１……
スケーラ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥山 芳郎 宮城県黒川郡大和町吉岡字雷神２番地 宮城日本電気株式会社内 (56)参考文献 特開 昭62−142411（ＪＰ，Ａ) 特開 昭58−202619（ＪＰ，Ａ) 実開 昭55−87030（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】縦続接続された複数個のバイカッド回路構
成の二次元デジタルフィルタと、 これら二次元デジタルフィルタの縦続接続される経路に
挿入され、これら二次元デジタルフィルタの利得を調整
する複数個のスケーラと、 を備えた高次元デジタルフィルタにおいて、 上記複数個のスケーラは、上記デジタルフィルタの直流
オフセット量の計算によりその直流オフセット量が最小
となる組み合わせとなる符号反転された偶数個のスケー
ラを含む ことをことを特徴とする高次元デジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266730A JP2659232B2 (ja) | 1988-10-21 | 1988-10-21 | 高次元デジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266730A JP2659232B2 (ja) | 1988-10-21 | 1988-10-21 | 高次元デジタルフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02113617A JPH02113617A (ja) | 1990-04-25 |
| JP2659232B2 true JP2659232B2 (ja) | 1997-09-30 |
Family
ID=17434891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63266730A Expired - Lifetime JP2659232B2 (ja) | 1988-10-21 | 1988-10-21 | 高次元デジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659232B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112011104978T5 (de) * | 2011-02-28 | 2014-01-23 | Agilent Technologies, Inc. | Kaskadierte Digitalfilter mit verringerter Latenz |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587030U (ja) * | 1978-12-13 | 1980-06-16 |
-
1988
- 1988-10-21 JP JP63266730A patent/JP2659232B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02113617A (ja) | 1990-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6360927B2 (ja) | ||
| EP0182602A2 (en) | Digital filter | |
| JP2957183B2 (ja) | 巡回型ディジタルフィルタ | |
| EP0450260B1 (en) | Digital signal filter circuit | |
| EP0247118B1 (en) | Interface circuit | |
| EP0162076B1 (en) | A method to compensate for the truncation error in a sampled signal and a device for carrying out the method | |
| JP2659232B2 (ja) | 高次元デジタルフィルタ | |
| EP0292189B1 (en) | Updating cannonic signed digit filter coefficients | |
| JP3297880B2 (ja) | Ｉｉｒディジタル・フィルタ | |
| EP0559154A1 (en) | Digital filter | |
| US5928314A (en) | Digital filter having a substantially equal number of negative and positive weighting factors | |
| KR20040015207A (ko) | 2-차원 피라미드 필터 구조 | |
| JPS5934005B2 (ja) | デジタル フイルタ | |
| JPS6058604B2 (ja) | 傾斜形可変等化器 | |
| US6058404A (en) | Apparatus and method for a class of IIR/FIR filters | |
| JPS5880910A (ja) | ト−ンコントロ−ル回路 | |
| JPH0346813A (ja) | デジタル・フィルタ回路 | |
| JP2590291B2 (ja) | 切換型ｉｉｒフィルタ | |
| JP2939811B2 (ja) | ディジタルフィルタ | |
| JPH036690B2 (ja) | ||
| JP2913648B2 (ja) | 無限インパルス応答形デジタルフィルタ | |
| Dolecek et al. | Computationally efficient FIR filter design based on impulse response rounding and sharpening | |
| JP2883494B2 (ja) | デジタルフィルター | |
| JPS60114017A (ja) | 帰還型くし形フイルタ | |
| JPH0381326B2 (ja) |