KR20040015207A - 2-차원 피라미드 필터 구조 - Google Patents
2-차원 피라미드 필터 구조 Download PDFInfo
- Publication number
- KR20040015207A KR20040015207A KR10-2003-7014161A KR20037014161A KR20040015207A KR 20040015207 A KR20040015207 A KR 20040015207A KR 20037014161 A KR20037014161 A KR 20037014161A KR 20040015207 A KR20040015207 A KR 20040015207A
- Authority
- KR
- South Korea
- Prior art keywords
- pyramid
- dimensional
- output signal
- order
- dimensional pyramid
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0202—Two or more dimensional filters; Filters for complex signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Filtering Of Dispersed Particles In Gases (AREA)
- Networks Using Active Elements (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
Description
Claims (23)
- 2N-1 차수(order)의 2차원 피라미드 필터 구조 - 여기서, N은 5보다 큰 양의 정수임 -를 포함하고,상기 2N-1 차수의 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서 적어도 다음의 신호, 즉,2N-1 차수의 14개의 1차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호; 및[2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [2(N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고,여기서, 상기 2차원 피라미드 필터 구조에서의 각 출력 신호는 상기 2차원 피라미드 필터 구조의 각 클럭 사이클에서 합산되는집적 회로.
- 제1항에 있어서,여기서 N은 6이고,11 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 4개의 신호 샘플 매트릭스를 이용하여, 9 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 다수의 1차원 피라미드 필터에 의해 생성되는집적 회로.
- 제2항에 있어서,상기 1차원 피라미드 필터는 일련의 스케일가능한 계단식 무승산기 연산 유닛(scalable cascaded multiplierless operational units)을 포함하고, 상기 각각의 연산 유닛은 상이한 차수의 피라미드 필터링된 출력 신호 샘플 스트림을 생성할 수 있는집적 회로.
- 제2항에 있어서,상기 1차원 피라미드 필터는 1차원 무승산기 피라미드 필터 이외의 필터를포함하는집적 회로.
- 제2항에 있어서,상기 11 차수의 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 4개의 신호 샘플 매트릭스를 이용하여, 9 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 9 차수의 8개의 1차원 피라미드 필터에 의해 생성되는 다수의 1차원 피라미드 필터에 의해 생성되는집적 회로.
- 제5항에 있어서,상기 9 차수의 8개의 1차원 피라미드 필터 중 4개는 로우-방향으로 적용되고, 4개는 칼럼-방향으로 적용되는집적 회로.
- 제5항에 있어서,상기 11 차수의 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 9 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 9 차수의 8개의 1차원 무승산기 피라미드 필터에 의해 생성되는 다수의 1차원 피라미드 필터에 의해 생성되는집적 회로.
- 제7항에 있어서,상기 9 차수의 8개의 1차원 피라미드 필터 중 4개는 로우-방향으로 적용되고, 4개는 칼럼-방향으로 적용되는집적 회로.
- 제2항에 있어서,상기 11 차수의 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 9 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력신호는 1차원 무승산기 피라미드 필터 이외의 필터에 의해 생성되는 다수의 1차원 피라미드 필터에 의해 생성되는집적 회로.
- 제1항에 있어서,여기서 N은 6이고,11 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 적어도 다음의 신호, 즉, 9 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호를 생성할 수 있는집적 회로.
- 제1항에 있어서,11 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 9 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 4개의 2차원 피라미드 필터 이외에 하나 또는 그 이상의 2차원 피라미드 필터에 의해 생성되는집적 회로.
- 2N-1 차수의 2차원 피라미드 필터 구조 - 여기서, N은 5보다 큰 양의 정수임 - 를 이용하여 이미지를 필터링하는 방법에 있어서,상기 2차원 피라미드 필터 구조의 각 클럭 사이클에서, 다음의 신호, 즉,2N-1 차수의 14개의 1차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호; 및[2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [2(N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 합산하는 단계를 포함하는 방법.
- 제12항에 있어서,여기서 N은 6이고,[2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [(2N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 9 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호를 포함하는방법.
- 제12항에 있어서,여기서 N은 6이고,4개의 신호 샘플 매트릭스를 이용하여, 9 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 다수의 1차원 피라미드 필터에 의해 생성되는 피라미드 필터링된 출력 신호를 포함하는방법.
- 제14항에 있어서,상기 1차원 피라미드 필터는 일련의 스케일가능한 계단식 무승산기 연산 유닛을 포함하고, 상기 각각의 연산 유닛은 상이한 차수의 피라미드 필터링된 출력 신호 샘플 스트림을 생성할 수 있는방법.
- 실행되는 경우, 2차원 피라미드 필터 구조의 각 클럭 사이클에서, 다음의 신호, 즉, 2N-1 차수의 14개의 1차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호; 및 [2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [2(N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 합산함으로써, 2N-1 차수의 2차원 피라미드 필터 구조 - 여기서, N은 5보다 큰 양의 정수임 - 를 이용하여 이미지를 필터링하도록 야기하는 명령어를 저장한 저장 매체를 포함하는 물품.
- 제16항에 있어서,여기서 N은 6이고,[2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [(2N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 9 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호를 포함하는물품.
- 제16항에 있어서,여기서 N은 6이고,4개의 신호 샘플 매트릭스를 이용하여, 9 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 다수의 1차원 피라미드 필터에 의해 생성되는 피라미드 필터링된 출력 신호를 포함하는물품.
- 제18항에 있어서,상기 1차원 피라미드 필터는 일련의 스케일가능한 계단식 무승산기 연산 유닛을 포함하고, 상기 각각의 연산 유닛은 상이한 차수의 피라미드 필터링된 출력 신호 샘플 스트림을 생성할 수 있는물품.
- 스캐닝된 컬러 이미지를 필터링하기 위한 이미지 프로세싱 유닛을 포함하고,상기 이미지 프로세싱 유닛은 적어도 1개의 2차원 피라미드 필터 구조를 포함하고,상기 적어도 1개의 2차원 피라미드 필터 구조는, 2N-1 차수의 2차원 피라미드 필터 구조 - 여기서, N은 5보다 큰 양의 정수임 - 를 포함하고,2N-1 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각 클럭 사이클에서 적어도 다음의 신호, 즉,2N-1 차수의 14개의 1차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호; 및[2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [2(N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성하고,여기서, 상기 2차원 피라미드 필터 구조에서의 각 출력 신호는 상기 2차원 피라미드 필터 구조의 각 클럭 사이클에서 합산되는이미지 프로세싱 시스템.
- 제20항에 있어서,여기서 N은 6이고,[2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [(2N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 9 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호를 포함하는이미지 프로세싱 시스템.
- 제20항에 있어서,여기서 N은 6이고,4개의 신호 샘플 매트릭스를 이용하여, 9 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 다수의 1차원 피라미드 필터에 의해 생성되는 피라미드 필터링된 출력 신호를 포함하는이미지 프로세싱 시스템.
- 제22항에 있어서,상기 1차원 피라미드 필터는 일련의 스케일가능한 계단식 무승산기 연산 유닛을 포함하고, 상기 각각의 연산 유닛은 상이한 차수의 피라미드 필터링된 출력 신호 샘플 스트림을 생성할 수 있는이미지 프로세싱 시스템.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/846,609 | 2001-04-30 | ||
US09/846,609 US6725247B2 (en) | 2001-04-30 | 2001-04-30 | Two-dimensional pyramid filter architecture |
PCT/US2002/011753 WO2002089061A2 (en) | 2001-04-30 | 2002-04-12 | Two-dimensional pyramid filter architecture |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040015207A true KR20040015207A (ko) | 2004-02-18 |
KR100550676B1 KR100550676B1 (ko) | 2006-02-08 |
Family
ID=25298410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020037014161A KR100550676B1 (ko) | 2001-04-30 | 2002-04-12 | 2-차원 피라미드 필터 구조 |
Country Status (10)
Country | Link |
---|---|
US (2) | US6725247B2 (ko) |
EP (1) | EP1396081B1 (ko) |
JP (1) | JP4102198B2 (ko) |
KR (1) | KR100550676B1 (ko) |
CN (1) | CN1505866A (ko) |
AT (1) | ATE298471T1 (ko) |
AU (1) | AU2002256213A1 (ko) |
DE (1) | DE60204778T2 (ko) |
TW (1) | TW556120B (ko) |
WO (1) | WO2002089061A2 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6563439B1 (en) * | 2000-10-31 | 2003-05-13 | Intel Corporation | Method of performing Huffman decoding |
US6636167B1 (en) * | 2000-10-31 | 2003-10-21 | Intel Corporation | Method of generating Huffman code length information |
US6725247B2 (en) * | 2001-04-30 | 2004-04-20 | Intel Corporation | Two-dimensional pyramid filter architecture |
US7433084B2 (en) * | 2002-07-01 | 2008-10-07 | Xerox Corporation | Digital de-screening technique for scanned documents |
US7366746B2 (en) * | 2004-02-12 | 2008-04-29 | Xerox Corporation | Finite impulse response filter method and apparatus |
US7904841B1 (en) | 2007-10-12 | 2011-03-08 | Lockheed Martin Corporation | Method and system for optimizing digital filters |
JP5620829B2 (ja) * | 2011-01-11 | 2014-11-05 | キヤノン株式会社 | データ処理装置および画像処理装置、並びに、それらの方法 |
US8737759B2 (en) * | 2011-07-01 | 2014-05-27 | Intel Corporation | Image blurring by partitioning a non-separable fir filter |
US9626749B2 (en) | 2014-12-10 | 2017-04-18 | Intel Corporation | Sub-pixel modification of digital images by locally shifting to an arbitrarily dense supergrid |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359674A (en) | 1991-12-11 | 1994-10-25 | David Sarnoff Research Center, Inc. | Pyramid processor integrated circuit |
US5963675A (en) * | 1996-04-17 | 1999-10-05 | Sarnoff Corporation | Pipelined pyramid processor for image processing systems |
US6018597A (en) * | 1997-03-21 | 2000-01-25 | Intermec Ip Corporation | Method and apparatus for changing or mapping video or digital images from one image density to another |
US6725247B2 (en) * | 2001-04-30 | 2004-04-20 | Intel Corporation | Two-dimensional pyramid filter architecture |
-
2001
- 2001-04-30 US US09/846,609 patent/US6725247B2/en not_active Expired - Fee Related
-
2002
- 2002-03-12 TW TW091104602A patent/TW556120B/zh not_active IP Right Cessation
- 2002-04-12 EP EP02725662A patent/EP1396081B1/en not_active Expired - Lifetime
- 2002-04-12 JP JP2002586286A patent/JP4102198B2/ja not_active Expired - Lifetime
- 2002-04-12 KR KR1020037014161A patent/KR100550676B1/ko active IP Right Grant
- 2002-04-12 CN CNA028091191A patent/CN1505866A/zh active Pending
- 2002-04-12 WO PCT/US2002/011753 patent/WO2002089061A2/en active IP Right Grant
- 2002-04-12 DE DE60204778T patent/DE60204778T2/de not_active Expired - Lifetime
- 2002-04-12 AT AT02725662T patent/ATE298471T1/de not_active IP Right Cessation
- 2002-04-12 AU AU2002256213A patent/AU2002256213A1/en not_active Abandoned
-
2004
- 2004-02-04 US US10/772,630 patent/US20040158594A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2002089061A2 (en) | 2002-11-07 |
JP2005505027A (ja) | 2005-02-17 |
EP1396081B1 (en) | 2005-06-22 |
CN1505866A (zh) | 2004-06-16 |
JP4102198B2 (ja) | 2008-06-18 |
AU2002256213A1 (en) | 2002-11-11 |
ATE298471T1 (de) | 2005-07-15 |
US20040158594A1 (en) | 2004-08-12 |
WO2002089061A3 (en) | 2003-10-30 |
US6725247B2 (en) | 2004-04-20 |
TW556120B (en) | 2003-10-01 |
DE60204778D1 (de) | 2005-07-28 |
KR100550676B1 (ko) | 2006-02-08 |
EP1396081A2 (en) | 2004-03-10 |
US20020194234A1 (en) | 2002-12-19 |
DE60204778T2 (de) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1569168B1 (en) | Finite impulse response filter method and apparatus | |
KR100550676B1 (ko) | 2-차원 피라미드 필터 구조 | |
KR100545015B1 (ko) | 2-차원 피라미드 필터 구조 | |
KR20040007483A (ko) | 2-차원 피라미드 필터 구조 | |
EP1415277B1 (en) | Pyramid filter | |
US6662200B2 (en) | Multiplierless pyramid filter | |
US5926580A (en) | Convolution algorithm for efficient hardware implementation | |
KR20040028731A (ko) | 2-차원 피라미드 필터 구조 | |
US8666172B2 (en) | Providing multiple symmetrical filters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130118 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140117 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160105 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170103 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180119 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190117 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20200121 Year of fee payment: 15 |