JP2643945B2 - 放電灯点灯装置 - Google Patents

放電灯点灯装置

Info

Publication number
JP2643945B2
JP2643945B2 JP18846087A JP18846087A JP2643945B2 JP 2643945 B2 JP2643945 B2 JP 2643945B2 JP 18846087 A JP18846087 A JP 18846087A JP 18846087 A JP18846087 A JP 18846087A JP 2643945 B2 JP2643945 B2 JP 2643945B2
Authority
JP
Japan
Prior art keywords
circuit
terminal
output
discharge lamp
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18846087A
Other languages
English (en)
Other versions
JPS6433889A (en
Inventor
諭 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP18846087A priority Critical patent/JP2643945B2/ja
Publication of JPS6433889A publication Critical patent/JPS6433889A/ja
Application granted granted Critical
Publication of JP2643945B2 publication Critical patent/JP2643945B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は、インバータ回路を用いて放電灯を高周波点
灯させるようにした放電灯点灯装置に関するものであ
る。
(背景技術) 第2図は従来の放電灯点灯装置の回路図である。交流
電源ACの電源電圧は、ダイオードブリッジDBにて整流さ
れ、コンデンサC0にて平滑され、直流電圧とされる。こ
の直流電圧は、リーケージトランスよりなる発振トラン
スOTの1次側とバイポーラトランジスタよりなる半導体
スイッチ素子SWとの直列回路に印加される。発振トラン
スOTの2次側には、コンデンサC2を介して放電灯DLが接
続され、放電灯DLの非電源側にはリアクタンス素子(コ
ンデンサC3)が接続され、放電灯フィラメントの予熱回
路が構成されている。半導体スイッチ素子SWには、ダイ
オードD1が逆並列接続される。また、回路のインダクタ
ンス成分と共振状態を呈するコンデンサC1を半導体スイ
ッチ素子SWの両端に並列接続する。このコンデンサC1
接続される位置は、発振トランスOTの1次コイルの両端
でも構わない。半導体スイッチ素子SWの制御極には、他
励信号発生回路1の出力がゲート回路2と停止回路8及
びドライブ回路3を介して入力されている。
第3図は上記回路の動作波形図である。同図の区間A
の波形は、放電灯接続時における各部の動作波形を示し
ており、同図の区間Bの波形は、無負荷時における各部
の動作波形を示しており、同図の区間Cの波形は過渡状
態における各部の動作波形を示している。まず、放電灯
DLが接続されて、正常に点灯している場合について説明
する。同図(イ)は半導体スイッチ素子SWをオン・オフ
制御するための他励信号(“High"レベルのとき他励オ
ン信号、“Low"レベルのとき他励オフ信号と呼ぶことに
する)を示す。他励オン信号にて半導体スイッチ素子SW
がオンされると、発振トランスOTの1次側を介して、第
3図(ハ)に示すような電流ISが半導体スイッチ素子SW
に流れる。他励オフ信号にて半導体スイッチ素子SWがオ
フされると、回路のLC成分に蓄えられたエネルギーのた
めに、発振トランスOTはコンデンサC1と共振し、共振コ
ンデンサ電流IC(第3図(ニ))が流れ、半導体スイッ
チ素子SWの両端には、第3図(ロ)に示されるような共
振電圧が生じる。この共振電圧がゼロになると、共振電
流はダイオードD1を介して流れ、また、ダイオード電流
ID(第3図(ホ))がゼロになると、他励オン信号によ
り半導体スイッチ素子SWに前サイクルと同様に電流IS
流れる(第3図(ハ))。このようにして、発振を継続
して行く。そして、この共振によって発振トランスOTの
2次側に生じる電圧を発振トランスOTのリーケージイン
ダクタンスとコンデンサC2を介して放電灯DLに印加し
て、点灯させるものである。
この放電灯点灯装置にあっては、他励信号による半導
体スイッチ素子SWのオン期間を変化させることにより、
半導体スイッチ素子SWに流れる電流を変化させて、共振
電流値を変化させることができ、放電灯DLに印加される
電圧を変化させることができる。例えば、オン期間を短
くすれば、放電灯DLを点灯に至らせない予熱状態にする
ことができ、オン期間を長くするに従って放電灯DLに印
加される電圧を高くして放電灯DLを点灯させ、フル点灯
状態に設定することができる。
放電灯DLが接続してある場合には、フィラメントを介
して予熱回路のリアクタンス素子が接続されているた
め、回路の固有振動周期は予熱時と点灯時とで大きくは
変化しない。しかしながら、何らかの原因(例えば、放
電灯DLの寿命や接続不確実等)により無負荷状態になっ
た場合には、発振トランスOTの1次側インダクタンスと
共振コンデンサC1のみで共振系が構成されることになる
ので、回路の固有振動周期が長くなり、半導体スイッチ
素子SWの両端電圧VSWの巾が広くなる。このように、回
路の固有振動周期が長くなった場合においても、他励式
のインバータ回路では他励信号の周期に従って半導体ス
イッチ素子SWがオンするために、第3図(ロ)の区間B
の波形に示されるように、半導体スイッチ素子SWの両端
電圧VSW、すなわち、共振コンデンサC1の電圧が高い状
態で半導体スイッチ素子SWがオンすることになり、コン
デンサC1からの突入電流が半導体スイッチ素子SWに流れ
て、大きな電力損失を発生し、また半導体スイッチ素子
SWの破損を生じることもある。
そこで、上記の回路では、半導体スイッチ素子SWの両
端電圧VSWを検出するVSW検出回路4を設けてあり、半導
体スイッチ素子SWの両端電圧VSWがスレショルド値Vthよ
りも高いときには、ゲート回路2により他励オン信号の
通過を阻止して、半導体スイッチ素子SWの導通を禁止す
るようにしている。したがって、無負荷時に、第3図
(ロ)の区間Bの波形のように、半導体スイッチ素子SW
の両端電圧VSWの巾が長くなっても、電圧VSWが所定のス
レショルド値Vthよりも高い期間中のドライブ信号を禁
止して、半導体スイッチ素子SWの導通を禁止することが
できる。ゲート回路2は、VSW>Vthのときにのみ“Hig
h"レベルとなるVSW検出回路4の出力をインバータI1
て反転し、AND回路G1により他励信号との論理積を取る
ことによりドライブ信号を作成している。このように制
御すれば、電圧VSWが所定のスレショルド値Vthよりも高
い期間に半導体スイッチ素子SWに突入電流が流れること
による損失の増大や素子の破壊に至ることがなくなる。
しかしながら、このようなゲート回路2を設けると、
放電灯DLの脱着時や、放電灯DLとランプソケットとの間
で接触不良(以下、「ソケットルーズコンタクト」と呼
ぶ)を生じて、アーク放電を生じている場合のような過
渡状態においては、スイッチ素子電圧VSWの波形が第3
図(ロ)の区間Cに示すような二重の周期を持つ振動波
形になるという問題がある。これは、発振トランスOTの
2次側の振動周期が、放電灯DLの脱着等により急に変化
するために、スイッチ素子電圧VSWがゼロに戻る前に、
発振トランスOTの2次電流が1次側の電圧VSWを昇圧す
る方向に流れるために、このような二重の周期を持つ振
動波形(以下、「二重振動波形」と呼ぶ)を生じるもの
である。
そこで、従来例ではこのような二重振動波形を検出す
るための二重振動波形検出回路5を設けて、その検出出
力により、予熱タイマー回路6をトリガし、予熱状態に
復帰する制御を行うと共に、このような二重振動波形が
出現する回数をカウンタ回路7にてカウントし、一定回
数以上継続したらソケットルーズコンタクト状態である
と判別し、停止回路8により、ドライブ信号を禁止し
て、インバータ回路の発振を停止させる。
これはソケットルーズコンタクト状態では、放電灯DL
のピンとランプソケットとの間でアーク放電が生じて発
熱を生じ、ランプソケットの炭化、発煙等の現象を生じ
る恐れがあるため、安全のため、事前にインバータ回路
を停止させるものである。
このソケットルーズコンタクト状態を検出するための
カウンタ回路7は、放電灯DLを1〜2回脱着したぐらい
では、誤判別しないように、分周段数を多く設定しなけ
ればならなかった。これは、放電灯DLの脱着の際にもこ
のような二重振動波形が数10サイクル継続するため、ソ
ケットルーズコンタクト状態を確実に検出するために
は、それ以上のカウント数が必要となるためである。具
体的には、カウンタ回路7の分周段数は、12〜15段は必
要であった。このようにカウンタの分周段数が大きくな
ると、制御回路の部品点数が増え、また制御回路をIC化
する場合にも、チップサイズが大きくなることにより、
コストの増大、歩留りの低下等の問題を生じる。
(発明の目的) 本発明は上述のような点に鑑みてなされたものであ
り、その目的とするところは、過渡状態がいつまでも継
続している異常状態の発生を検出するためのカウンタ回
路を備える放電灯点灯装置において、カウンタ回路の機
能を落とすことなく、その分周段数を低減することにあ
る。
(発明の開示) 本発明に係る放電灯点灯装置を、第1図実施例につい
て説明すると、直流電圧を交流電圧に変換し、その交流
電圧を限流要素を介して放電灯DLに印加して、放電灯DL
を点灯させるインバータ装置において、過渡状態におい
て生じる特有の振動波形を検出する検出回路(二重振動
波形検出回路5)と、前記検出回路の検出出力をカウン
トし、カウント数が所定回数以上であるときに異常状態
を示すカウント出力を発生するカウンタ回路7と、カウ
ンタ回路7の入力に検出出力が入力された後、一定期間
はカウンタ回路7のカウント動作を休止させ前記一定期
間の経過後にカウンタ回路7のカウント動作を再開させ
るためのタイマー出力を発生するタイマー回路(予熱タ
イマー回路6)とを設けて成るものである。
本発明にあっては、このように、過渡状態において生
じる特有の振動波形の検出出力がカウンタ回路7に入力
されてから一定期間はカウンタ回路7によるカウント動
作を休止させ、一定期間後に再び現れた検出出力をカウ
ントさせるものであり、したがって、カウンタ回路7の
分周段数を大幅に低減させることができるものである。
以下、本発明の実施例について説明する。
実施例 第1図は本発明の一実施例の回路図である。本実施例
において、第2図従来例と同一の機能を有する部分には
同一の符号を付して重複する説明は省略する。第2図従
来例では二重振動波形検出回路5の検出出力を直接カウ
ンタ回路7の入力としていたが、本実施例では、予熱タ
イマー回路6の出力と二重振動波形検出回路5の出力
をNOR回路G2に入力し、このNOR回路G2の出力をカウンタ
回路7の入力としている。したがって、本実施例にあっ
ては、二重振動波形検出回路5の検出出力で予熱タイマ
ー回路6がトリガされると、予熱タイマー回路6の差動
期間中はソケットルーズコンタクト検出のためのカウン
タ回路7への信号入力は禁止される。そして、予熱タイ
マー回路6の差動期間の終了後に再び発生する二重振動
波形検出回路5の検出出力をカウンタ回路7にてカウン
トし、同時にこの検出出力で再び予熱タイマー回路6に
トリガをかけるものである。つまり、従来例では絶えず
カウンタ回路7を動作させていたが、本実施例において
は一定期間毎に入力される検出出力をカウントすること
になり、カウンタ回路7の分周段数を大幅に低減して
も、ソケットルーズコンタクト状態で二重振動波形が頻
繁に発生していることを確実に検出することができる。
もちろん、放電灯DLの脱着を1〜2回繰り返した程度で
カウンタ回路7のカウント出力が生じることはないか
ら、放電灯DLの脱着のみでインバータ回路の発振を停止
させるようなことはない。
第1図回路において、平滑コンデンサC0の両端には、
抵抗R5を介してコンデンサC5が接続されている。コンデ
ンサC5の両端に得られる電圧は、制御部電源電圧Vccと
される。また、このコンデンサC5の両端には、抵抗R6
介してコンデンサC6が接続されており、抵抗R6にはコン
デンサC6の電荷放電用のダイオードD6が並列接続されて
いる。これによって、パワーオンリセット回路9が構成
されており、その出力(a)は、電源投入後、短い期間
だけ“Low"レベルとなり、その後は“High"レベルとな
る。
他励信号発生回路1において、tm1,tm2は汎用のタイ
マーIC(シグネティックス社製NE555)である。このタ
イマーICは、周知のように、トリガ端子(2番端子)が
1/3Vcc以下になると、トリガされて出力端子(3番端
子)が“High"レベルとなり、放電端子(7番端子)は
高インピーダンスとなる。また、スレショルド端子(6
番端子)が2/3Vccになると出力端子(3番端子)が“Lo
w"レベルとなり、放電端子(7番端子)も“Low"レベル
となる。なお、8番端子は電源端子、1番端子はアース
端子、4番端子はリセット端子、5番端子は周波数制御
端子である。
タイマーICtm2の時定数回路を構成する抵抗R21,R22
コンデンサC21の直列回路には、制御部電源電圧Vccが印
加されている。抵抗R21と抵抗R22の接続点は、タイマー
ICtm2の放電端子(7番端子)に接続されている。抵抗R
22とコンデンサC21の接続点は、タイマーICtm2のスレシ
ョルド端子(6番端子)及びトリガ端子(2番端子)に
接続されている。また、電源端子(8番端子)とリセッ
ト端子(4番端子)は、制御部電源電圧Vccに接続さ
れ、アース端子(1番端子)はアースされている。さら
に、周波数制御端子(5番端子)は、制御部電源電圧Vc
cを分圧する抵抗R23,R24の接続点に接続されている。こ
れによって、タイマーICtm2は、他励信号の発振周期を
決める無安定マルチバイブレータを構成しており、その
発振出力をタイマーICtm1のトリガ端子(2番端子)に
入力している。
他励信号の発振周期を可変とするために、抵抗R24
両端には、抵抗R25とコンデンサC22との直列回路が並列
接続されている。コンデンサC22の両端には、トランジ
スタTr1のコレクタ・エミッタ間が並列接続されてい
る。トランジスタTr1のベースは、バイアス抵抗R26を介
して予熱タイマー回路6の出力に接続されている。
一方、タイマーICtm1の時定数回路を構成する抵抗R11
とコンデンサC11の直列回路には、制御部電源電圧Vccが
印加されている。抵抗R11とコンデンサC11の接続点は、
タイマーICtm1のスレショルド端子(6番端子)及び放
電端子(7番端子)に接続されている。また、電源端子
(8番端子)とリセット端子(4番端子)は、制御部電
源電圧Vccに接続され、アース端子(1番端子)はアー
スされている。周波数制御端子(5番端子)は使用して
いない。さらに、トリガ端子(2番端子)は上述のよう
に、タイマーICtm2よりなる無安定マルチバイブレータ
の出力に接続されている。これによって、タイマーICtm
2は、前記無安定マルチバイブレータの出力の立下りか
ら一定期間だけ、出力端子(3番端子)が“High"レベ
ルとなる単安定マルチバイブレータとして動作し、その
出力は、インバータI2にて反転されて、他励信号発生回
路1の出力(b)となる。したがって、他励信号発生回
路1は、オフ期間が一定の他励信号を発生する。また、
上述のように、タイマーICtm2の周波数制御端子(5番
端子)の電圧を可変とすることにより、タイマーICtm2
よりなる無安定マルチバイブレータの発振周期を変える
ことができ、これによって、他励信号のオン期間を変え
ることができるものである。
ゲート回路2はAND回路G1よりなり、このAND回路G1
一方の入力端子は、他励信号発生回路1の出力端子に接
続されており、他方の入力端子は、VSW検出回路4の出
力端子に接続されている。また、AND回路G1の出力端子
は停止回路8を介してドライブ回路3の入力端子に接続
されている。
ドライブ回路3は、バイポーラトランジスタよりなる
半導体スイッチ素子SWにベース電流を供給するための駆
動トランスT1を備えている。駆動トランスT1の1次巻線
は、トランジスタTr2のコレクタ・エミッタ間を介し
て、制御部電源電圧Vccに接続されている。この1次巻
線には、コンデンサC41と抵抗R42の直列回路が接続され
ている。駆動トランスT1の2次巻線は、バイアス用の抵
抗R43を介して、バイポーラトランジスタよりなる半導
体スイッチ素子SWのベース・エミッタ間に接続されてい
る。このバイアス用の抵抗R43には、ダイオードD4がベ
ース電流の通電方向とは逆極性となるように並列接続さ
れている。このダイオードD4には、駆動トランスT1の1
次巻線に流れる電流が遮断されたときに、駆動トランス
T1の2次巻線に生じる逆起電力により電流が流れ、半導
体スイッチ素子SWの蓄積電荷を引き抜くものである。駆
動トランスT1の1次巻線に流れる電流を制御するトラン
ジスタTr2のベース・エミッタ間には、ゲート回路2と
停止回路8を通過したドライブ信号が、バイアス抵抗R
41を介して入力されている。
VSW検出回路4は、制御部電源電圧Vccにて動作するコ
ンパレータCP1と、その付属回路たる抵抗R1〜R4により
構成されている。抵抗R1,R2の直列回路は、スイッチ素
子SWの両端に並列接続されている。スイッチ素子SWの両
端電圧VSWは、抵抗R1,R2にて分圧されて、コンパレータ
CP1のマイナス側入力端子に印加される。抵抗R3,R4の直
列回路には、制御部電源電圧Vccが印加されている。制
御部電源電圧Vccを抵抗R3,R4にて分圧した基準電圧は、
コンパレータCP1のプラス側入力端子に基準電圧として
印加されている。スイッチ素子SWの両端電圧VSWが、所
定のスレショルド値thよりも高いときには、コンパレー
タCP1の出力電圧は“Low"レベルとなる。また、スイッ
チ素子SWの両端電圧VSWが、所定のスレショルド値Vth以
下であるときには、コンパレータCP1の出力電圧は“Hig
h"レベルとなる。
二重振動波形検出回路5は、2個のDフリップフロッ
プDFa,DFbを含み、スイッチ素子電圧VSWが高い期間中の
他励オン信号の発生回数をカウントするようになってい
る。これは、スイッチ素子電圧VSWが二重振動モードの
波形になったときには、他励信号波形の2パルス分の期
間は、スイッチ素子電圧VSWが“High"レベルとなるの
で、スイッチ素子電圧VSWの発生期間中の他励信号をカ
ウントし、2パルス目でカウント出力を得て、二重振動
波形を検出するものである。各DフリップフロップDFa,
DFbのリセット入力Rには、VSW検出回路4の検出出力が
入力されている。1段目のDフリッフロップDFaのクロ
ック入力Tには、他励信号発生回路1の出力(b)が入
力されており、2段目のDフリップフロップDFbのクロ
ック入力Tには、1段目のDフリップフロップDFaの
出力が入力されている。また、各DフリップフロップDF
a,DFbにおける出力は、自己のD入力に接続されてい
る。したがって、DフリップフロップDFa,DFbはカウン
タ回路を構成しており、そのカウント出力は、Dフリッ
プフロップDFbの出力として得られ、立上り検出回路1
0を介してAND回路G4の一方の入力端子に入力されてい
る。AND回路G4の他方の入力端子には、パワーオンリセ
ット回路9の出力(a)が接続されている。AND回路G4
の出力端子は、予熱タイマー回路6におけるタイマーIC
tm3のトリガ端子(2番端子)に接続されている。な
お、立上り検出回路10は、インバータI2と抵抗R7とNAND
回路G5からなり、入力信号が立上った瞬間にのみ、出力
信号が“Low"レベルとなる回路である。
予熱タイマー回路6において、tm3は汎用のタイマーI
C(シグネティックス社製NE555)である。このタイマー
ICtm3の時定数回路を構成する抵抗R31とコンデンサC31
の直列回路には、制御部電源電圧Vccが印加されてい
る。抵抗R31とコンデンサC31の接続点は、タイマーICtm
3のスレショルド端子(6番端子)及び放電端子(7番
端子)に接続されている。また、電源端子(8番端子)
とリセット端子(4番端子)は、制御部電源電圧Vccに
接続され、アース端子(1番端子)はアースされてい
る。周波数制御端子(5番端子)は使用していない。さ
らに、トリガ端子(2番端子)は上述のように、AND回
路G4の出力端子に接続されている。これによって、タイ
マーICtm3は、AND回路G4の出力の立下りから一定期間だ
け、出力端子(3番端子)が“HigH"レベルとなる単安
定マルチバイブレータとして動作する。この予熱タイマ
ー回路6の出力は、上述のように、抵抗R26を介して、
他励信号発生回路1における他励信号のオン期間を暫時
短くするための制御信号となる。予熱タイマー回路6
は、トリガされてから約1秒間“High"レベルとなる出
力を出す。この間、他励信号発生回路1のトランジスタ
Tr1をオンさせ、タイマーICtm2の周波数制御端子(5番
端子)の電圧を低減させ、無安定マルチバイブレータの
発振周期を短くし、他励信号のオン期間を短くして、放
電灯DLを予熱状態とする。予熱タイマー回路6の出力が
“Low"レベルに戻ると、トランジスタTr1がオフし、コ
ンデンサC22が充電を開始し、タイマーICtm2の周波数制
御端子(5番端子)の電圧を上昇させ、他励信号のオン
期間を長くして放電灯DLをフル点灯状態に移行させる。
また、予熱タイマー回路6の出力は、カウンタ回路7
におけるNOR回路G2の一方の入力端子に接続されてい
る。NOR回路G2の他方の入力端子には、二重振動波形検
出回路5の出力が接続されている。カウンタ回路7は、
NOR回路G2の出力端子に得られるパルスの数をカウント
するためのn個のDフリップフロップDF1〜DFnを含む。
DフリップフロップDF1〜DFnの出力は、自己のD入力
に接続されており、リセット入力は、パワーオンリセ
ット回路9の出力(a)に接続されている。電源投入時
には、パワーオンリセット回路9の出力(a)は短い時
間だけ“Low"レベルとなるので、各Dフリップフロップ
DF1〜DFnはリセットされ、その後、パワーオンリセット
回路9の出力(a)が“High"レベルとなった時点でリ
セットを解除される。最終段のDフリップフロップDFn
の出力が“High"レベルであるので、AND回路G3の一方
の入力端子は“High"レベルに保持される。したがっ
て、NOR回路G2から出力される信号は、AND回路G3を通過
し、1段目のDフリップフロップDF1のクロック入力T
に入力される。1段目のDフリップフロップDF1の出
力は、2段目のDフリップフロップDF2のクロック入力
Tに接続されており、以下、各段の出力は次段のクロ
ック入力Tに接続されている。最終段のDフリップフロ
ップDFnの出力は、カウンタ回路7のカウント出力と
なっており、停止回路8により、ドライブ回路信号の通
過を阻止するための制御信号となる。
停止回路8はAND回路G6よりなり、このAND回路G6の一
方の入力端子には、上述のように、カウンタ回路7のカ
ウント出力が入力されており、他方の入力端子には、ゲ
ート回路2を通過したドライブ信号が入力されている。
また、AND回路G6の出力端子は、ドライブ回路3の入力
端子に接続されている。カウンタ回路7のカウント出力
が“High"レベルである間は、ゲート回路2を通過した
ドライブ信号がそのままAND回路G6を通過してドライブ
回路3に入力されるが、カウンタ回路7のカウント出力
が“Low"レベルになると、前記ドライブ信号がAND回路G
6を通過できなくなるので、ドライブ回路3にはドライ
ブ信号が入力されなくなり、インバータ回路は発振を停
止する。
なお、実施例では、二重振動波形検出回路5の検出出
力の入力禁止期間を決めるタイマー回路として、予熱タ
イマー回路6を用いているが、別のタイマー回路を用い
てもよい。
(発明の効果) 本発明は上述のように、インバータ装置を用いた放電
灯点灯装置において、過渡状態において生じる特有の振
動波形を検出する検出回路と、その検出出力をカウント
して、カウント数が所定回数以上であるときに異常状態
の発生を示すカウント出力を発生するカウンタ回路と、
カウンタ回路の入力に検出出力が入力された後、一定期
間はカウンタ回路の動作を休止させるためのタイマー出
力を発生するタイマー回路とを設けたから、カウンタ回
路は過渡状態において生じる特有の振動波形の検出出力
を一定期間毎にカウントすることになり、したがって、
カウンタ回路の分周段数を大幅に低減しても、過渡状態
がいつまでも継続しているソケットルーズコンタクト状
態のような異常状態の発生を確実に検出することができ
るという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の回路図、第2図は従来例の
回路図、第3図は同上の動作波形図である。 5は二重振動波形検出回路、6は予熱タイマー回路、7
はカウンタ回路、DLは放電灯である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】直流電圧を交流電圧に変換し、その交流電
    圧を限流要素を介して放電灯に印加して、放電灯を点灯
    させるインバータ装置において、過渡状態において生じ
    る特有の振動波形を検出する検出回路と、前記検出回路
    の検出出力をカウントし、カウント数が所定回数以上で
    あるときに異常状態を示すカウント出力を発生するカウ
    ンタ回路と、カウンタ回路の入力に検出出力が入力され
    た後、一定期間はカウンタ回路のカウント動作を休止さ
    せ前記一定期間の経過後にカウンタ回路のカウント動作
    を再開させるためのタイマー出力を発生するタイマー回
    路とを設けて成ることを特徴とする放電灯点灯装置。
JP18846087A 1987-07-28 1987-07-28 放電灯点灯装置 Expired - Lifetime JP2643945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18846087A JP2643945B2 (ja) 1987-07-28 1987-07-28 放電灯点灯装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18846087A JP2643945B2 (ja) 1987-07-28 1987-07-28 放電灯点灯装置

Publications (2)

Publication Number Publication Date
JPS6433889A JPS6433889A (en) 1989-02-03
JP2643945B2 true JP2643945B2 (ja) 1997-08-25

Family

ID=16224094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18846087A Expired - Lifetime JP2643945B2 (ja) 1987-07-28 1987-07-28 放電灯点灯装置

Country Status (1)

Country Link
JP (1) JP2643945B2 (ja)

Also Published As

Publication number Publication date
JPS6433889A (en) 1989-02-03

Similar Documents

Publication Publication Date Title
JPS6321580A (ja) 蓄電池の放電状態表示回路
US5493181A (en) Capacitive lamp out detector
US3505562A (en) Single transistor inverter with a gas tube connected directly to the transistor
JP2643945B2 (ja) 放電灯点灯装置
JP3922394B2 (ja) 放電灯点灯装置および照明装置
JPH0473893A (ja) 放電灯点灯装置
JP2552280B2 (ja) 放電灯点灯装置
JP3003876B2 (ja) 放電灯点灯装置
JP2878350B2 (ja) 放電灯点灯装置
JP3399239B2 (ja) 電源装置
JP4069650B2 (ja) 放電灯点灯装置
JP2617481B2 (ja) 放電灯点灯装置
JP4103408B2 (ja) 放電灯点灯装置
JP3295999B2 (ja) 放電灯点灯装置
JP2502854Y2 (ja) 電源装置の過電流表示回路
JP3059524B2 (ja) 放電灯点灯装置
JPS60150319A (ja) 電子スイッチ
JPH0374090A (ja) 放電灯点灯装置
JPH01251593A (ja) 放電灯点灯装置
JPH03205790A (ja) 蛍光灯点灯装置の異常検出方法
JPH03190566A (ja) インバータ装置
JP2930992B2 (ja) 放電灯点灯装置
JPS63262030A (ja) 電源供給状態検出装置
JPH0735359Y2 (ja) 放電灯の点灯装置
JPS63237392A (ja) 放電灯点灯装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080502

Year of fee payment: 11