JP2617481B2

JP2617481B2 - 放電灯点灯装置

Info

Publication number: JP2617481B2
Application number: JP21178387A
Authority: JP
Inventors: 喜光平伴; 隆裕原
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1987-08-26
Filing date: 1987-08-26
Publication date: 1997-06-04
Anticipated expiration: 2012-06-04
Also published as: JPS6454697A

Description

【発明の詳細な説明】（技術分野）本発明は、自励他制式のインバータ回路を用いた放電
灯点灯装置に関するものである。

（背景技術）第８図は、従来の放電灯点灯装置の回路図である。直
流電源Ｅには、電源スイッチSW₁とトランジスタQ₁のコ
レクタ・エミッタ間を介して、コンデンサC₁及びインダ
クタンスL₁よりなるLC並列共振回路が接続されている。
該共振回路には、カレントトランスCTの１次巻線と、限
流用のインダクタンスL₂と、放電灯ｌとの直列回路が並
列的に接続されている。トランジスタQ₁のコレクタ・エ
ミッタ間には、ダイオードD₁が逆並列接続されている。
トランジスタQ₁のベース・エミッタ間には、インダクタ
ンスＬ′とコンデンサＣ′よりなるLC直列共振回路を介
して、カレントトランスCTの２次巻線が接続されてい
る。カレントトランスCTの１次巻線は負荷電流路中に直
列的に挿入されているので、カレントトランスCTの２次
巻線には、負荷電流の一部が帰還される。この電流がイ
ンダクタンスＬ′とコンデンサＣ′よりなる直列共振回
路を介して、トランジスタQ₁のベース・エミッタ間に流
れて、トランジスタQ₁をオン・オフ駆動している。これ
によって、１石自励式のインバータ回路が構成されてお
り、直流電源Ｅの電力を高周波電力に変換して、放電灯
ｌに印加し、放電灯ｌを高周波点灯させるものである。

第９図は上記回路の動作波形図であり、同図（ａ）は
トランジスタQ₁のベース電流波形、同図（ｂ）はトラン
ジスタQ₁のコレクタ電流波形、同図（ｃ）はトランジス
タQ₁のコレクタ・エミッタ間電圧V_CEの波形、同図
（ｄ）は電圧V_CEの振幅軸についての拡大波形を、それ
ぞれ示している。第９図（ａ），（ｂ）に示すように、
時刻ｔ＝t₂の直前の領域では、トランジスタQ₁のコレク
タ電流が上昇しているにも拘わらず、ベース電流は下降
しており、トランジスタQ₁のオン抵抗は増加しつつあ
る。さらに、時刻ｔ＝t₂〜t₃においては、ベース電流が
０レベルを下回って、逆方向にベース電流が流れている
が、トランジスタQ₁の電荷蓄積効果により、コレクタ電
流は増え続け、時刻ｔ＝t₃において、ようやくゼロにな
る。このため、時刻ｔ＝t₂〜t₃の期間においては、トラ
ンジスタQ₁のオン抵抗が徐々に増加して、第３図（ｄ）
の斜線部で示すように、オン電圧が高くなり、電力損失
が大きくなるという欠点がある。

また、放電灯ｌの調光時や予熱時には、発振周波数を
高くするために、インダクタンスＬ′とコンデンサＣ′
よりなるLC直列共振回路の共振周波数を高く設定する必
要があるが、トランジスタQ₁の電荷蓄積時間（ｔ＝t₂〜
t₃）により正確な周波数制御が行えないため、広い範囲
に亘って発振周波数を変化させることができず、調光比
が大きくならないといった欠点があったり、先行予熱時
に放電灯が微放電してしまい、放電灯の長寿命化が十分
達成できないといった欠点があった。

そこで、インバータ回路の主トランジスタのオン時に
おける電力損失を低減すると共に、発振周波数を広い範
囲で変化させるために、第10図に示すような自励他制式
のインバータ回路を用いた放電灯点灯装置が提案されて
いる（特願昭62−159196号）。直流電源Ｅの両端には、
電源スイッチSW₁とトランジスタQ₁のコレクタ・エミッ
タ間を介して、コンデンサC₁とインダクタンスL₁よりな
るLC並列共振回路が接続されている。このLC並列共振回
路には、カレントトランスCTの１次巻線と、インダクタ
ンスL₂を介して、放電灯ｌが接続されている。トランジ
スタQ₁のベース・エミッタ間には、ダイオードD₁が逆並
列接続されている。トランジスタQ₁のベース・エミッタ
間には、抵抗R₁₀が並列接続されている。前記カレント
トランスCTの２次巻線は、ダイオードD₂と抵抗R₀の直列
回路を介して、前記トランジスタQ₁のベース・エミッタ
間に接続されており、ダイオードD₂と抵抗R₂の直列回路
を介して、タイマー回路TMの同期用トランジスタQ₃のベ
ース・エミッタ間に接続されている。トランジスタQ₁の
ベース・エミッタ間には、遮断回路STのデュティ制御用
トランジスタQ₂のコレクタ・エミッタ間が接続されてい
る。

直流電源ＥとスイッチSW₁との直列回路の両端には、
抵抗R₁とツェナダイオードZD₁との直列回路が接続され
ている。ツェナダイオードZD₁の両端に生じる電圧は、
コンデンサC₄に充電され、制御部電源電圧Vccが得られ
る。制御部電源電圧Vccは抵抗R₆,R₇にて分圧され、基準
電圧Vkとして、コンパレータCP₁の負入力端子に印加さ
れる。コンデンサC₄の両端には、抵抗R₅とコンデンサC₃
の直列回路が接続されており、コンデンサC₄の充電電圧
V_C3は、コンパレータCP₁の正入力端子に印加されてい
る。コンデンサC₃の両端には、トランジスタQ₄のコレク
タ・エミッタ間が接続されている。トランジスタQ₄のベ
ースは、抵抗R₃を介して制御部電源電圧Vccに接続され
ている。トランジスタQ₄のベース・エミッタ間には、ト
ランジスタQ₃のコレクタ・エミッタ間が接続されてい
る。コンパレータCP₁の出力端子は、トランジスタQ₂の
ベースに接続されており、また、抵抗R₄を介して制御部
電源電圧Vccによりプルアップされている。なお、トラ
ンジスタQ₁のベースは起動抵抗R₉を介して、前記スイッ
チSW₁とインダクタンスL₁との接続点に接続されてい
る。

第11図は上記回路の動作波形図であり、同図（ａ）は
カレントトランスCTの１次電流波形、同図（ｂ）はカレ
ントトランスCTの２次電流波形、同図（ｃ）はトランジ
スタQ₃のオン・オフ期間、同図（ｄ）はコンデンサC₃の
電圧V_C3及び基準電圧V_K、同図（ｅ）はトランジスタQ₂
のオン・オフ期間、同図（ｆ）はトランジスタQ₁のベー
ス電流波形、同図（ｇ）はトランジスタQ₁のコレクタ・
エミッタ間電圧波形V_CE、同図（ｈ）は電圧V_CEの振幅軸
についての拡大波形を、それぞれ示している。

以下、第11図を参照しながら、第10図回路の動作につ
いて説明する。

トランジスタQ₁がオンして、カレントトランスCTの１
次巻線に第11図（ａ）に示すような１次電流が流れる
と、その２次巻線にはダイオードD₂の順方向にのみ電流
が流れ、第11図（ｂ）に示すような２次電流が流れる。
この２次電流は、トランジスタQ₁のコレクタ電流と同位
相であり、トランジスタQ₁のベース電流として帰還され
ている。また、この２次電流により、トランジスタQ₃が
オンされる（第11図（ｃ）参照）。トランジスタQ₃がオ
ンしている期間は、トランジスタQ₄がオフし、コンデン
サC₃が充電される。このコンデンサC₃の充電電圧V_C3と
抵抗R₆とR₇の分圧比で決まる基準電圧V_Kとをコンパレー
タCP₁で比較する。コンデンサC₃の充電電圧V_C3が基準電
圧V_Kを越えると、コンパレータCP₁の出力端が開放（オ
ープン）状態となり、抵抗R₄を介してトランジスタQ₂に
ベース電流が流れて、トランジスタQ₂がオンされる（第
11図（ｄ），（ｅ）参照）。トランジスタQ₂がオンされ
ると、トランジスタQ₁のベース電流がトランジスタQ₂を
介してバイパスされると共に、トランジスタQ₁のベース
・エミッタ間の蓄積電荷が急激に放出されて、トランジ
スタQ₁はオフ状態に移行する（第11図（ｆ）参照）。

トランジスタQ₁のベース電流はコレクタ電流と同位相
で相似形で得られるため、トランジスタQ₁のオン領域に
おいて、コレクタ電流が増えるとベース電流も増えるた
め、トランジスタQ₁のオン抵抗が高くなることはなく、
トランジスタQ₁のコレクタ・エミッタ間のオン電圧が高
くならないため、トランジスタQ₁のオン時の損失が低減
できる。また、トランジスタQ₁のベース・エミッタ間の
蓄積電荷は急激に放出されるので、トランジスタQ₁のコ
レクタ・エミッタ間はオン状態から瞬時にオフ状態に移
行し、トランジスタQ₁のスイッチング損失も低減でき
る。

ところで、この第10図回路においては、タイマー回路
TMのタイマー期間が一定であるので、トランジスタQ₁が
オンされてからオフされるまでの期間が固定されてお
り、トランジスタQ₁のオンデュティは一定である。した
がって、仮に、放電灯ｌが寿命末期において、フィラメ
ントの電子放出不良（エミレス）となったときには、安
全動作領域（ASO）を越えた過大な電流がトランジスタQ
₁に流れ、トランジスタQ₁が破壊される恐れがあった。
そこで、トランジスタQ₁のコレクタにサーマル・プロテ
クタを直列的に接続することが考えられるが、エミレス
時の負荷電流の増大は非常に急激に生じるので、サーマ
ルプロテクタが作動する前にトランジスタQ₁が破壊され
るという問題があった。

（発明の目的）本発明は上述のような点に鑑みてなされたものであ
り、その目的とするところは、自励他制式のインバータ
回路を用いた点灯装置において、放電灯がエミレス状態
に陥ったときには、インバータ回路の主トランジスタの
オン期間を短くして、過電流による主トランジスタの破
壊を防止できるようにした放電灯点灯装置を提供するこ
とにある。

（発明の開示）本発明に係る放電灯点灯装置にあっては、上記の目的
を達成するために、第１図に示すように、放電灯ｌと直
列的にカレントトランスCTの１次巻線を設けたインバー
タ回路IVと、カレントトランスCTの２次巻線より得られ
る２次電流のうち、前記インバータ回路IVの主トランジ
スタQ₁のコレクタ電流と同位相の電流だけを該トランジ
スタQ₁のベースに帰還させる半波電流帰還回路FBと、カ
レントトランスCTの２次巻線より得られる信号により計
時動作を開始し、任意の時間後に計時終了信号を生じる
タイマー回路TMと、前記計時終了信号が入力されたとき
に該トランジスタQ₁のベース電流を遮断する遮断回路ST
とを備える放電灯点灯装置において、放電灯ｌの寿命末
期に生じるエミレス状態を検出して、前記タイマーの回
路TMの計時終了信号が生じるタイミングを早くするよう
に前記タイマー回路TMを制御するエミレス検出回路ELを
設けて成るものである。

本発明はこのように構成されているので、エミレス時
には、インバータ回路IVの主トランジスタQ₁のオン期間
を短くすることができ、したがって、エミレス時の過大
な負荷電流による主トランジスタQ₁の破壊を防止するこ
とができる。

以下、本発明の実施例について説明する。

実施例１第２図は、本発明の一実施例に係る放電灯点灯装置を
示す回路図である。本実施例において、第10図従来例と
同一の機能を有する部分には同一の符号を付して重複す
る説明は省略する。コンデンサC₄の両端には、抵抗R₁₁
と抵抗R₁₂の直列回路、及び、抵抗R₁₃とコンデンサC₅の
直列回路が夫々並列に接続されている。抵抗R₁₁と抵抗R
₁₂の接続点はコンパレータCP₂の負入力端子に、抵抗R₁₃
とコンデンサC₅の接続点はコンパレータCP₂の正入力端
子に夫々接続されている。以上により放電灯ｌの予熱タ
イマー回路PHが構成されている。

カレントトランスCTの２次巻線には、ダイオードD₃と
ツェナダイオードZD₂の直列回路を介してコンデンサC₆
が接続されている。ツェナダイオードZD₂とコンデンサC
₆の接続点はコンパレータCP₂の出力端子に接続されると
共に、抵抗R₈を介してコンパレータCP₁の負入力端子に
接続されている。ここで、ダイオードD₃は、カレントト
ランスCTの２次巻線からダイオードD₂に流れる電流とは
逆方向の電流が同２次巻線に流れるように接続されてお
り、また、ツェナダイオードZD₂はこのダイオードD₃の
順方向にツェナ電流が流れるように接続されている。こ
のツェナダイオードZD₂のツェナ電圧は、放電灯ｌの正
常点灯時にはツェナ電流が流れず、放電灯ｌのエミレス
時にはツェナ電流が流れるようなレベルに設定されてい
る。以上によりエミレス検出回路ELが構成されている。

また、本実施例にあっては、サーマルプロテクタTPが
トランジスタQ₁のコレクタに直列的に接続されている。

第３図は本実施例の動作波形図であり、同図（ａ）は
コンパレータCP₂の負入力端子に印加される抵抗R₁₂の電
圧V_R12（＝V_K2）の波形と正入力端子に印加されるコン
デンサC₅の電圧V_C5の波形、同図（ｂ）はコンパレータC
P₂の動作波形、同図（ｃ）はコンパレータCP₁の負入力
端子に印加される抵抗R₇の電圧V_R7の波形、同図（ｄ）
は放電灯ｌの始動時におけるカレントトランスCTの２次
電圧V_CT2の波形、同図（ｅ）はエミレス時におけるカレ
ントトランスCTの２次電圧V_CT2の波形を夫々示してい
る。

以下、第３図を参照しながら、第２図回路の動作につ
いて説明する。

まず、放電灯ｌが寿命末期でない場合における動作に
ついて説明する。スイッチSW₁をオンにすると、直流電
源Ｅから抵抗R₁を介して、制御部電源電圧規制用のツェ
ナダイオードZD₁に電流が流れ、ツェナダイオードZD₁に
よりコンデンサC₄はツェナ電圧に充電される。予熱タイ
マー回路PHにおいて、抵抗R₁₁と抵抗R₁₂の直列回路、及
び、抵抗R₁₃とコンデンサC₅の直列回路には、コンデン
サC₄の両端電圧が印加される。コンパレータCP₂の負入
力端子には、制御部電源電圧Vccを抵抗R₁₁と抵抗R₁₂に
よって分圧した電圧V_R12（＝V_K2）が基準電圧として印
加され、正入力端子にはコンデンサC₅の両端電圧V_C5が
印加される。コンパレータCP₂は、電圧V_K2と電圧V_C5を
比較し、V_C5＞V_K2の状態のとき、出力端子がオープン状
態となる。今、V_C5＜V_K2の状態にあり、コンパレータCP
₂の出力端子はアースラインとショートされた状態にあ
る。ここで、起動抵抗R₉にてトランジスタQ₁がオンされ
て、放電灯ｌの両フィラメントとコンデンサC₂を介し
て、カレントトランスCTの１次巻線に電流が流れると、
その２次巻線にはダイオードD₂の順方向に２次電流が流
れる。この２次電流は、トランジスタQ₁のコレクタ電流
と同位相であり、トランジスタQ₁のベース電流として帰
還されている。また、この２次電流により、トランジス
タQ₃がオンされる。トランジスタQ₃がオンしている期間
は、トランジスタQ₄がオフし、コンデンサC₃が充電され
る。このコンデンサC₃の充電電圧V_C3と抵抗R₆とR₇,R₈の
分圧比で決まる基準電圧V_KとをコンパレータCP₁で比較
する。ここで、この状態における電圧V_Kの値は、放電灯
ｌの定常点灯時の電圧V_Kの値よりも低く設定してあるた
め、コンパレータCP₁の出力端子は毎サイクルごとに早
くオープン状態となる。コンデンサC₃の充電電圧V_C3が
基準電圧V_Kを越えると、コンパレータCP₁の出力端がオ
ープン状態となり、抵抗R₄を介してトランジスタQ₂に電
流が流れて、トランジスタQ₂がオンされる。トランジス
タQ₂がオンされると、トランジスタQ₁のベース電流がト
ランジスタQ₂を介してバイパスされると共に、トランジ
スタQ₁のベース・エミッタ間の蓄積電荷が急激に放出さ
れて、トランジスタQ₁はオフ状態に移行する。トランジ
スタQ₁のオフが早く行われるために、トランジスタQ₁の
オン期間は短くなり、インダクタンスL₁とコンデンサC₁
よりなる並列共振回路は小さな振動電圧を放電灯ｌに印
加し、放電灯ｌは点灯されないが、コンデンサC₂を介し
て放電灯ｌの両フィラメントに予熱電流が流れる。これ
によって、フィラメントからの熱電子放出が活発にな
り、放電灯ｌの長寿命化を図ることができる。

一定時間の経過後、コンデンサC₅が充電され、V_C5＞V
_K2となると（第３図（ａ）参照）、コンパレータCP₂の
出力端子はオープン状態となる（同図（ｂ）参照）。コ
ンパレータCP₂の出力端子がオープン状態となると、コ
ンデンサC₄から抵抗R₆,R₈を介してコンデンサC₆に電流
が流れるために、コンデンサC₆は徐々に充電され、抵抗
R₇の両端電圧V_R7は上昇する（同図（ｃ）参照）。電圧V
_R7が上昇すると、コンパレータCP₁の基準電圧V_Kが上昇
するため、コンパレータCP₁の出力端子は毎サイクルご
とに遅くオープン状態となり、トランジスタQ₂のオンす
るタイミングが遅くなるために、トランジスタQ₁のオフ
するタイミングも遅くなる。従って、トランジスタQ₁の
オン期間が長くなることにより、前記並列共振回路から
放電灯ｌが点灯するのに十分な振動電圧が放電灯ｌに印
加され、放電灯ｌが点灯する。

次に、放電灯ｌが寿命末期となり、フィラメントの電
子放出不良（エミレス）状態になった場合について説明
する。放電灯ｌがエミレス状態になると、負荷電流は増
大し、カレントトランスCTの２次電圧も大きくなる。カ
レントトランスCTの２次電圧にコンデンサC₆の両端電圧
を加えた電圧が、ツェナダイオードZD₂とダイオードD₃
の電圧降下よりも大きくなったとき、カレントトランス
CTの２次電流がツェナダイオードZD₂とダイオードD₃を
介してコンデンサC₆に流れ、コンデンサC₆は放電され
る。コンデンサC₆が放電されることにより、抵抗R₇の両
端電圧V_R7は低下する。電圧V_R7の低下によりコンパレー
タCP₁の基準電圧V_Kは低下し、コンパレータCP₁の出力端
子は、定常状態よりも早く、毎サイクルごとにオープン
状態となり、トランジスタQ₂のオンするタインミングが
早くなるために、トランジスタQ₁のオフするタイミング
も早くなる。このため、トランジスタQ₁のオン期間が短
くなって、トランジスタQ₁のコレクタ・エミッタ間に流
れる電流は実質的に減少し、エミレス状態の初期におけ
るトランジスタQ₁の破壊は防止される。この場合におけ
るカレントトランスCTの２次電圧V_CT2は、第３図（ｅ）
に示したようになり、放電灯ｌがエミレス状態になった
ことによる電流の増加が防止されていることが分かる。
そして、トランジスタQ₁がなおも過熱してくると、サー
マルプロテクタTPが動作してトランジスタQ₁の破壊を防
止する。

なお、本実施例にあっては、予熱タイマー回路PHのコ
ンパレータCP₂により、電源投入後の一定時間はエミレ
ス検出回路ELのコンデンサC₆の両端をシュートするよう
にしたから、電源投入後の一定時間はエミレス検出回路
ELが動作せず、過渡時の異常電圧によるエミレス検出回
路ELの誤動作を防止できるものである。

実施例２第４図は、本発明の他の実施例に係る放電灯点灯装置
の要部回路図である。本実施例において、第10図従来例
と同一の機能を有する部分には同一の符号を付して重複
する説明は省略する。カレントトランスCTの２次巻線に
は、ダイオードD₂とツェナダイオードZD₂とダイオードD
₃及び抵抗R₂₁の直列回路を介して、平滑コンデンサC₇が
接続されている。コンデンサC₇の両端には、ツェナダイ
オードZD₃と抵抗R₂₂及び抵抗R₂₃の直列回路が並列接続
されている。トランジスタQ₅のベース・エミッタ間には
抵抗R₂₃が接続されると共に、トランジスタQ₅のコレク
タはトランジスタQ₆のベースに接続されている。コンパ
レータCP₁の正入力端子に接続されている抵抗R₅の両端
には、トランジスタQ₆のエミッタ・コレクタ間を介して
抵抗R₂₄が接続されている。ここで、ツェナダイオードZ
D₂はダイオードD₂及びダイオードD₃の順方向にツェナ電
流が流れるように接続され、ツェナダイオードZD₃はト
ランジスタQ₅のベースにツェナ電流が流れるように接続
されている。ツェナダイオードZD₂のツェナ電圧は、放
電灯ｌの正常点灯時にはツェナ電流が流れず、放電灯ｌ
のエミレス時にはツェナ電流が流れるようなレベルに設
定されている。また、トランジスタQ₃のベース・エミッ
タ間には、ダイオードD₄が逆並列接続されている。

第５図は本実施例の動作波形図であり、同図（ａ）は
カレントトランスCTの２次巻線間の出力電圧V_CT2の波
形、同図（ｂ）は平滑コンデンサC₇の電圧V_C7の波形、
同図（ｃ）はトランジスタQ₅,Q₆の動作波形、同図
（ｄ）はコンパレータCP₁の正入力端子に印加されるコ
ンデンサC₃の電圧V_C3の波形、同図（ｅ）はトランジス
タQ₁の動作波形を夫々示している。

以下、第５図を参照しながら、第４図回路のエミレス
時の動作について説明する。放電灯ｌがエミレス状態に
なると、負荷電流は増大し、カレントトランスCTの２次
電圧も大きくなる。カレントトランスCTの２次電圧が、
ツェナダイオードZD₂のツェナ電圧を越えると、カレン
トトランスCTの２次巻線からダイオードD₂とツェナダイ
オードZD₂とダイオードD₃及び抵抗R₂₁の直列回路を介し
てコンデンサC₇に充電電流が流れ、コンデンサC₇は第５
図（ｂ）に示すように、毎サイクルごとに徐々に充電さ
れる。コンデンサC₇の充電電圧がツェナダイオードZD₃
のツェナ電圧を越えると、ツェナダイオードZD₃が導通
し、抵抗R₂₂を介してトランジスタQ₅にベース電流が流
れて、トランジスタQ₅のコレクタ・エミッタ間が導通す
る（同図（ｃ）参照）。このとき、抵抗R₂₂,R₂₃の直列
回路には、コンデンサC₇の電圧からツェナダイオードZD
₃のツェナ電圧を差し引いた電圧が印加される。トラン
ジスタQ₅がオン状態にされると、トランジスタQ₅のコレ
クタ・エミッタ間を介して、コンデンサC₄からの電流が
トランジスタQ₆のエミッタ・ベース間に流れ、トランジ
スタQ₆はオン状態とされる。トランジスタQ₆がオン状態
とされると、抵抗R₅の両端には、抵抗R₂₄が並列接続さ
れた状態となり、コンデンサC₃との直列回路における時
定数は小さくなる。時定数が小さくなったことで、コン
パレータCP₁の正入力端子に印加される電圧V_C3の上昇は
同図（ｄ）の破線に示すように早くなる。このため、コ
ンパレータCP₁の出力端子が、定常状態よりも早くオー
プン状態となり、トランジスタQ₂のオンするタイミング
が早くなるので、トランジスタQ₁のオフするタイミング
も早くなる。従って、トンランジスタQ₁のオン期間は同
図（ｅ）の破線に示したように短くなって、トランジス
タQ₁のコレクタ・エミッタ間に流れる電流は実質的に減
少し、エミレス状態の初期におけるトランジスタQ₁の破
壊は防止される。同図（ｅ）において、T₁はエミレス時
のオン期間、T₂は定常時のオン期間を示している。この
場合におけるカレントトランスCTの２次電圧V_CT2は、同
図（ａ）の右側に示したようになり、放電灯ｌがエミレ
ス状態になったことによる電流の増加が抑制されている
ことが分かる。

なお、本実施例にあっては、カレントトランスCTの２
次巻線にツェナダイオードZD₂を設けてエミレス状態を
検出し、このツェナダイオードZD₂を介して平滑コンデ
ンサC₇を充電し、さらに、この平滑コンデンサC₇の両端
にツェナダイオードZD₃と抵抗R₂₂を介してトランジスタ
Q₅のベース・エミッタ間を接続しているので、カレント
トランスCTの２次電圧の変化には関係なく、コンデンサ
C₇の電圧がツェナダイオードZD₃のツェナ電圧を越えて
いる間は、トランジスタQ₅,Q₆はオン状態を維持される
ものである。

実施例３第６図は、本発明のさらに他の実施例に係る放電灯点
灯装置の要部回路図である。本実施例において、第10図
従来例と同一の機能を有する部分には同一の符号を付し
て重複する説明は省略する。トランジスタQ₁のコレクタ
・エミッタ間には抵抗R₃₁及び抵抗R₃₂の直列回路が並列
接続されている。抵抗R₃₂の両端には、ツェナダイオー
ドZD₂と抵抗R₃₃の直列回路を介して、抵抗R₃₄とコンデ
ンサC₈の並列回路が接続されている。抵抗R₃₄とコンデ
ンサC₈の並列回路の両端は、トランジタQ₇のベース・エ
ミッタ間に接続されている。トランジスタQ₇のコレクタ
・エミッタ間は、トランジスタQ₈のベース・エミッタ間
に並列接続されている。トランジスタQ₈のベース・エミ
ッタ間には、抵抗R₃₆が並列接続されている。また、ト
ランジスタQ₈のベースはバイアス用の抵抗R₃₅を介して
制御部電源電圧Vccに接続されている。一方、トランジ
スタQ₂のベース・エミッタ間は、抵抗R₃₇とツェナダイ
オードZD₄の直列回路を介してコンデンサC₃に接続され
ている。また、トランジスタQ₂のベース・エミッタ間に
は、抵抗R₃₈が並列接続されている。コンデンサC₃の両
端には、トランジスタQ₈のコレクタ・エミッタ間を介し
て、コンデンサC₉が接続されている。トランジスタQ₈の
コレクタ・エミッタ間には、ダイオードD₅が逆並列接続
されている。ここで、ツェナダイオードZD₄はコンデン
サC₃の電圧がツェナ電圧に達したときに、トランジスタ
Q₂のベースにツェナ電流が流れるように接続されてお
り、ツェナダイオードZD₂はトランジスタQ₇のベースに
ツェナ電流が流れるように接続されている。ツェナダイ
オードZD₂のツェナ電圧は、放電灯ｌの正常点灯時には
ツェナ電流が流れず、放電灯ｌのエミレス時にはツェナ
電流が流れるようなレベルに設定されている。

なお、第６図においては、コンデンサC₃の電荷を放電
させるためのトランジスタQ₄と、そのバイアス用の抵抗
R₃、並びに、トランジスタQ₄のベース電流バイパス用の
トランジスタQ₃と、そのバイアス用の抵抗R₂の図示を省
略している。

第７図は本実施例の動作波形図であり、同図（ａ）は
抵抗R₃₂の電圧V_R32の波形、同図（ｂ）はトランジスタQ
₇のベース・エミッタ間電圧V_BEの波形、同図（ｃ）はト
ランジスタQ₇の動作波形、同図（ｄ）はトランジスタQ₈
の動作波形を夫々示している。以下、第７図を参照しな
がら、第６図回路の動作について説明する。まず、正常
点灯時の動作について説明する。放電灯ｌが点灯する
と、トランジスタQ₁の毎サイクルごとのオフ状態におい
て、トランジスタQ₁のコレクタ・エミッタ間にはエミレ
ス時の比べて波高値の小さな電圧が印加される。このと
き、抵抗R₃₂の両端電圧V_R32がツェナダイオードZD₂のツ
ェナ電圧V_Z2を越えないので（第７図ａ）参照）、ツェ
ナダイオードZD₂は導通せず、コンデンサC₈は同図
（ｂ）に示すように充電されない。コンデンサC₈の電圧
がトランジスタQ₇をオン状態にさせるのに必要な電圧に
ならないため、トランジスタQ₇はオフ状態にある（同図
（ｃ）参照）。トランジスタQ₇がオフ状態であることか
ら、制御部電源電圧Vccにより抵抗R₃₅を介してトランジ
スタQ₈のベース・エミッタ間に電流が流れて、トランジ
スタQ₈をオン状態にする（同図（ｄ）参照）。トランジ
スタQ₈がオン状態であるので、コンデンサC₉はトランジ
スタQ₈のコレクタ・エミッタ間を介して、コンデンサC₃
の両端に電気的に接続され、抵抗R₅とコンデンサC₃,C₉
からなる直列回路の時定は大きくなる。この抵抗R₅とコ
ンデンサC₃,C₉の時定数によってトランジスタQ₁のオン
期間が決められている。以下、その原理について説明す
る。

カレントトランスCTの２次巻線からトランジスタQ₁の
ベース・エミッタ間に電流れると、トランジスタQ₁はオ
ン状態になる。また、同時に、図示しないトランジスタ
Q₃もオン状態になり、トランジスタQ₄はオフ状態になっ
て、コンデンサC₃,C₉は充電を開始する。そして、抵抗R
₅とコンデンサC₃及びC₉によって決まる時定数により、
コンデンサC₃,C₉の両端電圧は徐々に上昇する。一定時
間後、この電圧がツェナダイオードZD₄のツェナ電圧を
越えると、ツェナダイオードZD₄と抵抗R₃₇を介して、ト
ランジスタQ₂のベース・エミッタ間にツェナ電流が流
れ、トランジスタQ₂をオン状態にする。トランジスタQ₂
がオン状態になったことにより、トランジスタQ₁のベー
ス電流はトランジスタQ₂にバイパスされ、トランジスタ
Q₁はオフ状態になる。次に、コンデンサC₃,C₉の電荷が
図示しないトランジスタQ₄にバイパスされて放電する
と、ツェナダイオードZD₄の両端電圧はツェナ電圧より
低くなり、トランジスタQ₂にはベース電流が流れなくな
り、トランジスタQ₂はオフ状態とされて、以下、同じ動
作を繰り返す。このようにして、抵抗R₅とコンデンサ
C₃,C₉によって決まる時定数とツェナダイオードZD₄のツ
ェナ電圧によって決まるタイマー動作により、トランジ
スタQ₁のオン期間が決められている。

次に、エミレス時の動作について説明する。放電灯ｌ
がエミレス状態になると、トランジスタQ₁の毎サイクル
ごとのオフ状態において、トランジスタQ₁のコレクタ・
エミッタ間には定常点灯時と比べて波高値の大きな電圧
が印加される。このとき、抵抗R₃₂の両端電圧V_R32がツ
ェナダイオードZD₂のツェナ電圧V_Z2を越えると（第７図
（ａ）参照）、ツェナダイオードZD₂は導通し、ツェナ
ダイオードZD₂と抵抗R₃₃を介して抵抗R₃₄及びコンデン
サC₈の並列回路に電流が流れ、コンデンサC₈は同図
（ｂ）に示すように、毎サイクルごとに徐々に充電され
る。コンデンサC₈の電圧がトランジスタQ₇をオン状態に
させるのに必要な電圧になると、トランジスタQ₇はオン
状態となる（同図（ｃ）参照）。トランジスタQ₇がオン
状態になると、トランジスタQ₈のベース電流はトランジ
スタQ₇によってバイパスされ、トランジスタQ₈はオフ状
態になる（同図（ｄ）参照）。トランジスタQ₈がオフ状
態にされると、コンデンサC₉はコンデンサC₃より切り放
された状態となり、コンデンサC₃と抵抗R₅からなる直列
回路の時定数は小さくなる。このため、コンデンサC₃の
電圧が、ツェナダイオードZD₄のツェナ電圧を越えるタ
イミングが早くなり、トランジスタQ₂のオンするタイミ
ングが早くなるので、トランジスタQ₁のオフするタイミ
ングも早くなる。従って、トランジスタQ₁のオン期間は
短くなって、トランジスタQ₁のコレクタ・エミッタ間に
流れる電流は実質的に減少し、エミレス状態の初期にお
けるトランジスタQ₁の破壊が防止される。

なお、本実施例にあっては、トランジスタQ₁のコレク
タ・エミッタ間に分圧抵抗を設けて、エミレス時の波高
値の大きな電圧をツェナダイオードZD₂で検出し、この
ツェナダイオードZD₂を介してコンデンサC₈を充電し、
さらに、このコンデンサC₈の両端にトランジスタQ₇のベ
ース・エミッタ間を接続しているので、トランジスタQ₁
のコレクタ・エミッタ間に印加される電圧の変化には関
係なく、コンデンサC₈の両端電圧がトランジスタQ₇をオ
ン状態にさせるのに必要な電圧を越えている間は、トラ
ンジスタQ₇はオン状態を、トランジスタQ₈はオフ状態を
維持されるものである。

本発明にあっては、エミレス状態の検出手段として、
他の手段を用いても良く、例えば、共振用のインダクタ
ンスL₁や限流用のインダクサンスL₂に２次巻線を設け
て、その２次巻線から電圧を検出する方法でも良い。ま
た、トランジスタQ₁のオン期間を決めるタイマー回路と
しては、汎用のタイマーICなどを用いてもよい。

（発明の効果）本発明は上述のように、インバータ回路の負荷となる
放電灯と直列にカレントトランスの１次巻線を設けて、
その２次巻線に流れる２次電流のうち、前記インバータ
回路の主トランジスタのコレクタ電流と同位相の電流だ
けを該トランジスタのベースに帰還させると共に、前記
２次巻線より得られる信号により計時動作を開始するタ
イマー回路の計時終了により該トランジスタのベース電
流を遮断するようにした放電灯点灯装置において、放電
灯の寿命末期に生じるエミレス状態を検出して、前記タ
イマー回路の計時終了が早くなるように前記タイマー回
路を制御するエミレス検出回路を設けたものであるか
ら、エミレス時には、インバータ回路の主トランジスタ
のオン期間を短くすることができ、したがって、エミレ
ス時の過大な負荷電流による主トランジスタの破壊を防
止することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の基本構成を示す回路図、第２図は本発
明の一実施例の回路図、第３図は同上の動作波形図、第
４図は本発明の他の実施例の要部回路図、第５図は同上
の動作波形図、第６図は本発明のさらに他の実施例の要
部回路図、第７図は同上の動作波形図、第８図は従来例
の回路図、第９図は同上の動作波形図、第10図は他の従
来例の回路図、第11図は同上の動作波形図である。 IVはインバータ回路、FBは半波電流帰還回路、TMはタイ
マー回路、STは遮断回路、ELはエミレス検出回路、CTは
カレントトランス、Q₁は主トランジスタ、ｌは放電灯で
ある。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭60−207462（ＪＰ，Ａ) 特開昭60−207463（ＪＰ，Ａ) 特開昭61−76076（ＪＰ，Ａ) 特開昭63−259997（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】放電灯と直列的にカレントトランスの１次
巻線を設けたインバータ回路と、カレントトランスの２
次巻線より得られる２次電流のうち、前記インバータ回
路の主トランジスタのコレクタ電流と同位相の電流だけ
を該トランジスタのベースに帰還させる半波電流帰還回
路と、カレントトランスの２次巻線より得られる信号に
より計時動作を開始し、任意の時間後に計時終了信号を
生じるタイマー回路と、前記計時終了信号が入力された
ときに該トランジスタのベース電流を遮断する遮断回路
とを備える放電灯点灯装置において、放電灯の寿命末期
に生じるエミレス状態を検出して、前記タイマー回路の
計時終了信号が生じるタイミングを早くするように前記
タイマー回路を制御するエミレス検出回路を設けて成る
ことを特徴とする放電灯点灯装置。