JP4061078B2

JP4061078B2 - 電源装置

Info

Publication number: JP4061078B2
Application number: JP2002018824A
Authority: JP
Inventors: 正弘山中; 勝信濱本; 啓光安; 敏一本郷; 博嗣山本; 一茂伊藤
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2002-01-28
Filing date: 2002-01-28
Publication date: 2008-03-12
Anticipated expiration: 2022-01-28
Also published as: JP2003224980A

Description

【０００１】
【発明の属する技術分野】
本発明は、直流電圧を高周波電圧に変換して負荷に供給する電源装置に関するものである。
【０００２】
【従来の技術】
図１３に従来の電源装置として、放電灯点灯装置の回路構成を示す。この放電灯点灯装置は、交流電源Ｖｓと、交流電源Ｖｓの出力を整流する全波整流器ＤＢと、平滑用のコンデンサを有して全波整流器ＤＢが出力する脈流電圧を平滑して直流電圧を出力する電源回路１と、電源回路１が出力する直流電圧を高周波電圧に変換するインバータ回路２と、インバータ回路２から高周波電力を供給される共振負荷回路３と、インバータ回路２の動作を制御する制御回路４とから構成され、全波整流器ＤＢと電源回路１とで直流電源をなしている。
【０００３】
インバータ回路２は、電源回路１の出力端子間に接続した高圧側のスイッチング素子Ｑ１と低圧側のスイッチング素子Ｑ２と抵抗Ｒ１との直列回路と、スイッチング素子Ｑ２と抵抗Ｒ１との直列回路に並列に接続したスナバコンデンサＣ４とを備えたハーフブリッジ型のインバータ回路で構成され、電源回路１が出力する直流電圧を、スイッチング素子Ｑ１，Ｑ２が交互にオン・オフすることによって高周波電圧に変換している。詳細には、スイッチング素子Ｑ１，Ｑ２は並列に逆接続した寄生ダイオードを有するＦＥＴ素子であり、高圧側のスイッチング素子Ｑ１のドレインを電源回路１の高圧側出力に接続し、低圧側のスイッチング素子Ｑ２のドレインを高圧側のスイッチング素子Ｑ１のソースに接続して、抵抗Ｒ１の一端を低圧側のスイッチング素子Ｑ２のソースに接続し、他端を電源回路１の低圧側出力に接続している。さらに、電源回路１の低圧側出力はグランドに接続されている。また、スナバコンデンサＣ４は、スイッチング素子Ｑ２のオン・オフ時のスイッチング素子Ｑ１，Ｑ２の接続中点電圧の立ち下り、立ち上がりを鈍らせて、スイッチングロスの低減、及びスイッチングにより発生する雑音の低減を目的としている。
【０００４】
共振負荷回路３は、一方のフィラメント電極の電源側端子をスイッチング素子Ｑ１のドレインに各々接続した放電灯Ｌａ１，Ｌａ２と、放電灯Ｌａ１の両フィラメント電極の非電源側端子間に接続した共振用のコンデンサＣ２ａと、放電灯Ｌａ２の両フィラメント電極の非電源側端子間に接続した共振用のコンデンサＣ２ｂと、放電灯Ｌａ１，Ｌａ２の他方のフィラメント電極の電源側端子に一端を各々接続した巻線ｎ１，ｎ２を有して放電灯Ｌａ１，Ｌａ２の出力を安定化するためのバランサＢＲ１と、巻線ｎ１，ｎ２の他端に一端を接続した共振用のインダクタＬ１と、共振用インダクタＬ１の他端とスイッチング素子Ｑ１，Ｑ２の接続中点との間に接続した直流カット用のコンデンサＣ３とから構成される。ここで、インダクタＬ１とコンデンサＣ２ａ，Ｃ２ｂ，Ｃ３とから共振回路が構成され、コンデンサＣ２ａ，Ｃ２ｂは放電灯Ｌａ１，Ｌａ２のフィラメント電極の予熱を行う機能を有する。
【０００５】
制御回路４は、スイッチング周波数を変化させることでスイッチング素子Ｑ１，Ｑ２のオン・オフを制御する信号を出力する発振制御回路４０と、発振制御回路４０の出力信号をスイッチング素子Ｑ１，Ｑ２の駆動信号に変換するドライバー回路４１と、放電灯Ｌａ１，Ｌａ２の寿命末期状態を検出する異常検出部４９と、異常検出部４９が放電灯Ｌａ１，Ｌａ２の寿命末期状態を検出すると、発振制御回路４０に発振停止信号を出力してスイッチング素子Ｑ１，Ｑ２のスイッチングを停止させる発振停止制御回路４３とから構成され、放電灯Ｌａ１，Ｌａ２の寿命末期状態を検出すると、スイッチング素子Ｑ１，Ｑ２のスイッチングを停止させてインバータ回路２の構成素子にストレスがかかることを防止している。
【０００６】
異常検出部４９は、抵抗Ｒ１の両端電圧を基準値と比較することによって、共振負荷回路３の共振回路に流れる電流（共振電流）波形がスイッチング素子Ｑ２のスイッチング周波数に対して進み位相になっていることを検出する進相電流検出回路で構成され、低圧側のスイッチング素子Ｑ２のソースと抵抗Ｒ１との接続中点にアノードを接続されたダイオードＤ４と、ダイオードＤ４のカソードとグランドとの間に接続された抵抗Ｒ２，Ｒ３の直列回路と、非反転入力端子に抵抗Ｒ２，Ｒ３の接続中点を接続し、反転入力端子に所定の基準電圧Ｖｒｅｆ２を接続したコンパレータＣＰ２とを備える。
【０００７】
次に、この異常検出部４９の進相電流検出動作について説明する。放電灯Ｌａ１，Ｌａ２が寿命末期時に立ち消えして、共振負荷回路３の共振動作が進相側に移行し、共振負荷回路に流れる共振電流がスイッチング素子Ｑ２のスイッチング周波数に対して進み位相（進相）になると、共振負荷回路３に流れる共振電流のピーク値が遅相側に移行する場合と比べて増加する。そして共振動作が進相側に移行したことによる共振電流の増加を、スイッチング素子Ｑ２のソースに直列に接続した抵抗Ｒ１の両端電圧によって検出することができる。
【０００８】
共振電流検出用の抵抗Ｒ１の両端電圧は、ダイオードＤ４で整流され、抵抗Ｒ２，Ｒ３で分圧された後、基準電圧Ｖｒｅｆ２との大小をコンパレータＣＰ２が比較する。放電灯Ｌａ１，Ｌａ２が寿命末期時に立消えすると、共振負荷回路３に流れる共振電流が増加するので、抵抗Ｒ３の両端電圧が大きくなって基準電圧Ｖｒｅｆ２より大きくなると、コンパレータＣＰ２の出力がローレベルからハイレベルに反転する。
【０００９】
そして、コンパレータＣＰ２からハイレベルの信号を入力された発振停止制御回路４３は、発振制御回路４０に発振停止信号を出力してスイッチング素子Ｑ１，Ｑ２のスイッチングを停止させる。
【００１０】
このように、負荷異常による進相動作検出手段として、スイッチング素子Ｑ２の電流をソースに直列接続した抵抗Ｒ１によって検出し、検出値を基準電圧と比較する方法が従来用いられていた。
【００１１】
【発明が解決しようとする課題】
前記従来例の動作を説明するタイムチャートを図１４（ａ）〜（ｄ）に示す。図１４（ａ）に示すスイッチング素子Ｑ２の駆動信号は、ハイレベルのときにスイッチング素子Ｑ２をオンさせ、ローレベルのときにスイッチング素子Ｑ２をオフさせる。図１４（ｂ）は正常時にスイッチング素子Ｑ２を流れる電流（コンデンサＣ４の放電電流なし）を示しており、スイッチング素子Ｑ２のスイッチング周波数に対して遅れ位相であり、スイッチング素子Ｑ２がオンした直後は回生電流により負の振幅であるが、徐々に増加して正の振幅になる。図１４（ｄ）は、図１４（ｂ）の波形にコンデンサＣ４の放電電流を重畳させた波形であり、この放電電流によってスイッチング素子Ｑ２がオンした直後に正の振幅を持ったヒゲ状の波形が発生している。図１４（ｃ）は異常時にスイッチング素子Ｑ２を流れる電流を示しており、スイッチング素子Ｑ２のスイッチング周波数に対して進み位相であり、スイッチング素子Ｑ２がオンした直後は回生電流による正の振幅に、コンデンサＣ４の放電電流によるヒゲ状の波形を重畳させた正の振幅であり、そのピーク値は図１４（ｄ）に示す正常時の振幅のピーク値よりも大きくなっており、以降は徐々に減少して負の振幅になっている。
【００１２】
ここでインバータ回路２が調光用インバータの場合、スイッチング周波数を広範囲に変化させるため、共振状態の変化も大きくなり、図１５（ａ）に示すスイッチング素子Ｑ２の駆動信号に対して、図１５（ｂ）に調光時にスイッチング素子Ｑ２を流れる電流（コンデンサＣ４の放電電流付加時）、図１５（ｃ）にフル点灯出力時にスイッチング素子Ｑ２を流れる電流（コンデンサＣ４の放電電流付加時）を示す。特にスイッチング素子Ｑ２がオンした直後の回生電流の負の振幅が小さくなるフル点灯出力時には図１５（ｃ）に示すようにコンデンサＣ４の放電電流が顕著に現れて、そのピーク値は図１５（ｂ）に示す調光時の電流のピーク値よりも大きくなる。したがってフル点灯出力時には、正常状態でありスイッチング素子Ｑ２を流れる電流が遅相であるにも関わらず、進相と認識して異常状態であると誤認識してしまう恐れがあり、このことが誤動作の原因となっていた。
【００１３】
本発明は、上記事由に鑑みてなされたものであり、その目的は、共振回路を負荷とし、負荷異常時に共振電流が進相となった場合に確実に進相動作を検出して保護制御を動作させると共に、正常負荷時のスイッチング時の過渡的なヒゲ状電流による誤動作を防止した電源装置を提供することにある。
【００１４】
【課題を解決するための手段】
請求項１の発明は、直流電圧を出力する直流電源と、少なくとも１つのスイッチング素子を有し、前記スイッチング素子がオン・オフすることにより、前記直流電源が出力する直流電圧を高周波電圧に変換するインバータ回路と、インダクタ、コンデンサ、負荷を含み、前記インバータ回路から高周波電力を供給される共振負荷回路と、前記インバータ回路の動作を制御する制御回路とを備え、前記インバータ回路は、前記共振負荷回路を流れる共振電流を検出する共振電流検出部を有し、前記制御回路は、少なくとも前記インバータ回路のスイッチング素子のオン・オフを駆動制御する発振駆動部と、前記発振駆動部が前記インバータ回路のスイッチング素子をオンさせた時点から所定の遅れ時間後の所定領域において前記共振電流検出部が検出した共振電流の極性によって前記共振負荷回路の異常を検出する異常検出制御部とを有することを特徴とする。
【００１５】
請求項２の発明は、直流電圧を出力する直流電源と、一端を前記直流電源の高圧側出力に接続した高圧側のスイッチング素子、前記高圧側のスイッチング素子の他端に一端を接続した低圧側のスイッチング素子、前記低圧側のスイッチング素子の他端に一端を接続し前記直流電源の低圧側出力に他端を接続したインピーダンス素子、及び前記低圧側のスイッチング素子の一端と前記インピーダンス素子の他端との間に挿入した少なくとも１つのスナバコンデンサを有し、前記２つのスイッチング素子が交互にオン・オフすることによって、前記直流電源が出力する直流電圧を高周波電圧に変換するインバータ回路と、インダクタ、コンデンサ、負荷を含み、前記インバータ回路から高周波電力を供給される共振負荷回路と、前記インバータ回路の動作を制御する制御回路とを備え、前記制御回路は、少なくとも前記インバータ回路のスイッチング素子のオン・オフを駆動制御する発振駆動部と、前記発振駆動部が前記インバータ回路のスイッチング素子をオンさせた時点から所定の遅れ時間後の所定領域における前記インピーダンス素子の両端電圧の極性によって前記共振負荷回路の異常を検出する異常検出制御部とを有することを特徴とする。
【００１６】
請求項３の発明は、請求項２記載の電源装置において、前記インピーダンス素子の両端電圧の極性によって前記共振負荷回路の異常を検出する異常検出制御部に代えて、前記インピーダンス素子の両端電圧が検出しきい値以上の場合に前記共振負荷回路の異常を検出する異常検出制御部を有することを特徴とする。
【００１７】
請求項４の発明は、請求項１乃至３いずれかにおいて、前記所定の遅れ時間後の所定領域は、前記発振駆動部から前記スイッチング素子をオンする駆動信号が出力されて、前記スイッチング素子がオンすることによって発生した回生電流が終了する時点から前記スイッチング素子をオフする駆動信号が出力される時点までの間に設定される期間としたことを特徴とする。
【００１８】
請求項５の発明は、請求項１乃至３いずれかにおいて、前記所定の遅れ時間後の所定領域は、前記スイッチング素子のオン区間の略半分の時点から前記スイッチング素子をオフする駆動信号が出力される前の時点までの間に設定される期間としたことを特徴とする。
【００１９】
請求項６の発明は、請求項１乃至３いずれかにおいて、前記所定の遅れ時間後の所定領域は、前記スイッチング素子をオフする駆動信号が出力される時点としたことを特徴とする。
【００２０】
請求項７の発明は、請求項２または３において、前記所定の遅れ時間後の所定領域は、前記発振駆動部から前記低圧側のスイッチング素子をオンする駆動信号が出力され、前記スナバコンデンサに蓄積された電荷が前記低圧側のスイッチング素子と前記インピーダンス素子との直列回路を介して放電し、放電が終了した時点から前記低圧側のスイッチング素子がオンすることによって発生した回生電流が終了する時点までの間に設定される期間としたことを特徴とする。
【００２１】
請求項８の発明は、直流電圧を出力する直流電源と、一端を前記直流電源の高圧側出力に接続した高圧側のスイッチング素子、前記高圧側のスイッチング素子の他端に一端を接続した低圧側のスイッチング素子、前記低圧側のスイッチング素子の他端に一端を接続し前記直流電源の低圧側出力に他端を接続したインピーダンス素子、及び前記低圧側のスイッチング素子の一端と前記インピーダンス素子の他端との間に挿入したスナバコンデンサを有し、前記２つのスイッチング素子が交互にオン・オフすることによって、前記直流電源が出力する直流電圧を高周波電圧に変換するインバータ回路と、インダクタ、コンデンサ、負荷を含み、前記インバータ回路から高周波電力を供給される共振負荷回路と、前記インバータ回路の動作を制御する制御回路とを備え、前記制御回路は、前記インバータ回路のスイッチング素子のオン・オフを駆動制御する発振駆動部と、前記発振駆動部が前記インバータ回路のスイッチング素子をオンさせた時点における前記インピーダンス素子の両端電圧のピーク値が、前記低圧側のスイッチング素子がオンしたときに前記スナバコンデンサに蓄積された電荷が前記スイッチング素子と前記インピーダンス素子との直列回路を介して流れる電流により前記インピーダンス素子に発生する電圧ピーク値より大きい場合に、前記共振負荷回路の異常を検出する異常検出制御部とを有することを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２３】
（実施形態１）
図１に本実施形態の電源装置の回路構成を示す。この電源装置は、交流電源Ｖｓと、交流電源Ｖｓの出力を整流する全波整流器ＤＢと、平滑用のコンデンサを有して全波整流器ＤＢが出力する脈流電圧を平滑して直流電圧を出力する電源回路１と、電源回路１が出力する直流電圧を高周波電圧に変換するインバータ回路２と、インバータ回路２から高周波電力を供給される共振負荷回路３と、インバータ回路２の動作を制御する制御回路４とから構成され、全波整流器ＤＢと電源回路１とで直流電源をなしている。
【００２４】
インバータ回路２は、電源回路１の出力端子間に接続した高圧側のスイッチング素子Ｑ１と低圧側のスイッチング素子Ｑ２とインピーダンス素子Ｚとの直列回路と、スイッチング素子Ｑ２とインピーダンス素子Ｚとの直列回路に並列に接続したスナバコンデンサＣ４とを備えたハーフブリッジ型のインバータ回路で構成され、電源回路１が出力する直流電圧を、スイッチング素子Ｑ１，Ｑ２が交互にオン・オフすることによって高周波電圧に変換している。詳細には、スイッチング素子Ｑ１，Ｑ２は並列に逆接続した寄生ダイオードを有するＦＥＴ素子であり、高圧側のスイッチング素子Ｑ１のドレインを電源回路１の高圧側出力に接続し、低圧側のスイッチング素子Ｑ２のドレインを高圧側のスイッチング素子Ｑ１のソースに接続して、インピーダンス素子Ｚの一端を低圧側のスイッチング素子Ｑ２のソースに接続し、他端を電源回路１の低圧側出力に接続している。さらに、電源回路１の低圧側出力はグランドに接続されている。また、スナバコンデンサＣ４は、スイッチング素子Ｑ２のオン・オフ時のスイッチング素子Ｑ１，Ｑ２の接続中点電圧の立ち下り、立ち上がりを鈍らせて、スイッチングロスの低減、及びスイッチングにより発生する雑音の低減を目的としている。
【００２５】
共振負荷回路３は、一方のフィラメント電極の電源側端子をスイッチング素子Ｑ１のドレインに各々接続した放電灯Ｌａ１，Ｌａ２と、放電灯Ｌａ１の両フィラメント電極の非電源側端子間に接続した共振用のコンデンサＣ２ａと、放電灯Ｌａ２の両フィラメント電極の非電源側端子間に接続した共振用のコンデンサＣ２ｂと、放電灯Ｌａ１，Ｌａ２の他方のフィラメント電極の電源側端子に一端を各々接続した巻線ｎ１，ｎ２を有して放電灯Ｌａ１，Ｌａ２の出力を安定化するためのバランサＢＲ１と、巻線ｎ１，ｎ２の他端に一端を接続した共振用のインダクタＬ１と、共振用インダクタＬ１の他端とスイッチング素子Ｑ１，Ｑ２の接続中点との間に接続した直流カット用のコンデンサＣ３とから構成される。ここで、インダクタＬ１とコンデンサＣ２ａ，Ｃ２ｂ，Ｃ３とから共振回路が構成され、コンデンサＣ２ａ，Ｃ２ｂは放電灯Ｌａ１，Ｌａ２のフィラメント電極の予熱を行う機能を有する。
【００２６】
そして、この共振負荷回路３の共振回路に流れる共振電流は、スイッチング素子Ｑ２を流れる電流によってインピーダンス素子Ｚの両端に発生する電圧を取り出すことで検出することができ、インピーダンス素子Ｚは共振電流を検出する共振電流検出部を成している。
【００２７】
制御回路４は、スイッチング素子Ｑ１，Ｑ２を駆動制御する発振駆動部４６と、放電灯Ｌａ１，Ｌａ２の寿命末期状態、放電灯Ｌａ１，Ｌａ２の外れ、放電灯Ｌａ１，Ｌａ２の立ち消え等の共振負荷回路３の異常を検出して異常信号を出力する異常検出制御部４２と、異常検出制御部４２が異常信号を出力すると、発振駆動部４６に発振停止信号を出力してスイッチング素子Ｑ１，Ｑ２のスイッチングを停止させる発振停止制御回路４３とから構成される。
【００２８】
発振駆動部４６は、スイッチング周波数を変化させることでスイッチング素子Ｑ１，Ｑ２のオン・オフを制御する信号を出力する発振制御回路４０と、発振制御回路４０の出力信号をスイッチング素子Ｑ１，Ｑ２の駆動信号に変換するドライバー回路４１とから構成される。
【００２９】
異常検出制御部４２は、インピーダンス素子Ｚの両端電圧（スイッチング素子Ｑ２を流れる電流波形）を受けて、共振電流の状態を検出するスイッチ電流検出回路４２ａと、発振制御回路４０からスイッチング素子Ｑ２の駆動タイミングに対応した信号を受けて、スイッチング素子Ｑ２の駆動タイミングに対して同期を取った発振同期信号を出力する発振同期回路４２ｃと、スイッチ電流検出回路４２ａから出力される検出信号に対して異常の検出を行う検出領域を発振同期信号に同期して設定する検出タイマー４２ｂと、スイッチ電流検出回路４２ａから出力される検出信号に対して異常の検出を検出タイマー４２ｂで設定した検出領域内で行う異常検出回路４２ｄとから構成される。
【００３０】
次に本実施形態の具体的な動作について図２（ａ）〜（ｄ）に示すタイムチャートを用いて説明する。正常時及び異常時にスイッチング素子Ｑ２を流れる電流波形の関係は、従来例と同様に、図２（ａ）に示すスイッチング素子Ｑ２の駆動信号に対して、図２（ｂ）の正常時にスイッチング素子Ｑ２を流れる電流（以下、コンデンサＣ４の放電電流付加時の電流波形を示す）と、図２（ｃ）の進相動作を行う異常時にスイッチング素子Ｑ２を流れる電流とのようになる。
【００３１】
そこで、本実施形態では、スイッチ電流検出回路４２ａはインピーダンス素子Ｚの両端電圧（スイッチング素子Ｑ２を流れる電流波形）の極性の正負を判別して、その判別結果に対応した検出信号を出力し、検出タイマー４２ｂは、スイッチ電流検出回路４２ａから出力される検出信号に対して発振同期信号に同期して異常の検出を行う検出領域を、正常時にスイッチング素子Ｑ２がオンした直後に発生する回生電流が終了した時点から、スイッチング素子Ｑ２の駆動がオフとなる時点までの期間に設定し、図２（ｄ）に示すようにその期間にハイレベルの検出領域信号を出力する。
【００３２】
次に、異常検出回路４２ｄは、検出領域信号がハイレベルの間（検出領域）のみ異常の検出動作を行い、スイッチ電流検出回路４２ａから出力される検出信号に基づいて、スイッチング素子Ｑ２を流れる電流の極性が正のときは正常、負のときは異常であると判断して、異常時には異常信号を出力する。
【００３３】
発振停止制御回路４３は異常信号を受けると、発振駆動部４６に発振停止信号を出力してスイッチング素子Ｑ１，Ｑ２のスイッチングを停止させる。
【００３４】
このように、異常の検出領域を、正常時にスイッチング素子Ｑ２がオンした直後に発生する回生電流が終了した時点から、スイッチング素子Ｑ２の駆動がオフとなる時点までの期間として、スイッチング素子Ｑ２を流れる電流の正・負を判別して異常検出を行うことによって、従来例にて課題であった正常時の誤検出を起こすことなく、異常時の進相動作を確実に検出することができる。
【００３５】
（実施形態２）
図３に示す本実施形態の電源装置の回路構成は、実施形態１の図１と略同様であり、共振負荷回路３の構成が１つの放電灯Ｌａ１のみに対応しており、バランサＢＲ１を備えていない点が異なる。
【００３６】
本実施形態の具体的な動作について図４（ａ）〜（ｅ）に示すタイムチャートを用いて説明する。正常時及び異常時にスイッチング素子Ｑ２を流れる電流波形の関係は、従来例と同様に、図４（ａ）に示すスイッチング素子Ｑ２の駆動信号に対して、図４（ｂ）の正常時にスイッチング素子Ｑ２を流れる電流と、図４（ｃ）の進相動作を行う異常時にスイッチング素子Ｑ２を流れる電流とのようになる。
【００３７】
また、本実施形態では放電灯Ｌａ１が外れると、コンデンサＣ２が共振回路から切り離され、図４（ｄ）に示すようにスイッチング素子Ｑ２にはスナバコンデンサＣ４の放電電流のみが流れるようになる。
【００３８】
そこで、本実施形態では、スイッチ電流検出回路４２ａはインピーダンス素子Ｚの両端電圧（スイッチング素子Ｑ２を流れる電流波形）の極性の正と負，０とを判別して、その判別結果に対応した検出信号を出力し、検出タイマー４２ｂは、スイッチ電流検出回路４２ａから出力される検出信号に対して発振同期信号に同期して異常の検出を行う検出領域を、正常時にスイッチング素子Ｑ２がオンした直後に発生する回生電流が終了した時点から、スイッチング素子Ｑ２の駆動がオフとなる時点までの間の期間に設定し、図４（ｅ）に示すようにその期間にハイレベルの検出領域信号を出力する。
【００３９】
次に、異常検出回路４２ｄは、検出領域信号がハイレベルの間（検出領域）のみ異常の検出動作を行い、スイッチ電流検出回路４２ａから出力される検出信号に基づいて、スイッチング素子Ｑ２を流れる電流の極性が正のときは正常、ゼロもしくは負のとき（ゼロ以下のとき）は異常であると判断して、異常時には異常信号を出力する。
【００４０】
発振停止制御回路４３は異常信号を受けると、発振駆動部４６に発振停止信号を出力してスイッチング素子Ｑ１，Ｑ２のスイッチングを停止させる。
【００４１】
このように、異常の検出領域を、正常時にスイッチング素子Ｑ２がオンした直後に発生する回生電流が終了した時点から、スイッチング素子Ｑ２の駆動がオフとなる時点までの間の期間として、スイッチング素子Ｑ２を流れる電流の正と負、ゼロとを判別して異常検出を行うことによって、従来例にて課題であった正常時の誤検出を起こすことなく、異常時の進相動作を確実に検出することができ、さらに負荷外れ状態の検出も行うことができる。
【００４２】
（実施形態３）
本実施形態の電源装置の回路構成を図５に示す。実施形態２の図３と同様の構成には同一の符号を付して説明は省略する。電源回路１は、全波整流器ＤＢの高圧側出力に接続したインダクタＬ２とダイオードＤ１との直列回路と、インダクタＬ１を介して全波整流器ＤＢの出力端間に接続したＦＥＴからなるスイッチング素子Ｑ３と、ダイオードＤ１を介してスイッチング素子Ｑ３に並列に接続した平滑用のコンデンサＣ１とからなる昇圧チョッパ回路で構成され、スイッチング素子Ｑ３をオン・オフすることで、全波整流器ＤＢが出力する脈流電圧を昇圧し、コンデンサＣ１で平滑した直流電圧を出力する。
【００４３】
インバータ回路２は、共振電流を検出するインピーダンス素子として抵抗Ｒ１をスイッチング素子Ｑ２のソースに直列に接続している。また、スナバコンデンサＣ４と、カソードをスナバコンデンサＣ４に接続し、アノードを電源回路１の低圧側出力に接続したダイオードＤ２との直列回路を、スイッチング素子Ｑ２と抵抗Ｒ１との直列回路に並列に接続し、さらにアノードをダイオードＤ２のカソードに接続し、カソードを制御回路４の制御電圧Ｖｃｃに接続したダイオードＤ３を備えている。これは、スイッチング素子Ｑ１がオンしたときに電源回路１より、スイッチング素子Ｑ１、スナバコンデンサＣ４、ダイオードＤ３を介して制御回路４に制御電源を供給する役割と、スイッチング素子Ｑ２がオンしたときに、スナバコンデンサＣ４に蓄積された電荷がスイッチング素子Ｑ２、抵抗Ｒ１、ダイオードＤ２、スナバコンデンサＣ４の経路で放電することによって、スイッチング素子Ｑ１，Ｑ２の接続中点電圧の立ち下り、立ち上がりを鈍らせて、スイッチングロスの低減、及びスイッチングにより発生する雑音を低減させる役割とを有している。
【００４４】
共振負荷回路３は、スイッチング素子Ｑ１，Ｑ２の接続中点に一端を接続した直流カット用のコンデンサＣ３と、コンデンサＣ３の他端に一端を接続した共振用のインダクタＬ１と、インダクタＬ１の他端と抵抗Ｒ１，電源回路１の低圧側出力の接続中点との間に接続した放電灯Ｌａ１と、放電灯Ｌａ１の非電源側端子に接続した共振用のコンデンサＣ２とから構成される。ここで、インダクタＬ１とコンデンサＣ２とから共振回路が構成される。
【００４５】
制御回路４は、電源回路１のスイッチング素子Ｑ３のオン・オフを制御するチョッパ制御回路４４と、放電灯Ｌａ１の調光信号を受けて発振制御回路４０にスイッチング素子Ｑ１，Ｑ２のスイッチング周波数やデューティの可変信号を伝達する調光信号処理回路４５を備えている。
【００４６】
異常検出制御部４２のスイッチ電流検出回路４２ａは、反転入力端子に抵抗Ｒ１の両端電圧（スイッチング素子Ｑ２を流れる電流波形）を入力し、非反転入力端子に基準電圧Ｖｒｅｆ１を入力したコンパレータＣＰ１で構成されており、異常検出回路４２ｄは、コンパレータＣＰ１の出力と検出タイマー４２ｂが出力する検出領域信号とを入力したＡＮＤ素子ＩＣ１で構成される。
【００４７】
本実施形態の具体的な動作について図４（ａ）〜（ｄ）に示すタイムチャートを用いて説明する。正常時及び異常時にスイッチング素子Ｑ２を流れる電流波形の関係は、従来例と同様に、図４（ａ）に示すスイッチング素子Ｑ２の駆動信号に対して、図４（ｂ）の正常時にスイッチング素子Ｑ２を流れる電流と、図４（ｃ）の進相動作を行う異常時にスイッチング素子Ｑ２を流れる電流とのようになる。
【００４８】
また、本実施形態では放電灯Ｌａ１が外れると、コンデンサＣ２が共振回路から切り離され、図４（ｄ）に示すようにスイッチング素子Ｑ２にはスナバコンデンサＣ４の放電電流のみが流れるようになる。
【００４９】
そこで、本実施形態では、スイッチ電流検出回路４２ａは抵抗Ｒ１の両端電圧（スイッチング素子Ｑ２を流れる電流波形）の極性の正と負，ゼロとを判別して、その判別結果に対応した検出信号を出力し、検出タイマー４２ｂは、スイッチ電流検出回路４２ａから出力される検出信号に対して発振同期信号に同期して異常の検出を行う検出領域を、正常時にスイッチング素子Ｑ２がオンした直後に発生する回生電流が終了した時点から、スイッチング素子Ｑ２の駆動がオフとなる時点までの間の期間内で、スイッチング素子Ｑ２の駆動信号がハイレベルである区間の略半分（５０％）以上から９０％の領域に設定し、その期間にハイレベルの検出領域信号を出力する。
【００５０】
そして、異常検出回路４２ｄは、検出領域信号がハイレベルの間（検出領域）のみスイッチ電流検出回路４２ａから出力される検出信号をそのまま出力して、異常の検出動作を行う。このとき、スイッチング素子Ｑ２を流れる電流の極性が正のときは正常、ゼロもしくは負のとき（ゼロ以下のとき）は異常であり、異常時には異常信号を出力する。
【００５１】
発振停止制御回路４３は異常信号を受けると、発振駆動部４６に発振停止信号を出力してスイッチング素子Ｑ１，Ｑ２のスイッチングを停止させる。
【００５２】
次に図６（ａ）〜（ｅ）に示すタイムチャートを用いて本実施形態の詳細な動作について説明する。図６（ａ）はスイッチング素子Ｑ２の駆動信号、図６（ｂ）はスイッチ電流検出回路４２ａのコンパレータＣＰ１に入力される信号、図６（ｃ）はスイッチ電流検出回路４２ａの出力、図６（ｄ）は検出タイマー４２ｂが出力する検出領域信号、図６（ｅ）は異常検出回路４２ｄが出力する発振停止信号を各々示しており、左から正常時（遅相動作）、異常時（進相動作）、異常時（無負荷）の各タイムチャートを示す。コンパレータＣＰ１の非反転入力端子に入力される基準電圧Ｖｒｅｆ１は、無負荷異常時に反転入力端子に入力されるスイッチング素子Ｑ２を流れる電流波形のゼロレベルを検出するために、若干、正側へオフセットさせている。
【００５３】
まず、正常時には、スイッチング素子Ｑ２の駆動信号（Ｓ１）に対して、スイッチング素子Ｑ２の電流の検出波形（Ｓ４）はスイッチング素子Ｑ２がオンした直後は回生電流により負の振幅であるが、徐々に増加して正の振幅になる。コンパレータＣＰ１はこの検出波形と基準電圧Ｖｒｅｆ１とを比較し、検出波形が基準電圧Ｖｒｅｆより大きい期間はローレベルの信号を出力し、検出波形が基準電圧Ｖｒｅｆより小さい期間はハイレベルの信号を出力する（Ｓ７）。そして、ＡＮＤ素子ＩＣ１は、コンパレータＣＰ１の出力（Ｓ７）とスイッチング素子Ｑ２の駆動信号がハイレベルである区間の略半分（５０％）以上から９０％の領域に設定された検出領域信号（Ｓ１０）との論理積演算を行い、その結果、ＡＮＤ素子ＩＣ１の出力（異常検出回路４２ｄの出力）は全領域においてローレベルになる（Ｓ１３）。したがって、発振停止制御回路４３には異常信号（ハイレベルの信号）は入力されず発振停止制御は動作しない。
【００５４】
次に、異常による進相動作時には、スイッチング素子Ｑ２の駆動信号（Ｓ２）に対して、スイッチング素子Ｑ２の電流の検出波形（Ｓ５）はスイッチング素子Ｑ２がオンした直後は正の振幅であるが、徐々に減少して負の振幅になる。コンパレータＣＰ１はこの検出波形と基準電圧Ｖｒｅｆ１とを比較し、検出波形が基準電圧Ｖｒｅｆより大きい期間はローレベルの信号を出力し、検出波形が基準電圧Ｖｒｅｆより小さい期間はハイレベルの信号を出力する（Ｓ８）。そして、ＡＮＤ素子ＩＣ１は、コンパレータＣＰ１の出力（Ｓ８）とスイッチング素子Ｑ２の駆動信号がハイレベルである区間の略半分（５０％）以上から９０％の領域に設定された検出領域信号（Ｓ１１）との論理積演算を行い、その結果、ＡＮＤ素子ＩＣ１の出力（異常検出回路４２ｄの出力）は検出領域においてハイレベルになる。したがって、このハイレベルの異常信号を入力された発振停止制御回路４３は、発振駆動部４６に発振停止信号を出力してスイッチング素子Ｑ１，Ｑ２のスイッチングを停止させる。
【００５５】
そして、無負荷異常時には、スイッチング素子Ｑ２の駆動信号（Ｓ３）に対して、スイッチング素子Ｑ２の電流の検出波形（Ｓ６）はスイッチング素子Ｑ２がオンした直後のスナバコンデンサＣ４の放電電流によるヒゲ状の波形のみになる。コンパレータＣＰ１はこの検出波形と基準電圧Ｖｒｅｆ１とを比較し、検出波形が基準電圧Ｖｒｅｆより大きい期間はローレベルの信号を出力し、検出波形が基準電圧Ｖｒｅｆより小さい期間はハイレベルの信号を出力する（Ｓ９）。そして、ＡＮＤ素子ＩＣ１は、コンパレータＣＰ１の出力（Ｓ９）とスイッチング素子Ｑ２の駆動信号がハイレベルである区間の略半分（５０％）以上から９０％の領域に設定された検出領域信号（Ｓ１２）との論理積演算を行い、その結果、ＡＮＤ素子ＩＣ１の出力（異常検出回路４２ｄの出力）は検出領域においてハイレベルになる。したがって、このハイレベルの異常信号を入力された発振停止制御回路４３は、発振駆動部４６に発振停止信号を出力してスイッチング素子Ｑ１，Ｑ２のスイッチングを停止させる。
【００５６】
このように、異常の検出領域を、正常時にスイッチング素子Ｑ２がオンした直後に発生する回生電流が終了した時点から、スイッチング素子Ｑ２の駆動がオフとなる時点までの間の期間内で、スイッチング素子Ｑ２の駆動信号がハイレベルである区間の略半分（５０％）以上から９０％の領域として、スイッチング素子Ｑ２を流れる電流の正と負、ゼロとを判別して異常検出を行うことによって、従来例にて課題であった正常時の誤検出を起こすことなく、異常時の進相動作を確実に検出することができ、さらに負荷外れ状態の検出も行うことができる。
【００５７】
（実施形態４）
本実施形態の電源装置の回路構成を図７に示す。実施形態２の図３と同様の構成には同一の符号を付して説明は省略する。インバータ回路２は、共振電流を検出するインピーダンス素子として抵抗Ｒ１をスイッチング素子Ｑ２のソースに直列に接続している。
【００５８】
共振負荷回路３は、スイッチング素子Ｑ１，Ｑ２の接続中点に一端を接続した直流カット用のコンデンサＣ３と、コンデンサＣ３の他端に一端を接続した共振用のインダクタＬ１と、インダクタＬ１の他端と抵抗Ｒ１，電源回路１の低圧側出力の接続中点との間に接続した負荷３０と、負荷３０の非電源側端子に接続した共振用のコンデンサＣ２とから構成される。ここで、インダクタＬ１とコンデンサＣ２とから共振回路が構成される。
【００５９】
制御回路４の異常検出制御部４２は、抵抗Ｒ１の両端電圧（スイッチング素子Ｑ２を流れる電流波形）を受けて、共振電流の状態を検出するスイッチ電流検出回路４２ａと、発振制御回路４０からスイッチング素子Ｑ２の駆動タイミングに対応した信号を受けて、スイッチング素子Ｑ２の駆動タイミングに対して同期を取った発振同期信号を出力する発振同期回路４２ｃと、スイッチ電流検出回路４２ａから出力される検出信号に対して異常の検出を発振同期回路４２ｃで設定した検出領域内で行う異常検出回路４２ｄとから構成される。
【００６０】
本実施形態の具体的な動作について図８（ａ）〜（ｄ）に示すタイムチャートを用いて説明する。正常時及び異常時にスイッチング素子Ｑ２を流れる電流波形の関係は、従来例と同様に、図８（ａ）に示すスイッチング素子Ｑ２の駆動信号に対して、図８（ｂ）の正常時にスイッチング素子Ｑ２を流れる電流と図８（ｃ）の進相動作を行う異常時にスイッチング素子Ｑ２を流れる電流のようになる。
【００６１】
また、本実施形態では負荷３０が外れると、コンデンサＣ２が共振回路から切り離され、図８（ｄ）に示すようにスイッチング素子Ｑ２にはスナバコンデンサＣ４の放電電流のみが流れるようになる。
【００６２】
そこで、本実施形態では、スイッチ電流検出回路４２ａは抵抗Ｒ１の両端電圧（スイッチング素子Ｑ２を流れる電流波形）の極性の正と負，０とを判別して、その判別結果に対応した検出信号を出力し、発振同期回路４２ｃは、スイッチ電流検出回路４２ａから出力される検出信号に対して発振同期信号に同期して異常の検出を行う検出領域を、スイッチング素子Ｑ２の駆動がオフになる時点（駆動信号の立下り時）に設定する。
【００６３】
次に、異常検出回路４２ｄは、駆動信号の立下り時の検出領域内でのみ異常の検出動作を行い、スイッチ電流検出回路４２ａから出力される検出信号に基づいて、スイッチング素子Ｑ２を流れる電流の極性が正のときは正常、ゼロもしくは負のとき（ゼロ以下のとき）は異常であると判断して、異常時には異常信号を出力する。
【００６４】
発振停止制御回路４３は異常信号を受けると、発振駆動部４６に発振停止信号を出力してスイッチング素子Ｑ１，Ｑ２のスイッチングを停止させる。
【００６５】
このように、異常の検出領域を、スイッチング素子Ｑ２の駆動がオフになる時点（駆動信号の立下り時）として、スイッチング素子Ｑ２を流れる電流の正と負、ゼロとを判別して異常検出を行うことによって、従来例にて課題であった正常時の誤検出を起こすことなく、異常時の進相動作を確実に検出することができ、さらに負荷外れ状態の検出も行うことができる。さらに、本実施形態では実施形態１乃至３では必要であった検出タイマー４２ｂが不要となる。
【００６６】
（実施形態５）
本実施形態の電源装置の回路構成を図９に示す。実施形態２の図３と同様の構成には同一の符号を付して説明は省略する。インバータ回路２は、共振電流を検出する共振電流検出部を構成する回路Ｓをスイッチング素子Ｑ２のソースに直列に接続している。
【００６７】
共振負荷回路３は、一端ををスイッチング素子Ｑ１のドレインに一端を接続した負荷３０と、負荷３０の非電源側端子間に接続した共振用のコンデンサＣ２と、負荷３０の他端に一端を接続した共振用のインダクタＬ１と、共振用インダクタＬ１の他端とスイッチング素子Ｑ１，Ｑ２の接続中点との間に接続した直流カット用のコンデンサＣ３とから構成される。ここで、インダクタＬ１とコンデンサＣ２とから共振回路が構成される。
【００６８】
本実施形態の具体的な動作について図１０（ａ）〜（ｅ）に示すタイムチャートを用いて説明する。正常時及び異常時にスイッチング素子Ｑ２を流れる電流波形の関係は、従来例と同様に、図１０（ａ）に示すスイッチング素子Ｑ２の駆動信号に対して、図１０（ｂ）の正常時にスイッチング素子Ｑ２を流れる電流と図１０（ｃ）の進相動作を行う異常時にスイッチング素子Ｑ２を流れる電流のようになる。
【００６９】
また、本実施形態では負荷３０が外れると、コンデンサＣ２が共振回路から切り離され、図１０（ｄ）に示すようにスイッチング素子Ｑ２にはスナバコンデンサＣ４の放電電流のみが流れるようになる。
【００７０】
そこで、本実施形態では、スイッチ電流検出回路４２ａは回路Ｓが出力するスイッチング素子Ｑ２を流れる電流波形の極性の正と負，０とを判別して、その判別結果に対応した検出信号を出力し、検出タイマー４２ｂは、スイッチ電流検出回路４２ａから出力される検出信号に対して発振同期信号に同期して異常の検出を行う検出領域を、スナバコンデンサＣ４に蓄積された電荷が低圧側のスイッチング素子Ｑ２と回路Ｓとの直列回路を介して放電し、放電が終了した時点から、正常時にスイッチング素子Ｑ２がオンすることによって発生する回生電流が終了する時点までの間に設定する。
【００７１】
次に、異常検出回路４２ｄは、検出領域信号がハイレベルの間（検出領域）のみ異常の検出動作を行い、スイッチ電流検出回路４２ａから出力される検出信号に基づいて、スイッチング素子Ｑ２を流れる電流の極性が正のときは正常、ゼロもしくは負のとき（ゼロ以下のとき）は異常であると判断して、異常時には異常信号を出力する。
【００７２】
発振停止制御回路４３は異常信号を受けると、発振駆動部４６に発振停止信号を出力してスイッチング素子Ｑ１，Ｑ２のスイッチングを停止させる。
【００７３】
このように、異常の検出領域を、スナバコンデンサＣ４に蓄積された電荷が低圧側のスイッチング素子Ｑ２と回路Ｓとの直列回路を介して放電し、放電が終了した時点から、正常時にスイッチング素子Ｑ２がオンすることによって発生する回生電流が終了する時点までの間として、スイッチング素子Ｑ２を流れる電流の正と負、ゼロとを判別して異常検出を行うことによって、従来例にて課題であった正常時の誤検出を起こすことなく、異常時の進相動作を確実に検出することができ、さらに負荷外れ状態の検出も行うことができる。
【００７４】
（実施形態６）
図１１に本実施形態の電源装置の回路構成を示す。この電源装置は、交流電源Ｖｓと、交流電源Ｖｓの出力を整流する全波整流器ＤＢと、昇圧チョッパ回路からなる電源回路１と、電源回路１が出力する直流電圧を高周波電圧に変換するインバータ回路２と、インバータ回路２から高周波電力を供給される共振負荷回路３と、インバータ回路２の動作を制御する制御回路４とから構成され、全波整流器ＤＢと電源回路１とで直流電源をなしている。
【００７５】
電源回路１は、全波整流器ＤＢの高圧側出力に接続したインダクタＬ２とダイオードＤ１との直列回路と、インダクタＬ１を介して全波整流器ＤＢの出力端間に接続したＦＥＴからなるスイッチング素子Ｑ３と、ダイオードＤ１を介してスイッチング素子Ｑ３に並列に接続した平滑用のコンデンサＣ１とからなる昇圧チョッパ回路で構成され、スイッチング素子Ｑ３をオン・オフすることで、全波整流器ＤＢが出力する脈流電圧を昇圧し、コンデンサＣ１で平滑した直流電圧を出力する。
【００７６】
インバータ回路２は、電源回路１の出力端子間に接続した高圧側のスイッチング素子Ｑ１と低圧側のスイッチング素子Ｑ２と抵抗Ｒ１との直列回路と、スイッチング素子Ｑ２と抵抗Ｒ１との直列回路に並列に接続したスナバコンデンサＣ４とカソードをスナバコンデンサＣ４に接続しアノードを電源回路１の低圧側出力に接続したダイオードＤ２との直列回路と、アノードをダイオードＤ２のカソードに接続し、カソードを制御回路４の制御電圧Ｖｃｃに接続したダイオードＤ３とを備えたハーフブリッジ型のインバータ回路で構成され、電源回路１が出力する直流電圧を、スイッチング素子Ｑ１，Ｑ２が交互にオン・オフすることによって高周波電圧に変換している。詳細には、スイッチング素子Ｑ１，Ｑ２は並列に逆接続した寄生ダイオードを有するＦＥＴ素子であり、高圧側のスイッチング素子Ｑ１のドレインを電源回路１の高圧側出力に接続し、低圧側のスイッチング素子Ｑ２のドレインを高圧側のスイッチング素子Ｑ１のソースに接続して、抵抗Ｒ１の一端を低圧側のスイッチング素子Ｑ２のソースに接続し、他端を電源回路１の低圧側出力に接続している。さらに、電源回路１の低圧側出力はグランドに接続されている。また、スナバコンデンサＣ４とダイオードＤ２，Ｄ３とは、スイッチング素子Ｑ１がオンしたときに電源回路１より、スイッチング素子Ｑ１、スナバコンデンサＣ４、ダイオードＤ３を介して制御回路４に制御電源を供給する役割と、スイッチング素子Ｑ２がオンしたときに、スナバコンデンサＣ４に蓄積された電荷がスイッチング素子Ｑ２、抵抗Ｒ１、ダイオードＤ２、スナバコンデンサＣ４の経路で放電することによって、スイッチング素子Ｑ１，Ｑ２の接続中点電圧の立ち下り、立ち上がりを鈍らせて、スイッチングロスの低減、及びスイッチングにより発生する雑音を低減させる役割とを有している。
【００７７】
共振負荷回路３は、スイッチング素子Ｑ１，Ｑ２の接続中点に一端を接続した直流カット用のコンデンサＣ３と、コンデンサＣ３の他端に一端を接続した共振用のインダクタＬ１と、インダクタＬ１の他端と抵抗Ｒ１の他端との間に接続した共振用のコンデンサＣ２と、一方のフィラメント電極の電源側端子ａ，ｅをインダクタＬ１の他端に各々接続した放電灯Ｌａ１，Ｌａ２と、放電灯Ｌａ１，Ｌａ２の他方のフィラメント電極の電源側端子ｄ，ｈに一端を各々接続した巻線ｎ１，ｎ２を有し、巻線ｎ１，ｎ２の他端を抵抗Ｒ１の他端に接続して放電灯Ｌａ１，Ｌａ２の出力を安定化するためのバランサＢＲ１と、インダクタＬ１の補助巻線Ｌ１１〜Ｌ１４と、補助巻線Ｌ１１〜Ｌ１４の各一端に直列に各一端を接続したコンデンサＣ５〜Ｃ８とから構成され、補助巻線Ｌ１１の他端は放電灯Ｌａ１の一方のフィラメント電極の電源側端子ａに接続し、コンデンサＣ５の他端は放電灯Ｌａ１の一方のフィラメント電極の非電源側端子ｂに接続し、補助巻線Ｌ１２の他端は放電灯Ｌａ１の他方のフィラメント電極の非電源側端子ｃに接続し、コンデンサＣ６の他端は放電灯Ｌａ１の他方のフィラメント電極の電源側端子ｄに接続し、補助巻線Ｌ１３の他端は放電灯Ｌａ２の一方のフィラメント電極の電源側端子ｅに接続し、コンデンサＣ７の他端は放電灯Ｌａ２の一方のフィラメント電極の非電源側端子ｆに接続し、補助巻線Ｌ１４の他端は放電灯Ｌａ２の他方のフィラメント電極の非電源側端子ｇに接続し、コンデンサＣ８の他端は放電灯Ｌａ２の他方のフィラメント電極の電源側端子ｈに接続している。ここで、補助巻線Ｌ１１〜Ｌ１４、及びコンデンサＣ５〜Ｃ８は放電灯Ｌａ１，Ｌａ２のフィラメント電極の予熱を行う機能を有する。
【００７８】
そして、この共振負荷回路３の共振回路に流れる共振電流は、スイッチング素子Ｑ２を流れる電流によって抵抗Ｒ１の両端に発生する電圧を取り出すことで検出することができ、抵抗Ｒ１は共振電流を検出する共振電流検出部を成している。
【００７９】
制御回路４は、スイッチング素子Ｑ１，Ｑ２を駆動制御する発振駆動部４６と、放電灯Ｌａ１，Ｌａ２の寿命末期状態、放電灯Ｌａ１，Ｌａ２の外れ、放電灯Ｌａ１，Ｌａ２の立ち消え等の共振負荷回路３の異常を検出して異常信号を出力する異常検出制御部４２と、異常検出制御部４２が異常信号を出力すると、発振駆動部４６に発振停止信号を出力してスイッチング素子Ｑ１，Ｑ２のスイッチングを停止させる発振停止制御回路４３と、電源回路１のスイッチング素子Ｑ３のオン・オフを制御するチョッパ制御回路４４とから構成される。
【００８０】
発振駆動部４６は、スイッチング周波数を変化させることでスイッチング素子Ｑ１，Ｑ２のオン・オフを制御する信号を出力する発振制御回路４０と、発振制御回路４０の出力信号をスイッチング素子Ｑ１，Ｑ２の駆動信号に変換するドライバー回路４１とから構成される。
【００８１】
異常検出制御部４２は、抵抗Ｒ１の両端電圧（スイッチング素子Ｑ２を流れる電流波形）を受けて、共振電流の状態を検出するスイッチ電流検出回路４２ａと、発振制御回路４０からスイッチング素子Ｑ２の駆動タイミングに対応した信号を受けて、スイッチング素子Ｑ２の駆動タイミングに対して同期を取った発振同期信号を出力する発振同期回路４２ｃと、スイッチ電流検出回路４２ａから出力される検出信号に対して異常の検出を発振同期回路４２ｃからの発振同期信号に同期して行う異常検出回路４２ｄとから構成される。
【００８２】
本実施形態の具体的な動作について図１２（ａ）〜（ｄ）に示すタイムチャートを用いて説明する。正常時及び異常時にスイッチング素子Ｑ２を流れる電流波形の関係は、従来例と同様に、図１２（ａ）に示すスイッチング素子Ｑ２の駆動信号に対して、図１２（ｂ）の正常時にスイッチング素子Ｑ２を流れる電流と図１２（ｃ）の進相動作を行う異常時にスイッチング素子Ｑ２を流れる電流のようになる。
【００８３】
また、本実施形態では放電灯Ｌａ１，Ｌａ２が外れると、コンデンサＣ２が共振回路から切り離され、図１２（ｄ）に示すようにスイッチング素子Ｑ２にはスナバコンデンサＣ４の放電電流のみが流れるようになる。
【００８４】
そこで、本実施形態では、スイッチ電流検出回路４２ａは抵抗Ｒ１の両端電圧（スイッチング素子Ｑ２を流れる電流波形）と基準電圧（検出しきい値）との大小を判別して、その判別結果に対応した検出信号を出力し、発振同期回路４２ｃは、スイッチ電流検出回路４２ａから出力される検出信号に対して発振同期信号に同期して異常の検出を行う検出領域を、スイッチング素子Ｑ２の駆動開始のタイミング（駆動信号の立上り時）に設定する。
【００８５】
このとき、検出しきい値は、スナバコンデンサＣ４の放電電流のみがスイッチング素子Ｑ２に流れたときに抵抗Ｒ１の両端に発生する電圧のピーク値以上としている。
【００８６】
次に、異常検出回路４２ｄは、スイッチング素子Ｑ２の駆動開始のタイミングのみ異常の検出動作を行い、スイッチ電流検出回路４２ａから出力される検出信号に基づいて、スイッチング素子Ｑ２を流れる電流が検出しきい値以下の場合は正常、スイッチング素子Ｑ２を流れる電流が検出しきい値以上の場合は異常であると判断して、異常時には異常信号を出力する。
【００８７】
発振停止制御回路４３は異常信号を受けると、発振駆動部４６に発振停止信号を出力してスイッチング素子Ｑ１，Ｑ２のスイッチングを停止させる。
【００８８】
このように、異常の検出領域を、スイッチング素子Ｑ２の駆動開始のタイミング（駆動信号の立上り時）とし、検出しきい値は、スナバコンデンサＣ４の放電電流のみがスイッチング素子Ｑ２に流れたときに抵抗Ｒ１の両端に発生する電圧のピーク値以上とすることによって、従来例にて課題であった正常時の誤検出を起こすことなく、異常時の進相動作を確実に検出することができ、さらに負荷外れ状態の検出も行うことができる。さらに、本実施形態では実施形態１乃至３では必要であった検出タイマー４２ｂが不要となる。
【００８９】
【発明の効果】
請求項１の発明は、直流電圧を出力する直流電源と、少なくとも１つのスイッチング素子を有し、前記スイッチング素子がオン・オフすることにより、前記直流電源が出力する直流電圧を高周波電圧に変換するインバータ回路と、インダクタ、コンデンサ、負荷を含み、前記インバータ回路から高周波電力を供給される共振負荷回路と、前記インバータ回路の動作を制御する制御回路とを備え、前記インバータ回路は、前記共振負荷回路を流れる共振電流を検出する共振電流検出部を有し、前記制御回路は、少なくとも前記インバータ回路のスイッチング素子のオン・オフを駆動制御する発振駆動部と、前記発振駆動部が前記インバータ回路のスイッチング素子をオンさせた時点から所定の遅れ時間後の所定領域において前記共振電流検出部が検出した共振電流の極性によって前記共振負荷回路の異常を検出する異常検出制御部とを有するので、負荷異常時に共振電流が進相となった場合に確実に進相動作を検出して保護制御を動作させると共に、正常負荷時のスイッチング時の過渡的なヒゲ状電流による誤動作を防止することができるという効果がある。
【００９０】
請求項２の発明は、直流電圧を出力する直流電源と、一端を前記直流電源の高圧側出力に接続した高圧側のスイッチング素子、前記高圧側のスイッチング素子の他端に一端を接続した低圧側のスイッチング素子、前記低圧側のスイッチング素子の他端に一端を接続し前記直流電源の低圧側出力に他端を接続したインピーダンス素子、及び前記低圧側のスイッチング素子の一端と前記インピーダンス素子の他端との間に挿入した少なくとも１つのスナバコンデンサを有し、前記２つのスイッチング素子が交互にオン・オフすることによって、前記直流電源が出力する直流電圧を高周波電圧に変換するインバータ回路と、インダクタ、コンデンサ、負荷を含み、前記インバータ回路から高周波電力を供給される共振負荷回路と、前記インバータ回路の動作を制御する制御回路とを備え、前記制御回路は、少なくとも前記インバータ回路のスイッチング素子のオン・オフを駆動制御する発振駆動部と、前記発振駆動部が前記インバータ回路のスイッチング素子をオンさせた時点から所定の遅れ時間後の所定領域における前記インピーダンス素子の両端電圧の極性によって前記共振負荷回路の異常を検出する異常検出制御部とを有するので、スナバコンデンサの放電電流が発生する場合でも請求項１と同様の効果を得ることができる。
【００９１】
請求項３の発明は、請求項２記載の電源装置において、前記インピーダンス素子の両端電圧の極性によって前記共振負荷回路の異常を検出する異常検出制御部に代えて、前記インピーダンス素子の両端電圧が検出しきい値以上の場合に前記共振負荷回路の異常を検出する異常検出制御部を有するので、請求項２と同様の効果を得ることができる。
【００９２】
請求項４の発明は、請求項１乃至３いずれかにおいて、前記所定の遅れ時間後の所定領域は、前記発振駆動部から前記スイッチング素子をオンする駆動信号が出力されて、前記スイッチング素子がオンすることによって発生した回生電流が終了する時点から前記スイッチング素子をオフする駆動信号が出力される時点までの間に設定される期間としたので、請求項１乃至３いずれかと同様の効果を得ることができる。
【００９３】
請求項５の発明は、請求項１乃至３いずれかにおいて、前記所定の遅れ時間後の所定領域は、前記スイッチング素子のオン区間の略半分の時点から前記スイッチング素子をオフする駆動信号が出力される前の時点までの間に設定される期間としたので、請求項１乃至３いずれかと同様の効果を得ることができる。
【００９４】
請求項６の発明は、請求項１乃至３いずれかにおいて、前記所定の遅れ時間後の所定領域は、前記スイッチング素子をオフする駆動信号が出力される時点としたので、請求項１乃至３いずれかと同様の効果を得ることができる。
【００９５】
請求項７の発明は、請求項２または３において、前記所定の遅れ時間後の所定領域は、前記発振駆動部から前記低圧側のスイッチング素子をオンする駆動信号が出力され、前記スナバコンデンサに蓄積された電荷が前記低圧側のスイッチング素子と前記インピーダンス素子との直列回路を介して放電し、放電が終了した時点から前記低圧側のスイッチング素子がオンすることによって発生した回生電流が終了する時点までの間に設定される期間としたので、請求項２または３と同様の効果を得ることができる。
【００９６】
請求項８の発明は、直流電圧を出力する直流電源と、一端を前記直流電源の高圧側出力に接続した高圧側のスイッチング素子、前記高圧側のスイッチング素子の他端に一端を接続した低圧側のスイッチング素子、前記低圧側のスイッチング素子の他端に一端を接続し前記直流電源の低圧側出力に他端を接続したインピーダンス素子、及び前記低圧側のスイッチング素子の一端と前記インピーダンス素子の他端との間に挿入したスナバコンデンサを有し、前記２つのスイッチング素子が交互にオン・オフすることによって、前記直流電源が出力する直流電圧を高周波電圧に変換するインバータ回路と、インダクタ、コンデンサ、負荷を含み、前記インバータ回路から高周波電力を供給される共振負荷回路と、前記インバータ回路の動作を制御する制御回路とを備え、前記制御回路は、前記インバータ回路のスイッチング素子のオン・オフを駆動制御する発振駆動部と、前記発振駆動部が前記インバータ回路のスイッチング素子をオンさせた時点における前記インピーダンス素子の両端電圧のピーク値が、前記低圧側のスイッチング素子がオンしたときに前記スナバコンデンサに蓄積された電荷が前記スイッチング素子と前記インピーダンス素子との直列回路を介して流れる電流により前記インピーダンス素子に発生する電圧ピーク値より大きい場合に、前記共振負荷回路の異常を検出する異常検出制御部とを有するので、請求項２と同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１の回路構成を示す図である。
【図２】（ａ）〜（ｄ）本発明の実施形態１の動作のタイムチャートを示す図である。
【図３】本発明の実施形態２の回路構成を示す図である。
【図４】（ａ）〜（ｅ）本発明の実施形態２，３の動作のタイムチャートを示す図である。
【図５】本発明の実施形態３の回路構成を示す図である。
【図６】（ａ）〜（ｅ）本発明の実施形態３の動作のタイムチャートを示す図である。
【図７】本発明の実施形態４の回路構成を示す図である。
【図８】（ａ）〜（ｄ）本発明の実施形態４の動作のタイムチャートを示す図である。
【図９】本発明の実施形態５の回路構成を示す図である。
【図１０】（ａ）〜（ｅ）本発明の実施形態５の動作のタイムチャートを示す図である。
【図１１】本発明の実施形態６の回路構成を示す図である。
【図１２】（ａ）〜（ｄ）本発明の実施形態６の動作のタイムチャートを示す図である。
【図１３】従来例の回路構成を示す図である。
【図１４】（ａ）〜（ｄ）従来例の動作のタイムチャートを示す図である。
【図１５】（ａ）〜（ｃ）従来例の調光動作時のタイムチャートを示す図である。
【符号の説明】
１電源回路
２インバータ回路
３共振負荷回路
４制御回路
４０発振制御回路
４１ドライバー回路
４２異常検出制御部

Claims

直流電圧を出力する直流電源と、少なくとも１つのスイッチング素子を有し、前記スイッチング素子がオン・オフすることにより、前記直流電源が出力する直流電圧を高周波電圧に変換するインバータ回路と、インダクタ、コンデンサ、負荷を含み、前記インバータ回路から高周波電力を供給される共振負荷回路と、前記インバータ回路の動作を制御する制御回路とを備え、前記インバータ回路は、前記共振負荷回路を流れる共振電流を検出する共振電流検出部を有し、前記制御回路は、少なくとも前記インバータ回路のスイッチング素子のオン・オフを駆動制御する発振駆動部と、前記発振駆動部が前記インバータ回路のスイッチング素子をオンさせた時点から所定の遅れ時間後の所定領域において前記共振電流検出部が検出した共振電流の極性によって前記共振負荷回路の異常を検出する異常検出制御部とを有することを特徴とする電源装置。
直流電圧を出力する直流電源と、一端を前記直流電源の高圧側出力に接続した高圧側のスイッチング素子、前記高圧側のスイッチング素子の他端に一端を接続した低圧側のスイッチング素子、前記低圧側のスイッチング素子の他端に一端を接続し前記直流電源の低圧側出力に他端を接続したインピーダンス素子、及び前記低圧側のスイッチング素子の一端と前記インピーダンス素子の他端との間に挿入した少なくとも１つのスナバコンデンサを有し、前記２つのスイッチング素子が交互にオン・オフすることによって、前記直流電源が出力する直流電圧を高周波電圧に変換するインバータ回路と、インダクタ、コンデンサ、負荷を含み、前記インバータ回路から高周波電力を供給される共振負荷回路と、前記インバータ回路の動作を制御する制御回路とを備え、前記制御回路は、少なくとも前記インバータ回路のスイッチング素子のオン・オフを駆動制御する発振駆動部と、前記発振駆動部が前記インバータ回路のスイッチング素子をオンさせた時点から所定の遅れ時間後の所定領域における前記インピーダンス素子の両端電圧の極性によって前記共振負荷回路の異常を検出する異常検出制御部とを有することを特徴とする電源装置。
請求項２記載の電源装置において、前記インピーダンス素子の両端電圧の極性によって前記共振負荷回路の異常を検出する異常検出制御部に代えて、前記インピーダンス素子の両端電圧が検出しきい値以上の場合に前記共振負荷回路の異常を検出する異常検出制御部を有することを特徴とする電源装置。
前記所定の遅れ時間後の所定領域は、前記発振駆動部から前記スイッチング素子をオンする駆動信号が出力されて、前記スイッチング素子がオンすることによって発生した回生電流が終了する時点から前記スイッチング素子をオフする駆動信号が出力される時点までの間に設定される期間としたことを特徴とする請求項１乃至３いずれか記載の電源装置。
前記所定の遅れ時間後の所定領域は、前記スイッチング素子のオン区間の略半分の時点から前記スイッチング素子をオフする駆動信号が出力される前の時点までの間に設定される期間としたことを特徴とする請求項１乃至３いずれか記載の電源装置。
前記所定の遅れ時間後の所定領域は、前記スイッチング素子をオフする駆動信号が出力される時点としたことを特徴とする請求項１乃至３いずれか記載の電源装置。
前記所定の遅れ時間後の所定領域は、前記発振駆動部から前記低圧側のスイッチング素子をオンする駆動信号が出力され、前記スナバコンデンサに蓄積された電荷が前記低圧側のスイッチング素子と前記インピーダンス素子との直列回路を介して放電し、放電が終了した時点から前記低圧側のスイッチング素子がオンすることによって発生した回生電流が終了する時点までの間に設定される期間としたことを特徴とする請求項２または３記載の電源装置。
直流電圧を出力する直流電源と、一端を前記直流電源の高圧側出力に接続した高圧側のスイッチング素子、前記高圧側のスイッチング素子の他端に一端を接続した低圧側のスイッチング素子、前記低圧側のスイッチング素子の他端に一端を接続し前記直流電源の低圧側出力に他端を接続したインピーダンス素子、及び前記低圧側のスイッチング素子の一端と前記インピーダンス素子の他端との間に挿入したスナバコンデンサを有し、前記２つのスイッチング素子が交互にオン・オフすることによって、前記直流電源が出力する直流電圧を高周波電圧に変換するインバータ回路と、インダクタ、コンデンサ、負荷を含み、前記インバータ回路から高周波電力を供給される共振負荷回路と、前記インバータ回路の動作を制御する制御回路とを備え、前記制御回路は、前記インバータ回路のスイッチング素子のオン・オフを駆動制御する発振駆動部と、前記発振駆動部が前記インバータ回路のスイッチング素子をオンさせた時点における前記インピーダンス素子の両端電圧のピーク値が、前記低圧側のスイッチング素子がオンしたときに前記スナバコンデンサに蓄積された電荷が前記スイッチング素子と前記インピーダンス素子との直列回路を介して流れる電流により前記インピーダンス素子に発生する電圧ピーク値より大きい場合に、前記共振負荷回路の異常を検出する異常検出制御部とを有することを特徴とする電源装置。