JP2629986B2 - 衛星放送受信機 - Google Patents
衛星放送受信機Info
- Publication number
- JP2629986B2 JP2629986B2 JP31360789A JP31360789A JP2629986B2 JP 2629986 B2 JP2629986 B2 JP 2629986B2 JP 31360789 A JP31360789 A JP 31360789A JP 31360789 A JP31360789 A JP 31360789A JP 2629986 B2 JP2629986 B2 JP 2629986B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- clock
- oscillator
- converter
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、衛星放送受信機、特にPCM信号処理以降の
処理部にクロックを供給する発振回路に関するものであ
る。
処理部にクロックを供給する発振回路に関するものであ
る。
従来の技術 ディジタル技術を用いた機器が実用に供されて以来久
しいが、アナログ量を離散値化してディジタル処理を行
い、又、アナログ量に変換する過程でD/A変換器が用い
られ、そのD/Aの変換方式として、従来はＲ−2R型で代
表される様な抵抗ラダー型のものが用いられてきたが、
コストダウンを行う為IC化が図られてきた。しかしこの
場合、量子化数が増大するにともなって、IC内部で作る
事の可能な抵抗値の精度により、D/A変換器の変換精度
がとれなくなり、その精度を確保するためにIC自体がコ
ストアップにならざるを得ないものであった。しかし最
近では、PWM（パルス幅変調）を利用したIC化されたD/A
変換器によりIC内の抵抗値精度によらず、変換精度が確
保出来る様になってきた。
しいが、アナログ量を離散値化してディジタル処理を行
い、又、アナログ量に変換する過程でD/A変換器が用い
られ、そのD/Aの変換方式として、従来はＲ−2R型で代
表される様な抵抗ラダー型のものが用いられてきたが、
コストダウンを行う為IC化が図られてきた。しかしこの
場合、量子化数が増大するにともなって、IC内部で作る
事の可能な抵抗値の精度により、D/A変換器の変換精度
がとれなくなり、その精度を確保するためにIC自体がコ
ストアップにならざるを得ないものであった。しかし最
近では、PWM（パルス幅変調）を利用したIC化されたD/A
変換器によりIC内の抵抗値精度によらず、変換精度が確
保出来る様になってきた。
発明が解決しようとする課題 しかしながら最近では、３種類のサンプリング周波数
の機器〔コンパクトディスクプレイヤー（CD），ディジ
タルオーディオテープレコーダ（DAT）,BSチューナー〕
が実用化されるにいたり、PWM方式のクロックとして
は、上記の入力サンプリング周波数の一定の倍数のクロ
ックが必要となり、D/A変換する入力信号のサンプリン
グ周波数に応じてPWM方式のクロック周波数を切換える
必要が出てきた。
の機器〔コンパクトディスクプレイヤー（CD），ディジ
タルオーディオテープレコーダ（DAT）,BSチューナー〕
が実用化されるにいたり、PWM方式のクロックとして
は、上記の入力サンプリング周波数の一定の倍数のクロ
ックが必要となり、D/A変換する入力信号のサンプリン
グ周波数に応じてPWM方式のクロック周波数を切換える
必要が出てきた。
この時第２図に示す様に、クロック基本波Ｃに対し
て、切換回路内で分周した場合の不要成分のスペクトラ
ムC1が、切換回路の出力クロックに現れる様になり、こ
の不要成分のスペクトラムC1により、PWM方式のD/A変換
器のS/N（信号／ノイズ）比を劣化させる事が判明して
きた。
て、切換回路内で分周した場合の不要成分のスペクトラ
ムC1が、切換回路の出力クロックに現れる様になり、こ
の不要成分のスペクトラムC1により、PWM方式のD/A変換
器のS/N（信号／ノイズ）比を劣化させる事が判明して
きた。
この劣化の様子を以下の文献により説明する。
ここで参考文献として「昭和63年10月の日本音響学会
講演論文集 p411.（１−６−13.PWM型D/A変換器におけ
るクロックジッタの考案）金秋哲彦：松下電器産業
（株）、AV研究所」をとり上げ、以下説明を行う。
講演論文集 p411.（１−６−13.PWM型D/A変換器におけ
るクロックジッタの考案）金秋哲彦：松下電器産業
（株）、AV研究所」をとり上げ、以下説明を行う。
参考文献によれば、「クロックジッタはノイズレベル
を増加させノイズレベルとジッタ量は比例する。」とな
っている。ここで第２図に示す様に、PWM方式D/A変換器
用クロック基本波Ｃに対して、PWM方式D/A変換器用クロ
ック基本波の1/n分周（ｎは整数：第２図では1/2分周と
した。）の成分があらわれる。この時のスペクトラム図
が第２図であり、第３図に時間領域の波形図を示す。第
３図（ａ）はPWM方式D/A変換器用クロック基本波のみの
時の波形図であり、第３図（ｂ）は1/2分周出力が基本
波に混入した時の波形であり、第２図の周波数領域を時
間領域に変化させた時のものである。
を増加させノイズレベルとジッタ量は比例する。」とな
っている。ここで第２図に示す様に、PWM方式D/A変換器
用クロック基本波Ｃに対して、PWM方式D/A変換器用クロ
ック基本波の1/n分周（ｎは整数：第２図では1/2分周と
した。）の成分があらわれる。この時のスペクトラム図
が第２図であり、第３図に時間領域の波形図を示す。第
３図（ａ）はPWM方式D/A変換器用クロック基本波のみの
時の波形図であり、第３図（ｂ）は1/2分周出力が基本
波に混入した時の波形であり、第２図の周波数領域を時
間領域に変化させた時のものである。
ここで第３図ａのクロック基本波、同図ｂのクロック
基本波に1/2分周出力が混入したときの信号をおのおの
第４図に示す様なアンプに通した場合を考える。第４図
に示すアンプは、ロジック回路におけるインバーターに
入出力に帰還をかけたタイプのアンプである。よってス
レシュホールドレベルが存在する。第４図（ｂ）は第３
図（ａ）の信号を第４図（ａ）のアンプに入力した時、
第４図（ｃ）は、第３図（ｂ）の信号を第４図（ａ）の
アンプに入力した時のロジック回路での波形を示す。第
４図（ｃ）ではジッターが生じていることがわかる。よ
って参考文献で示される様にジッターが生じる為にノイ
ズが増加する事になる。
基本波に1/2分周出力が混入したときの信号をおのおの
第４図に示す様なアンプに通した場合を考える。第４図
に示すアンプは、ロジック回路におけるインバーターに
入出力に帰還をかけたタイプのアンプである。よってス
レシュホールドレベルが存在する。第４図（ｂ）は第３
図（ａ）の信号を第４図（ａ）のアンプに入力した時、
第４図（ｃ）は、第３図（ｂ）の信号を第４図（ａ）の
アンプに入力した時のロジック回路での波形を示す。第
４図（ｃ）ではジッターが生じていることがわかる。よ
って参考文献で示される様にジッターが生じる為にノイ
ズが増加する事になる。
次に入力サンプリング周波数が変化した時、たとえば
サンプリング周波数をfsとした時PWM形D/A変換器のクロ
ックはfs×ｌ（ｌは整数で現状では128,192,256,384,76
8が一般的に使用される。）で与えられる。しかし、サ
ンプリング周波数fsがfs1またはfs2と変化すれば、PWM
用D/A変換器のクロックはfs1・l fs2・ｌと変化させる
必要がある。この時fs1・ｌとfs2・ｌのセレクター回路
が必要となる。
サンプリング周波数をfsとした時PWM形D/A変換器のクロ
ックはfs×ｌ（ｌは整数で現状では128,192,256,384,76
8が一般的に使用される。）で与えられる。しかし、サ
ンプリング周波数fsがfs1またはfs2と変化すれば、PWM
用D/A変換器のクロックはfs1・l fs2・ｌと変化させる
必要がある。この時fs1・ｌとfs2・ｌのセレクター回路
が必要となる。
又第５図、第６図に示す様に実回路においても、第６
図の様にサブストレートのインピーダンスが高い場合、
サブストレートを流れる電流（第６図Ifs1×l Ifs2×
ｌ）によって、サブストレート電圧が微少に変化する事
により、セレクター回路24にサブストレートを流れる電
流の周波数に応じたスペクトラムがまわり込み、クロッ
ク回路の出力クロックのスペクトラム上に重ね合わされ
る。又IC内の電源電圧からのまわり込みもある。
図の様にサブストレートのインピーダンスが高い場合、
サブストレートを流れる電流（第６図Ifs1×l Ifs2×
ｌ）によって、サブストレート電圧が微少に変化する事
により、セレクター回路24にサブストレートを流れる電
流の周波数に応じたスペクトラムがまわり込み、クロッ
ク回路の出力クロックのスペクトラム上に重ね合わされ
る。又IC内の電源電圧からのまわり込みもある。
以上によってPWM方式のクロックスペクトラムに不要
なスペクトラムが重ね合わされる事により、PWM方式のD
/A変換機のS/Nの劣化が起こる。そして、このS/Nの劣化
は、音声データが16ビットの精度で送られてくるＢモー
ドの音声信号に対して大きくなる。Ａモードの音声デー
タは送信側で圧縮されて10ビットで送られてくるため、
Ｂモードの16ビットに対して、ノイズとしてはそれほど
現れないものである。なお第５図、第６図において20は
fs1×ｌの発振器、21はfs2×ｌの発振器、22、23はその
出力端、25はセレクター回路24の出力端、26はPWM方式
のD/A変換器、15はセレクター回路24の切換制御信号の
入力端である。
なスペクトラムが重ね合わされる事により、PWM方式のD
/A変換機のS/Nの劣化が起こる。そして、このS/Nの劣化
は、音声データが16ビットの精度で送られてくるＢモー
ドの音声信号に対して大きくなる。Ａモードの音声デー
タは送信側で圧縮されて10ビットで送られてくるため、
Ｂモードの16ビットに対して、ノイズとしてはそれほど
現れないものである。なお第５図、第６図において20は
fs1×ｌの発振器、21はfs2×ｌの発振器、22、23はその
出力端、25はセレクター回路24の出力端、26はPWM方式
のD/A変換器、15はセレクター回路24の切換制御信号の
入力端である。
本発明は上記問題点に鑑み、音声モードがＢモード時
における上記の不要スペクトラムの発生を極力抑えるこ
とのできるPWM方式D/A変換器及びPWM方式D/A変換器用ク
ロック発生回路を提供する事を目的としている。
における上記の不要スペクトラムの発生を極力抑えるこ
とのできるPWM方式D/A変換器及びPWM方式D/A変換器用ク
ロック発生回路を提供する事を目的としている。
課題を解決するための手段 この目的を達成するために本発明の衛星放送受信機
は、D/A変換器に供給するクロック発生用発振器を２個
備え、一方は48KHzの整数倍、他方は32KHzの整数倍でお
のおの発振するものとし、音声モード状態（Ａモードま
たはＢモード）で、Ｂモード時には、32KKHz発振器をダ
イオードを通してＢモード時“Low"状態になるモード表
示用信号でＡモード発振器（32KHzの整数倍）のインバ
ーター入力を“Low"レベルにする事により発振を停止さ
せもって不要スペクトラムの発生を防止するものであ
る。
は、D/A変換器に供給するクロック発生用発振器を２個
備え、一方は48KHzの整数倍、他方は32KHzの整数倍でお
のおの発振するものとし、音声モード状態（Ａモードま
たはＢモード）で、Ｂモード時には、32KKHz発振器をダ
イオードを通してＢモード時“Low"状態になるモード表
示用信号でＡモード発振器（32KHzの整数倍）のインバ
ーター入力を“Low"レベルにする事により発振を停止さ
せもって不要スペクトラムの発生を防止するものであ
る。
作用 本発明は、上記した構成により、モード表示用信号の
状態により32KHzの整数倍の発振器の動作を停止させる
事により、不要スペクトラムの発生が防止できる。
状態により32KHzの整数倍の発振器の動作を停止させる
事により、不要スペクトラムの発生が防止できる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。第１図は本発明の一実施例におけるブロック
図である。図中１は衛星放送受信機内のビットストリー
ムであり、PCM復調ブロック２に入力され、ビットクロ
ック再生が行われている。
説明する。第１図は本発明の一実施例におけるブロック
図である。図中１は衛星放送受信機内のビットストリー
ムであり、PCM復調ブロック２に入力され、ビットクロ
ック再生が行われている。
この時、位相検波器３とループフィルタ５、バリキャ
ップ、ダイオード６、コンデンサ７、第１の発振回路４
で構成される。第１の発振器は48KHz×ｎ（ｎは整数）
で発振しており、ビットクロック再生を行い、PCM信号
処理回路８のメインクロックとなっている。このメイン
クロックに同期して第２の発振器（第２の発振回路９、
第２のコンデンサ10、第２のバリキャップ11、第２のル
ープフィルタ12、第２の位相検波器13で構成されてい
る）は32KHz×ｎで発振している。第１の発振器と第２
の発振器の各出力信号はセレクター回路14に入力され
る。またPCM信号処理回路８からはＡモード・Ｂモード
表示出力信号（Ａモード時“High"レベル、Ｂモード時
“Low"レベルの出力信号）15が出力されるようになって
おり、この出力でセレクター回路14を切替えるようにし
ており、音声モードがＢモード時にはセレクター回路14
は第１の発振器の出力信号を選択している。このとき、
第２の発振器とＡモード・Ｂモード表示出力信号ライン
の間に挿入されたダイオード16はＡモード・Ｂモード表
示出力信号15が“Low"レベルの為“オン”しており、第
２の発振器内の第２の発振回路９のインバーター入力が
“Low"レベルに固定され、発振を停止する。次に音声モ
ードとして、Ａモードを受信した場合には、Ａモード・
Ｂモード表示出力信号15が“High"レベルになり、ダイ
オード16はoff状態になり、第２の発振回路９は発振を
開始する。この時、セレクター回路14は第２の発振器の
出力を選択している。なお、17はPWM形D/A変換器、18は
PWM形D/A変換器17のマスタークロックであり、19はシフ
トクロック、データー、Ｌチャンネル/Rチャンネル識別
信号である。
ップ、ダイオード６、コンデンサ７、第１の発振回路４
で構成される。第１の発振器は48KHz×ｎ（ｎは整数）
で発振しており、ビットクロック再生を行い、PCM信号
処理回路８のメインクロックとなっている。このメイン
クロックに同期して第２の発振器（第２の発振回路９、
第２のコンデンサ10、第２のバリキャップ11、第２のル
ープフィルタ12、第２の位相検波器13で構成されてい
る）は32KHz×ｎで発振している。第１の発振器と第２
の発振器の各出力信号はセレクター回路14に入力され
る。またPCM信号処理回路８からはＡモード・Ｂモード
表示出力信号（Ａモード時“High"レベル、Ｂモード時
“Low"レベルの出力信号）15が出力されるようになって
おり、この出力でセレクター回路14を切替えるようにし
ており、音声モードがＢモード時にはセレクター回路14
は第１の発振器の出力信号を選択している。このとき、
第２の発振器とＡモード・Ｂモード表示出力信号ライン
の間に挿入されたダイオード16はＡモード・Ｂモード表
示出力信号15が“Low"レベルの為“オン”しており、第
２の発振器内の第２の発振回路９のインバーター入力が
“Low"レベルに固定され、発振を停止する。次に音声モ
ードとして、Ａモードを受信した場合には、Ａモード・
Ｂモード表示出力信号15が“High"レベルになり、ダイ
オード16はoff状態になり、第２の発振回路９は発振を
開始する。この時、セレクター回路14は第２の発振器の
出力を選択している。なお、17はPWM形D/A変換器、18は
PWM形D/A変換器17のマスタークロックであり、19はシフ
トクロック、データー、Ｌチャンネル/Rチャンネル識別
信号である。
このように本実施例によれば、音声データが16ビット
で送られてくるＢモード時は32KHz×ｎで発振する第２
の発振器の発振を停止しているため、第２の発振器によ
る不要スペクトラム成分が第１の発振器に混入すること
がなく、その分だけS/Nの劣化をきたさなくなるもので
ある。
で送られてくるＢモード時は32KHz×ｎで発振する第２
の発振器の発振を停止しているため、第２の発振器によ
る不要スペクトラム成分が第１の発振器に混入すること
がなく、その分だけS/Nの劣化をきたさなくなるもので
ある。
発明の効果 以上のように本発明によれば、PWM方式D/A変換器に対
し、外部より２種のクロックを入力し選択して使用する
際、S/Nの劣化をきたす要因となっている一方の発振器
の発振を停止し、外部入力クロックの不要スペクトラム
の発生を少なくするようにしている為にジッターの発生
を少なくすることができ、PWM方式D/A変換器のS/Nの向
上が図れ、その実用的な効果は大なるものがある。
し、外部より２種のクロックを入力し選択して使用する
際、S/Nの劣化をきたす要因となっている一方の発振器
の発振を停止し、外部入力クロックの不要スペクトラム
の発生を少なくするようにしている為にジッターの発生
を少なくすることができ、PWM方式D/A変換器のS/Nの向
上が図れ、その実用的な効果は大なるものがある。
第１図は本発明の一実施例における衛星放送受信機のブ
ロックダイヤ図、第２図はクロックジッターを引き起こ
す時のクロックのスペクトラム時、第３図ａは、クロッ
クの基本波のみ時の間時間領域波形図、第３図ｂは分周
波の混入による時の時間領域波形図、第４図ａ、ｂ、ｃ
はゲートで構成した場合のアンプのブロック図およびそ
の動作説明用波形図、第５図はクロックジッターを引き
起こす場合のブロック時、第６図は第５図の要部の回路
図である。 １……衛星放送受信機内のビットストリーム、２……PC
M復調ブロック、3,13……位相検波器、4,9……第１、第
２の発振器、5,12……ループフィルタ、6,11……バリキ
ャップ、7,10……コンデンサ、８……PCM信号処理回
路、14……セレクター回路、15……ＡモードＢモード表
示出力信号（セレクター切替用信号）、16……ダイオー
ド、17……PWM形D/A変換器。
ロックダイヤ図、第２図はクロックジッターを引き起こ
す時のクロックのスペクトラム時、第３図ａは、クロッ
クの基本波のみ時の間時間領域波形図、第３図ｂは分周
波の混入による時の時間領域波形図、第４図ａ、ｂ、ｃ
はゲートで構成した場合のアンプのブロック図およびそ
の動作説明用波形図、第５図はクロックジッターを引き
起こす場合のブロック時、第６図は第５図の要部の回路
図である。 １……衛星放送受信機内のビットストリーム、２……PC
M復調ブロック、3,13……位相検波器、4,9……第１、第
２の発振器、5,12……ループフィルタ、6,11……バリキ
ャップ、7,10……コンデンサ、８……PCM信号処理回
路、14……セレクター回路、15……ＡモードＢモード表
示出力信号（セレクター切替用信号）、16……ダイオー
ド、17……PWM形D/A変換器。
Claims (1)
- 【請求項１】衛星放送の音声モードに対応した第１、第
２のサンプリング周波数のおのおの整数倍の周波数で発
振するクロック発生用の第１、第２の発振器と、PWM方
式のD/A変換器と、上記第１、第２の発振器の出力信号
のいずれか一方を選択して上記PWM方式D/A変換器に供給
するセレクター回路と、上記音声モードがＡモードとＢ
モードで異なる電位の制御信号を発生する手段と、上記
音声モードがＡモードの場合、第１、第２の発振器のい
ずれをも動作せしめるとともにセレクター回路が第２の
発振器の出力信号を選択するように制御する手段と、上
記音声モードがＢモードの場合、第２の発振器の動作を
停止せしめ第１の発振器の出力信号を選択してPWM方式D
/A変換器に供給するように制御する手段とを備えた衛星
放送受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31360789A JP2629986B2 (ja) | 1989-12-01 | 1989-12-01 | 衛星放送受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31360789A JP2629986B2 (ja) | 1989-12-01 | 1989-12-01 | 衛星放送受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173225A JPH03173225A (ja) | 1991-07-26 |
| JP2629986B2 true JP2629986B2 (ja) | 1997-07-16 |
Family
ID=18043357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31360789A Expired - Fee Related JP2629986B2 (ja) | 1989-12-01 | 1989-12-01 | 衛星放送受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629986B2 (ja) |
-
1989
- 1989-12-01 JP JP31360789A patent/JP2629986B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03173225A (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| US7920835B2 (en) | FM transmitter | |
| JPH0251080A (ja) | 広帯域ジッタ発生器 | |
| JPS60134633A (ja) | 複変換同調器用制御装置 | |
| JP2806059B2 (ja) | 位相同期ループシンセサイザ | |
| JP2629986B2 (ja) | 衛星放送受信機 | |
| EP0493607B1 (en) | Clock regenerating circuit | |
| WO2006114941A1 (ja) | クロック発生回路およびオーディオシステム | |
| JP2619961B2 (ja) | Ｐｗｍ方式ディジタルアナログ変換器用クロック発生装置 | |
| JPH11289224A (ja) | 周波数シンセサイザ | |
| JPS60170327A (ja) | シンセサイザ | |
| JPS6246358Y2 (ja) | ||
| JP2004273039A (ja) | ディジタル・メディア装置、同調装置、基準周波数生成装置、ディジタル・メディア記録・再生方法、同調方法、及び基準周波数生成方法 | |
| JP2605751B2 (ja) | 衛星放送受信装置 | |
| JP3578649B2 (ja) | カーオーディオ制御用ｉｃ | |
| JP2555792Y2 (ja) | 変調信号発生回路 | |
| JPH0564287A (ja) | オーデイオアンプ | |
| JP2923067B2 (ja) | デジタル受信回路 | |
| JPH0918343A (ja) | Ｄａ変換回路 | |
| JPH05189878A (ja) | マスタクロック生成装置 | |
| JPH0142525B2 (ja) | ||
| JPH04160925A (ja) | 周波数逓倍回路 | |
| JPS59152845U (ja) | 受信装置 | |
| JPH088735A (ja) | Ｐｌｌ回路 | |
| JPH06112861A (ja) | デジタル方式通信端末 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |