JP3578649B2 - カーオーディオ制御用ｉｃ - Google Patents
カーオーディオ制御用ｉｃ Download PDFInfo
- Publication number
- JP3578649B2 JP3578649B2 JP33809398A JP33809398A JP3578649B2 JP 3578649 B2 JP3578649 B2 JP 3578649B2 JP 33809398 A JP33809398 A JP 33809398A JP 33809398 A JP33809398 A JP 33809398A JP 3578649 B2 JP3578649 B2 JP 3578649B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- control
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はカーオーディオ制御用ＩＣに関し、特に制御用コンピュータとクロック発生機能と受信機局部発振信号発生機能とを含むカーオーディオ制御用ＩＣに関する。
【０００２】
【従来の技術】
カーオーディオセットは、通常、ＡＭ／ＦＭ放送受信機能とカセットテープあるいはコンパクトディスク（ＣＤ）再生機能と、これら受信／再生オーディオ信号の増幅機能とを含んで構成される。このようなカーオーディオセットの設計においては、特に、ＡＭ／ＦＭ放送受信機能、すなわちＡＭ／ＦＭ受信部の受信性能維持が重要である。ＡＭ／ＦＭ受信部の受信性能は、前置増幅器やミキサを含む受信機ヘッドを経由して混入するノイズの影響により大きく左右される。特に局部発振信号に混入する電磁波干渉（ＥＭＩ）ノイズの影響が大きい。最近はカーオーディオセットの局部発振器として周波数シンセサイザを用いることが一般的である。このための基準発振回路と、周波数シンセサイザを構成する可変分周回路及び位相ロックループ（ＰＬＬ）回路とに加えて、制御用マイクロコンピュータ（ＣＰＵ）を１つの半導体集積回路（ＩＣ）としてまとめたカーオーディオ制御用ＩＣがよく用いられる。
【０００３】
この種のカーオーディオセットは、限られた容積に、多くの機能を搭載するため、一般的なホームオーディオセットに比較してＥＭＩノイズ混入の機会が多い。したがって、従来からカーオーディオセットの設計では、回路基板レベルにおいて電源ライン及び信号ラインのＥＭＩノイズ除去用にバイパスコンデンサや高周波チョークコイル等から成るノイズフィルタを挿入したり、シールド効果を得るように電源ラインや信号ラインの配設を工夫することが一般的であった。このように、ＥＭＩノイズ低減のための回路基板設計が複雑化するとともに、実装部品の増加により高コスト化し、これを解消するために半導体集積回路、特に上述したようなカーオーディオ制御用ＩＣ単体でのＥＭＩノイズ低減が求められている。
【０００４】
この種の半導体集積回路においても、高速動作、プロセスの微細化が進み、ＥＭＩノイズの発生原因となっており、これをいかに抑えるかが大きな課題となっている。
【０００５】
一般的なカーオーディオセットの構成をブロックで示す図７を参照すると、この種のカーオーディオセットは、各構成部の制御を行うとともに局部発振信号ＶＯ生成用の電圧制御発振器（ＶＣＯ）１１とＶＣＯ１１の制御信号の不要高調波成分を除去するローパスフィルタ（ＬＰＦ）１７とこのＶＣＯ１１の発振周波数制御用のシンセサイザ機能を有するカーオーディオ制御ＩＣである制御部１００とを含み選局信号に応じたＡＭ／ＦＭ放送を受信し受信オーディオ信号を出力するＡＭ／ＦＭ受信部１と、カセットテープを再生しテープオーディオ信号を出力するカセットテーププレーヤ部２と、ＣＤを再生しＣＤオーディオ信号を出力するＣＤプレーヤ部３と、音源選択信号に応答して受信オーディオ信号とテープオーディオ信号とＣＤオーディオ信号とのうちの１つを選択し選択オーディオ信号を出力する音源選択部４と、供給を受けた選択オーディオ信号の音量・音質・効果・定位等の各調整処理を行い処理オーディオ信号を出力するオーディオ信号処理部５と、入力した処理オーディオ信号を増幅しオーディオ出力信号を出力する増幅部６と、オーディオ出力信号のレベルに応じた音量で音声を発するスピーカ７とを備える。
【０００６】
従来の第１のカーオーディオ制御用ＩＣをその周辺回路を含めてブロックで示す図８を参照すると、この従来の第１のカーオーディオ制御用ＩＣである制御部１００は、この制御部１００の外部でかつＡＭ／ＦＭ受信部１内の水晶発振子１８ で周波数が規制され基準クロック信号ＣＫを発生する発振回路１２と、基準クロック信号ＣＫにより動作し各種命令及び演算処理を実行し所定の制御を行うＣＰＵ１３と、所定の分周／逓倍比で基準クロック信号ＣＫの分周／逓倍を行い基準周波数信号ＦＲを出力する基準周波数生成回路１４と、入力した局部発振信号ＶＯを周波数設定コマンドの制御に応答して分周した分周信号と基準周波数信号ＦＲとの位相同期を行い位相誤差に応じた発振制御信号ＥＯを出力するフェーズロックループ（ＰＬＬ）回路１５と、ここでは図示省略したデータバスに対しＣＰＵ１３から出力する制御コマンド及びＣＰＵ１３への入力制御信号とのインタフェース用のポートバッフア１６とを備える。
【０００７】
以上述べた制御部１００の上記構成要素である発振回路１２と、ＣＰＵ１３と、基準周波数生成回路１４と、ＰＬＬ回路１５及びポートバッフア１６は１つの端子Ｔ１を経由して１つの電源９１から電源の供給を受けて動作している。
【０００８】
次に、図７及び図８を参照して、カーオーディオセット全体の動作及び従来の第１のカーオーディオ制御用ＩＣの動作について説明すると、ＡＭ／ＦＭ受信部１は、ＡＭ受信チャネルが、０．５〜３ＭＨｚの中波帯及び１０〜４０ＭＨｚの短波帯を、ＦＭ受信チャネルが４０〜１６０ＭＨｚのＶＨＦ帯をそれぞれカバーする。
【０００９】
制御部１００では、後述するように、操作パネルでの選局操作に基づき選択された希望受信チャネル対応の分周比をＰＬＬ回路１５内の可変分周器に対し設定する。ＰＬＬ回路１５は、基準周波数生成回路１４の出力する基準周波数信号とＶＣＯ１１の出力である局部発振信号ＶＯを上記分周比で分周した分周信号との位相誤差を検出し、この位相誤差対応の直流信号であるチャージポンプ信号ＥＯを出力する。ＬＰＦ１７はチャージポンプ信号ＥＯの供給に応答して不要高周波成分を除去した発振制御信号ＶＣを出力し、ＶＣＯ１１に供給する。ＶＣＯ１１は発振制御信号ＶＣのレベルに応答して発振周波数が制御され局部発振信号ＶＯを出力する。
【００１０】
この局部発振信号ＶＯはＡＭ／ＦＭ受信部１を構成するミキサ（図示省略）に供給され、受信信号とヘテロダイン（混合）されてＩＦ信号を生成する。ＩＦ信号はＩＦ増幅器（図示省略）で増幅され、ＡＭ／ＦＭ検波されて、受信オーディオ信号として出力され、音源選択回路４に供給される。
【００１１】
カセットプレーヤ部２は、カセットテープの挿入に応じて再生動作を行い、テープオーディオ信号を出力し、音源選択回路４に供給する。
【００１２】
ＣＤプレーヤ部３は、ＣＤを再生しＣＤオーディオ信号を出力し、音源選択回路４に供給する。
【００１３】
音源選択回路４は、制御部１００内のＣＰＵ１３により制御され、通常は受信オーディオ信号を選択して、選択オーディオ信号として出力する。しかし、テープオーディオ信号又はＣＤオーディオ信号が入力された場合、これらテープオーディオ信号／ＣＤオーディオ信号を優先して選択オーディオ信号として出力する。
【００１４】
オーディオ信号処理部５は、ＣＰＵ１３により制御され、入力した選択オーディオ信号の音量・音質・エコー付加等の効果・ステレオ／前後の定位の各調整処理を行い処理オーディオ信号を増幅部６に供給する。
【００１５】
増幅部６は、入力した処理オーディオ信号を増幅しオーディオ出力信号を出力し、スピーカ７に供給する。
【００１６】
次に、図８を参照して、従来の第１のカーオーディオ制御用ＩＣの動作について説明すると、ＣＰＵ１３は、ポートバッフア１６を経由して入力される周波数設定等の制御命令に応じてその命令の実行、関連演算処理を行い制御信号を発生し、基準周波数生成回路１４の周波数設定等の制御を行う。また、制御部１００の外部の音源選択部４やオーディオ信号処理部５等の被制御ブロックに対しては、ポートバッフア１６を経由して所定の制御信号を供給する。
【００１７】
発振回路１２は、制御部１００の外部の水晶発振子１８で規制される約５ＭＨｚの周波数で発振し、発振出力波形を矩形波形に整形してＭＯＳトランジスタ論理レベル（５Ｖ）の基準クロック信号ＣＫを発生し、ＣＰＵ１３と基準周波数生成回路１４にそれぞれ供給する。
【００１８】
基準周波数生成回路１４は、発振回路１２から供給を受けた基準クロック信号ＣＫを所定の分周／逓倍比で分周／逓倍を行い、基準周波数信号ＦＲを出力する。
【００１９】
ＰＬＬ１５は、後述するように、分周器と位相比較器及びチャージポンプ回路とを有して構成され、制御部１００の外部のＶＣＯ１１から供給を受けた局部発振信号ＶＯをＣＰＵ１３からの周波数設定信号の設定値に応じて分周し、この分周出力と基準周波数信号ＦＲとを位相比較し、位相誤差対応の直流電圧信号であるチャージポンプ信号ＥＯを出力する。このチャージポンプ信号ＥＯはＶＣＯ１１の入力側のＬＰＦ１７に供給され、不要高周波成分を除去して発振制御信号ＶＣをＶＣＯ１１に供給し、ＶＣＯ１１の発振周波数を制御する。
【００２０】
ここで、上述した局部発振信号ＶＯの搬送波レベル／ノイズレベル（Ｃ／Ｎ）の劣化要因となるＥＭＩノイズ周波数成分としては、まず、発振回路１２が生成しＰＬＬ回路１５の信号経路を経由して混入する基準クロック信号ＣＫの周波数成分とその高調波成分がある。このうち、高調波成分については、ＶＣＯ１１の入力側のＬＰＦ１７の特性及びＰＬＬ１５内の分周回路の構成を適切に設定することによって削減できる。また、基準クロック信号ＣＫの周波数成分に対しても、発振回路１２を構成する増幅器部分の利得を適切に設定し、発振振幅レベルを必要以上に大きくしないように制限するといった対策を施すことにより相当程度削減できる。
【００２１】
次に、各機能ブロックが発生するノイズ成分がある。すなわち発振回路１２の波形成形や増幅動作に伴うノイズ、基準周波数生成回路１４の分周／逓倍動作に伴うノイズ、及びＣＰＵ１３の動作に伴うノイズ等である。特にＣＰＵ１３は、比較的高速動作、すなわち、動作波形の急峻な立ち上がり／立ち下がり（前縁）を有するので、特にノイズ成分の発生レベルが大きい。発振回路１２の基準クロック信号ＣＫはＣＰＵと同じくＭＯＳトランジスタ論理レベルであるが、上述のように、波形整形増幅器の利得を制限しているため、波形の立ち上がり／立ち下がり（前縁）特性はＣＰＵの動作波形に比較して相当緩やかである。一例として、５ＭＨｚ、すなわち、周期０．２μｓ、したがって、デユーテイ５０％でパルス幅０．１μｓ（１００ｎｓ）の基準クロック信号ＣＫの立ち上がり／立ち下がり時間はおよそ１０〜２０ｎｓであり、ＣＰＵ１３の動作波形の立ち上がり／立ち下がり時間はおよそ３〜５ｎｓ程度である。これらのノイズ成分は主として電源を経由して局部発振信号ＶＯに混入する。
【００２２】
すなわち、これらの機能ブロック発生ノイズ成分の伝搬のメカニズムは、各機能ブロック内で発生したノイズ周波数成分が、このノイズ周波数成分に対し有限のインピーダンスを有する電源９１を経由し、発振回路１２に回り込んで発振波形に重畳し、それを入力とするＰＬＬ回路１５を構成する分周回路内での干渉やその周波数成分そのものが増幅されてしまうことによるものと推定できる。電源９１の出力インピーダンスは直流乃至低周波では極めて低いものが実現可能であるが数ＭＨｚ〜数百ＭＨｚに及ぶノイズ成分に対しある程度以上に低減することは困難である。
【００２３】
この機能ブロック発生ノイズ成分は、これら各機能ブロックを構成するドライバ・バッファの駆動能力すなわち駆動トランジスタのサイズや数の最適化等により、ノイズレベルの低減とある程度の除去は可能である。ＰＬＬ回路１５を同一半導体集積回路上に形成した場合にはこれをいかに抑えられるか、つまりどれだけ除去できるか、ということが局部発振信号ＶＯのＣ／Ｎ特性を大きく左右することになる。
【００２４】
機能ブロック発生ノイズの一例をタイムチャートで示す図１０を参照すると、（Ａ）は発振回路１２から供給されＭＯＳトランジスタ論理レベルである５Ｖのレベルの基準クロック信号ＣＫであり、ＣＰＵ１３は、この基準クロック信号ＣＫに同期して動作する。このとき、ＣＰＵ内部の信号変化の過渡状態にある時、端子Ｔ１に（Ｂ）に示すような過渡動作電流と電源インピーダンスに起因する０．５Ｖ程度の電源電圧の変動が発生し、（Ｃ）に示すようなレベルのノイズが発生する。
【００２５】
ＣＰＵ１３はその処理内容、つまり動作する回路ブロックにより発生する周波数成分も様々である。これが、電源を共有する発振回路１２、基準周波数生成回路１４及びＰＬＬ回路１５に伝搬する。この結果、発振回路１２から出力される基準クロック信号ＣＫにノイズがのった形で出力され、これが基準周波数生成回路１４を経由して、ＰＬＬ回路１５に供給されるとともに、電源ラインから混入するノイズ成分も加わり、局部発振信号ＶＯのＣ／Ｎ特性を大きく劣化させる。
【００２６】
この機能ブロック発生ノイズ成分の低減を図った従来の第２のカーオーディオ制御用ＩＣを図８と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図９を参照すると、この従来の第２のカーオーディオ制御用ＩＣである制御部１００Ａは、従来の第１のカーオーディオ制御用ＩＣの制御部１００と共通の発振回路１２と、ＣＰＵ１３と、基準周波数生成回路１４と、ＰＬＬ回路１５及びポートバッフア１６とを備え、発振回路１２とＣＰＵ１３及びポートバッフア１６は端子Ｔ１を経由して第１の電源９１から、基準周波数生成回路１４とＰＬＬ回路１５は端子Ｔ２を経由して第２の電源９２からそれぞれ所要の電源の供給を受けて動作させる。
【００２７】
すなわち、基準周波数生成回路１４とＰＬＬ回路１５の電源を他の発振回路１２，ＣＰＵ１３，ポートバッフア１６とは別に専用電源とすることにより、これら発振回路１２，ＣＰＵ１３，ポートバッフア１６からのノイズのまわりこみを回避しようとしたが、その効果は少なかった。
【００２８】
この理由は、ＣＰＵ１３の処理動作に従い発生するノイズ成分が、依然として電源９１を共有する発振回路１２に伝搬してしまい、発振回路１２から出力される基準クロック信号ＣＫにノイズが乗った形で出力され、これが基準周波数生成回路１４を経由して、ＰＬＬ回路１５に供給されるので、電源経由の基準周波数生成回路１４及びＰＬＬ回路１５への伝搬経路は無くなっても、やはり局部発振信号ＶＯのＣ／Ｎ特性を大きく劣化させるからである。
【００２９】
局部発振信号ＶＯのＣ／Ｎ特性の一例をスペクトル図で示す図５を参照すると、（Ａ）に示すようにセンター周波数のみに局部発振信号ＶＯの電力が集中している理想特性に対し、従来の第１及び第２のカーオーディオ制御用ＩＣは、（Ｂ）に示すようにホワイトノイズからなるノイズフロアがセンター周波数で最大でその上下周波数でレベルが低下するとともに局部発振信号ＶＯの高調波成分であるＥＭＩノイズ成分がこれら高調波周波数の各々で相当のレベルで存在している。一例として、センター周波数ｆ０＝１００ＭＨｚの場合、ｆ０±４．５ＫＨｚの発振回路のノイズ周波数成分ｆｎｏは−５０ｄＢ程度、ｆ０±１２．５ＫＨｚの制御信号動作の影響によるノイズ成分ｆｎｃは−４５ｄＢ程度、ｆ０±２５ＫＨｚ，３７．５ＫＨｚ，４５ＫＨｚの上記ノイズ周波数の高調波成分ｆｎｈはそれぞれ４５ｄＢ，５５ｄＢ，５８ｄＢ、ホワイトノイズフロアｎｗは−８０ｄＢ程度である。
【００３０】
この電源ラインを経由して伝搬するＥＭＩノイズを根本的に削減する方法は、各機能ブロック毎に個別の電源を供給することである。しかし、この方法は電源及びカーオーディオ制御用ＩＣの電源端子の数が増大し、チップ面積及びコストに制約があることから、非現実的である。
【００３１】
【発明が解決しようとする課題】
上述した従来の第１のカーオーディオ制御用ＩＣは、ＣＰＵと、発振回路と、基準周波数生成回路及びＰＬＬ回路を含む全ての機能ブロックに、単一の電源端子を経由して単一電源から電源を供給していたので、各機能ブロック、特にＣＰＵの動作に伴って発生するノイズ成分が、電源を共有する発振回路、基準周波数生成回路及びＰＬＬ回路に伝搬することにより、発振回路から出力される基準クロック信号にノイズが乗った形で出力され、これが基準周波数生成回路を経由して、ＰＬＬ回路に供給されるとともに、電源ラインから混入するノイズ成分も加わり、局部発振信号のＣ／Ｎ特性を大きく劣化させるという欠点があった。
【００３２】
基準周波数生成回路とＰＬＬ回路の電源を他の発振回路とＣＰＵとは別な専用電源とすることにより、この機能ブロック発生ノイズ成分の低減を図った従来の第２のカーオーディオ制御用ＩＣは、ＣＰＵの処理動作に従い発生するノイズ成分が、依然として電源を共有する発振回路に伝搬してしまい、発振回路から出力される基準クロック信号にノイズがのった形で出力され、これが基準周波数生成回路を経由して、ＰＬＬ回路に供給されるので、電源経由の直接の基準周波数生成回路及びＰＬＬ回路への伝搬経路は無くなっても、やはり局部発振信号のＣ／Ｎ特性を大きく劣化させるという欠点があった。
【００３３】
また、根本的な解決策として各構成ブロック毎に個別の電源から電源を供給する方法は、ＩＣの電源端子の数が増大し、チップ面積及びコストに制約があることから、非現実的であるという欠点があった。
【００３４】
本発明の目的は、電源端子数を増加することなく局部発振信号のＣ／Ｎ特性の劣化要因を除去したカーオーディオ制御用ＩＣを提供することにある。
【００３５】
【課題を解決するための手段】
本発明のカーオーディオ制御用ＩＣは、自動車等に搭載し放送受信信号及びカセットテープ再生信号を含む音源信号を再生する車載用（カー）オーディオセットの放送受信チャネル選択を含む制御機能及び前記放送受信チャネル対応の局部発振信号の生成用の位相ロックループ（ＰＬＬ）回路を含む周波数シンセサイザ構成回路を１つの半導体チップ上に形成したカーオーディオ制御用ＩＣにおいて、
第１の電源に接続する第１の電源端子及び前記第１の電源と独立した第２の電源に接続する第２の電源端子との２つの電源端子と、
前記第１の電源から前記第１の電源端子を経由して所定電圧の電源の供給を受け、基準クロック信号に同期して動作する前記制御機能対応の制御用コンピュータであるＣＰＵ部及びその制御信号入出力用のポートバッフア部と、
前記第２の電源から前記第２の電源端子を経由して所定電圧の電源の供給を受け、前記基準クロック信号を出力する発振回路及び前記基準クロック信号と前記局部発振信号との供給を受け前記ＣＰＵからの前記放送受信チャネル選択対応の周波数制御信号の供給に応じて所定の前記周波数シンセサイザ機能を行い前記局部発振信号の生成用の電圧制御発振器の発振制御用信号を出力する前記周波数シンセサイザ構成回路とを備えて構成されている。
【００３６】
【発明の実施の形態】
次に、本発明の第１の実施の形態をブロックで示す図１を参照すると、この図に示す本実施の形態のカーオーディオ制御用ＩＣである制御部１０は、制御部１０の外部でかつ従来と共通のＡＭ／ＦＭ受信部１内の水晶発振子１８で周波数が規制され基準クロック信号ＣＫを発生する発振回路１２と、基準クロック信号ＣＫにより動作し各種命令及び演算処理を実行し所定の制御を行い制御信号ＣＭを出力するＣＰＵ１３と、制御信号ＣＭにより設定された所定の分周比で基準クロック信号ＣＫの分周を行い基準周波数信号ＦＲを出力する基準周波数生成回路１４と、入力した局部発振信号ＶＯを制御信号ＣＭの周波数設定制御に応答して分周した分周信号と基準周波数信号ＦＲとの位相同期を行い位相誤差に応じた発振制御信号ＥＯを出力するフェーズロックループ（ＰＬＬ）回路１５と、ここでは図示省略したデータバスに対しＣＰＵ１３から出力する制御信号ＣＭ及びＣＰＵ１３への入力制御信号とのインタフェース用のポートバッフア１６とを備える。
【００３７】
発振回路１２をブロックでブロックで示す図２を参照すると、この発振回路１２は、発振及び整形増幅を行い基準クロック信号ＣＫを出力する反転増幅器１２１と、反転増幅器１２１の利得調整用の抵抗１２２とを備える。
【００３８】
ＣＰＵ１３は、８ビットワードのＣＰＵであり、命令デコード、乗除算を含む算術論理演算、各種の制御信号生成等の機能を有し、対応する制御信号ＣＭを出力する。
【００３９】
基準周波数生成回路１４をブロックで示す図３を参照すると、この基準周波数生成回路１４は、基準クロック信号ＣＫを分周し１００ＫＨｚ，５０ＫＨｚ，・・・２．５ＫＨｚ，１．２５ＫＨｚ，及び１ＫＨｚの各周波数信号を生成する分周器１４１と、ＣＰＵ１３からの制御信号ＣＭに含まれるセレクタ信号の制御に応答してこれら各周波数信号の１つを基準周波数信号ＦＲとして選択するセレクタ回路１４２と、ＰＬＬデセーブル信号ＤＥの制御に応答して基準周波数信号ＦＲを接断するスイッチ回路１４３とを備える。
【００４０】
ＰＬＬ回路１５をブロックでブロックで示す図４を参照すると、このＰＬＬ回路１５は、制御部１０の外部のＶＣＯ１１から供給を受けた局部発振信号ＶＯをＣＰＵ１３からの制御信号ＣＭに含まれる周波数設定コマンドの設定値に応じて分周し分周信号ＤＦを出力する分周器１５１と、基準周波数信号ＦＲと分周信号ＤＦとを比較し位相誤差信号ＰＤを出力する位相比較器１５２と、位相誤差信号ＰＤを直流電圧のチャージポンプ信号ＥＯに変換し外部のローパスフィルタ（ＬＰＦ）１７に供給するチャージポンプ回路１５３と、同期外れのため位相誤差信号が出力されないアンロックを検出してアンロック検出信号ＵＬを出力するアンロック検出回路１５４とを備える。
【００４１】
制御部１０の外部のＬＰＦ１７は、従来技術で述べたように、チャージポンプ信号の不要高周波成分を除去し発振制御信号ＶＣを出力し、ＶＣＯ１１に供給する。
【００４２】
本実施の形態では、以上述べた制御部１０の上記構成要素であるＣＰＵ１３と、ポートバッフア１６とは第１の端子Ｔ１を経由して第１の電源９１から電圧５Ｖの電源の供給を受けて動作し、発振回路１２と、基準周波数生成回路１４と、及びＰＬＬ回路１５は、第２の電源端子Ｔ２を経由して第２の電源９２から同様に電圧５Ｖの電源の供給を受けてそれぞれ動作している。
【００４３】
次に、図１、図２、図３及び図４を参照して本実施の形態の動作について説明すると、ＣＰＵ１３は、発振回路１２から供給を受ける基準クロック信号ＣＫに同期して動作し、ポートバッフア１６を経由して入力される周波数設定等の制御命令に応じてその命令の実行、関連演算処理を行い制御信号ＣＭを発生し、基準周波数生成回路１４の周波数設定等の制御を行う。また、ＡＭ／ＦＭ受信部１の外部の音源選択部４やオーディオ信号処理部５等の被制御ブロックに対しては、ポートバッフア１６を経由して所定の制御信号を供給する。
【００４４】
発振回路１２の増幅器１２１は、制御部１０の外部の水晶発振子１８で規制される約５ＭＨｚの周波数で発振し、発振出力波形を矩形波形に整形してＭＯＳトランジスタ論理レベル（５Ｖ）の基準クロック信号ＣＫを発生し、ＣＰＵ１３と基準周波数生成回路１４にそれぞれ供給する。このとき、増幅器１２１の利得は抵抗１２２により適切に調整され、整形された基準クロック信号ＣＫの立ち上がり／立ち下がり時間をＣＰＵ１３及び基準周波数生成回路１４の動作上必要十分な程度にとどめ高調波成分レベルを制限する。
【００４５】
基準周波数生成回路１４は、まず分周器１４１が入力した基準クロック信号ＣＫを分周し、１００ＫＨｚ，５０ＫＨｚ，・・・２．５ＫＨｚ，１．２５ＫＨｚ，及び１ＫＨｚの基準周波数信号を生成する。次に、セレクタ回路１４２が選局受信チャネルに対応するセレクタ信号の制御に応答して、所定の基準周波数信号例えば、ＡＭ中波帯の場合１ＫＨｚを基準周波数信号ＦＲとして選択する。この基準周波数信号ＦＲは、スイッチ回路１４３を経由して出力し、ＰＬＬ１５に供給される。
【００４６】
ＰＬＬ１５は、まず、分周器１５１がＶＣＯ１１から供給を受けた局部発振信号ＶＯを、ＣＰＵ１３からの周波数設定信号の設定値に応じた分周比で分周し、分周信号ＤＦを出力する。位相比較器１５２は、分周信号ＤＦと、基準周波数信号ＦＲとを位相比較し、位相誤差信号ＰＤを出力する。このとき、分周信号ＤＦと基準周波数信号ＦＲとの位相差が大きく位相誤差が検出できない場合はアンロック状態であり、アンロック検出回路１５４は、このアンロック状態を検出してアンロック検出信号ＵＬを出力する。チャージポンプ回路１５３は、位相誤差信号ＰＤを位相誤差対応の直流電圧信号であるチャージポンプ信号ＥＯに変換し、出力する。
【００４７】
制御部１０の外部のＬＰＦ１７は、基本的には、ＲＣ積分回路で構成され、チャージポンプ信号ＥＯの供給を受け、不要高周波成分を除去して発振制御信号ＶＣを生成しＶＣＯ１１に供給するとともに、所定のループ時定数を与える。
【００４８】
ＶＣＯ１１は発振制御信号ＶＣの値に応じて発振周波数が制御され、局部発振信号ＶＯを出力する。
【００４９】
局部発振信号ＶＯは、位相誤差信号ＰＤが０、すなわち、局部発振信号ＶＯ対応の分周信号ＤＦと基準周波数信号ＦＲとの位相が一致すると、ＰＬＬ回路１５はロック状態となる。
【００５０】
本実施の形態では、２つの電源９１，９２から電源の供給を受けることは従来の第２の技術と同様であるが、上述したように、第１の電源９１から電源の供給を受けるのはＣＰＵ１３及びポートバッフア１６のみであり、他の発振回路１２、基準周波数生成回路１４及びＰＬＬ回路１５は、第２の電源９２から電源の供給を受ける。すなわち、これにより、電源を経由するＣＰＵ１３の制御動作に起因するＥＭＩノイズのＰＬＬ回路１５への伝搬経路は、完全に遮断される。
【００５１】
しかし、電源を共用している発振回路１２の基準クロック信号ＣＫの生成動作のＰＬＬ回路１５への影響が発生する。ＥＭＩノイズ成分の振幅はほぼ信号波形の立ち上がり／立ち下がり時間に反比例すると考えられる。一例として、基準クロック信号ＣＫの立ち上がり／立ち下がり時間を１５ｎｓとし、ＣＰＵ１３の動作波形の立ち上がり／立ち下がり時間を３ｎｓとすると、電源を共用している発振回路１２の基準クロック信号ＣＫの生成動作によるＰＬＬ回路１５への影響は、ＣＰＵ１２の動作によるものと比較して、約１／５、すなわち、１４ｄＢ低いと考えられる。したがって、本実施の形態では、電源経由の発振回路１２へのＣＰＵ１３の動作起因ノイズを完全に遮断し、基準クロック信号ＣＫを介したノイズの伝搬経路への混入を大幅に抑制したので、局部発振信号ＶＯへの影響を大幅に低減できる。
【００５２】
本実施の形態による局部発振信号ＶＯのＣ／Ｎ特性の一例を従来技術と比較してスペクトル特性図で示す図５（Ｃ）を参照すると、センター周波数ｆ０＝１００ＭＨｚの場合、ｆ０±４．５ＫＨｚの発振回路のノイズ周波数成分ｆｎｏは−７０ｄＢ程度に、ホワイトノイズフロワは−９０ｄＢ程度にそれぞれ削減し、他の制御信号動作の影響によるノイズ成分ｆｎｃ及びその高調波成分ｆｎｈは殆ど無視できる程度に低減している。
【００５３】
次に、本発明の第２の実施の形態をブロックで示す図６を参照すると、この図に示す本実施の形態の制御部１０Ａの前述の第１の実施の形態との相違点は、電源９１，９２の各々に接続する端子Ｔ１，Ｔ２に、それぞれ、レギュレータ２１，２２を備え、レギュレータ２１はＣＰＵ１３とポートバッフア１６に、レギュレータ２２は発振回路１２と基準周波数生成回路１４及びＰＬＬ回路１５にそれぞれ定電圧電源を供給するようにしたことである。
【００５４】
このように、各ブロックを定電圧電源で動作させることにより、全体的なノイズレベルを低減でき、さらに、ノイズを抑圧できる。
【００５５】
【発明の効果】
以上説明したように、本発明のカーオーディオ制御用ＩＣは、それぞれ独立した第１及び第２の電源に接続した第１及び第２の２つの電源端子を備え、ＣＰＵの電源を、発振回路、基準周波数発生回路及びＰＬＬ回路から独立して供給するようにしたので、電源端子数を増加することなく、ＣＰＵの動作起因ノイズの電源経由の発振回路への伝搬を完全に遮断し、基準クロック信号ＣＫを介したノイズの伝搬経路への混入を大幅に抑制することにより、局部発振信号への影響を大幅に低減でき、局部発振信号のＣ／Ｎ特性を大幅に改善できるという効果がある。
【００５６】
また、所要の電源端子は２つでよく、チップ面積の増大を抑制できるという効果がある。
【図面の簡単な説明】
【図１】本発明のカーオーディオ制御用ＩＣの第１の実施の形態を示すブロック図である。
【図２】図１の発振回路の一例を示すブロック図である。
【図３】図１の基準周波数発生回路の一例を示すブロック図である。
【図４】図１のＰＬＬ回路の一例を示すブロック図である。
【図５】本実施の形態のカーオーディオ制御用ＩＣのＣ／Ｎ特性の一例を従来と比較して示すスペクトル特性図である。
【図６】本発明のカーオーディオ制御用ＩＣの第２の実施の形態を示すブロック図である。
【図７】一般的なカーオーディオセットの一例を示すブロック図である。
【図８】従来の第１のカーオーディオ制御用ＩＣの一例を示すブロック図である。
【図９】従来の第２のカーオーディオ制御用ＩＣの一例を示すブロック図である。
【図１０】従来のカーオーディオ制御用ＩＣにおける動作の一例を示すタイムチャートである。
【符号の説明】
１ ＡＭ／ＦＭ受信部
２ カセットテーププレーヤ部
３ ＣＤプレーヤ部
４ 音源選択部
５ オーディオ信号処理部
６ 増幅部
７ スピーカ
１０，１０Ａ，１００，１００Ａ 制御部
１１ ＶＣＯ
１２ 発振回路
１３ ＣＰＵ
１４ 基準周波数生成回路
１５ ＰＬＬ回路
１６ ポートバッフア
１７ ＬＰＦ
１８ 水晶発振子
２１，２２ レギュレータ
９１，９２ 電源
１２１ 増幅器
１２２ 抵抗
１４１，１５１ 分周器
１４２ セレクタ回路
１４３ スイッチ回路
１５２ 位相比較器
１５３ チャージポンプ回路
【発明の属する技術分野】
本発明はカーオーディオ制御用ＩＣに関し、特に制御用コンピュータとクロック発生機能と受信機局部発振信号発生機能とを含むカーオーディオ制御用ＩＣに関する。
【０００２】
【従来の技術】
カーオーディオセットは、通常、ＡＭ／ＦＭ放送受信機能とカセットテープあるいはコンパクトディスク（ＣＤ）再生機能と、これら受信／再生オーディオ信号の増幅機能とを含んで構成される。このようなカーオーディオセットの設計においては、特に、ＡＭ／ＦＭ放送受信機能、すなわちＡＭ／ＦＭ受信部の受信性能維持が重要である。ＡＭ／ＦＭ受信部の受信性能は、前置増幅器やミキサを含む受信機ヘッドを経由して混入するノイズの影響により大きく左右される。特に局部発振信号に混入する電磁波干渉（ＥＭＩ）ノイズの影響が大きい。最近はカーオーディオセットの局部発振器として周波数シンセサイザを用いることが一般的である。このための基準発振回路と、周波数シンセサイザを構成する可変分周回路及び位相ロックループ（ＰＬＬ）回路とに加えて、制御用マイクロコンピュータ（ＣＰＵ）を１つの半導体集積回路（ＩＣ）としてまとめたカーオーディオ制御用ＩＣがよく用いられる。
【０００３】
この種のカーオーディオセットは、限られた容積に、多くの機能を搭載するため、一般的なホームオーディオセットに比較してＥＭＩノイズ混入の機会が多い。したがって、従来からカーオーディオセットの設計では、回路基板レベルにおいて電源ライン及び信号ラインのＥＭＩノイズ除去用にバイパスコンデンサや高周波チョークコイル等から成るノイズフィルタを挿入したり、シールド効果を得るように電源ラインや信号ラインの配設を工夫することが一般的であった。このように、ＥＭＩノイズ低減のための回路基板設計が複雑化するとともに、実装部品の増加により高コスト化し、これを解消するために半導体集積回路、特に上述したようなカーオーディオ制御用ＩＣ単体でのＥＭＩノイズ低減が求められている。
【０００４】
この種の半導体集積回路においても、高速動作、プロセスの微細化が進み、ＥＭＩノイズの発生原因となっており、これをいかに抑えるかが大きな課題となっている。
【０００５】
一般的なカーオーディオセットの構成をブロックで示す図７を参照すると、この種のカーオーディオセットは、各構成部の制御を行うとともに局部発振信号ＶＯ生成用の電圧制御発振器（ＶＣＯ）１１とＶＣＯ１１の制御信号の不要高調波成分を除去するローパスフィルタ（ＬＰＦ）１７とこのＶＣＯ１１の発振周波数制御用のシンセサイザ機能を有するカーオーディオ制御ＩＣである制御部１００とを含み選局信号に応じたＡＭ／ＦＭ放送を受信し受信オーディオ信号を出力するＡＭ／ＦＭ受信部１と、カセットテープを再生しテープオーディオ信号を出力するカセットテーププレーヤ部２と、ＣＤを再生しＣＤオーディオ信号を出力するＣＤプレーヤ部３と、音源選択信号に応答して受信オーディオ信号とテープオーディオ信号とＣＤオーディオ信号とのうちの１つを選択し選択オーディオ信号を出力する音源選択部４と、供給を受けた選択オーディオ信号の音量・音質・効果・定位等の各調整処理を行い処理オーディオ信号を出力するオーディオ信号処理部５と、入力した処理オーディオ信号を増幅しオーディオ出力信号を出力する増幅部６と、オーディオ出力信号のレベルに応じた音量で音声を発するスピーカ７とを備える。
【０００６】
従来の第１のカーオーディオ制御用ＩＣをその周辺回路を含めてブロックで示す図８を参照すると、この従来の第１のカーオーディオ制御用ＩＣである制御部１００は、この制御部１００の外部でかつＡＭ／ＦＭ受信部１内の水晶発振子１８ で周波数が規制され基準クロック信号ＣＫを発生する発振回路１２と、基準クロック信号ＣＫにより動作し各種命令及び演算処理を実行し所定の制御を行うＣＰＵ１３と、所定の分周／逓倍比で基準クロック信号ＣＫの分周／逓倍を行い基準周波数信号ＦＲを出力する基準周波数生成回路１４と、入力した局部発振信号ＶＯを周波数設定コマンドの制御に応答して分周した分周信号と基準周波数信号ＦＲとの位相同期を行い位相誤差に応じた発振制御信号ＥＯを出力するフェーズロックループ（ＰＬＬ）回路１５と、ここでは図示省略したデータバスに対しＣＰＵ１３から出力する制御コマンド及びＣＰＵ１３への入力制御信号とのインタフェース用のポートバッフア１６とを備える。
【０００７】
以上述べた制御部１００の上記構成要素である発振回路１２と、ＣＰＵ１３と、基準周波数生成回路１４と、ＰＬＬ回路１５及びポートバッフア１６は１つの端子Ｔ１を経由して１つの電源９１から電源の供給を受けて動作している。
【０００８】
次に、図７及び図８を参照して、カーオーディオセット全体の動作及び従来の第１のカーオーディオ制御用ＩＣの動作について説明すると、ＡＭ／ＦＭ受信部１は、ＡＭ受信チャネルが、０．５〜３ＭＨｚの中波帯及び１０〜４０ＭＨｚの短波帯を、ＦＭ受信チャネルが４０〜１６０ＭＨｚのＶＨＦ帯をそれぞれカバーする。
【０００９】
制御部１００では、後述するように、操作パネルでの選局操作に基づき選択された希望受信チャネル対応の分周比をＰＬＬ回路１５内の可変分周器に対し設定する。ＰＬＬ回路１５は、基準周波数生成回路１４の出力する基準周波数信号とＶＣＯ１１の出力である局部発振信号ＶＯを上記分周比で分周した分周信号との位相誤差を検出し、この位相誤差対応の直流信号であるチャージポンプ信号ＥＯを出力する。ＬＰＦ１７はチャージポンプ信号ＥＯの供給に応答して不要高周波成分を除去した発振制御信号ＶＣを出力し、ＶＣＯ１１に供給する。ＶＣＯ１１は発振制御信号ＶＣのレベルに応答して発振周波数が制御され局部発振信号ＶＯを出力する。
【００１０】
この局部発振信号ＶＯはＡＭ／ＦＭ受信部１を構成するミキサ（図示省略）に供給され、受信信号とヘテロダイン（混合）されてＩＦ信号を生成する。ＩＦ信号はＩＦ増幅器（図示省略）で増幅され、ＡＭ／ＦＭ検波されて、受信オーディオ信号として出力され、音源選択回路４に供給される。
【００１１】
カセットプレーヤ部２は、カセットテープの挿入に応じて再生動作を行い、テープオーディオ信号を出力し、音源選択回路４に供給する。
【００１２】
ＣＤプレーヤ部３は、ＣＤを再生しＣＤオーディオ信号を出力し、音源選択回路４に供給する。
【００１３】
音源選択回路４は、制御部１００内のＣＰＵ１３により制御され、通常は受信オーディオ信号を選択して、選択オーディオ信号として出力する。しかし、テープオーディオ信号又はＣＤオーディオ信号が入力された場合、これらテープオーディオ信号／ＣＤオーディオ信号を優先して選択オーディオ信号として出力する。
【００１４】
オーディオ信号処理部５は、ＣＰＵ１３により制御され、入力した選択オーディオ信号の音量・音質・エコー付加等の効果・ステレオ／前後の定位の各調整処理を行い処理オーディオ信号を増幅部６に供給する。
【００１５】
増幅部６は、入力した処理オーディオ信号を増幅しオーディオ出力信号を出力し、スピーカ７に供給する。
【００１６】
次に、図８を参照して、従来の第１のカーオーディオ制御用ＩＣの動作について説明すると、ＣＰＵ１３は、ポートバッフア１６を経由して入力される周波数設定等の制御命令に応じてその命令の実行、関連演算処理を行い制御信号を発生し、基準周波数生成回路１４の周波数設定等の制御を行う。また、制御部１００の外部の音源選択部４やオーディオ信号処理部５等の被制御ブロックに対しては、ポートバッフア１６を経由して所定の制御信号を供給する。
【００１７】
発振回路１２は、制御部１００の外部の水晶発振子１８で規制される約５ＭＨｚの周波数で発振し、発振出力波形を矩形波形に整形してＭＯＳトランジスタ論理レベル（５Ｖ）の基準クロック信号ＣＫを発生し、ＣＰＵ１３と基準周波数生成回路１４にそれぞれ供給する。
【００１８】
基準周波数生成回路１４は、発振回路１２から供給を受けた基準クロック信号ＣＫを所定の分周／逓倍比で分周／逓倍を行い、基準周波数信号ＦＲを出力する。
【００１９】
ＰＬＬ１５は、後述するように、分周器と位相比較器及びチャージポンプ回路とを有して構成され、制御部１００の外部のＶＣＯ１１から供給を受けた局部発振信号ＶＯをＣＰＵ１３からの周波数設定信号の設定値に応じて分周し、この分周出力と基準周波数信号ＦＲとを位相比較し、位相誤差対応の直流電圧信号であるチャージポンプ信号ＥＯを出力する。このチャージポンプ信号ＥＯはＶＣＯ１１の入力側のＬＰＦ１７に供給され、不要高周波成分を除去して発振制御信号ＶＣをＶＣＯ１１に供給し、ＶＣＯ１１の発振周波数を制御する。
【００２０】
ここで、上述した局部発振信号ＶＯの搬送波レベル／ノイズレベル（Ｃ／Ｎ）の劣化要因となるＥＭＩノイズ周波数成分としては、まず、発振回路１２が生成しＰＬＬ回路１５の信号経路を経由して混入する基準クロック信号ＣＫの周波数成分とその高調波成分がある。このうち、高調波成分については、ＶＣＯ１１の入力側のＬＰＦ１７の特性及びＰＬＬ１５内の分周回路の構成を適切に設定することによって削減できる。また、基準クロック信号ＣＫの周波数成分に対しても、発振回路１２を構成する増幅器部分の利得を適切に設定し、発振振幅レベルを必要以上に大きくしないように制限するといった対策を施すことにより相当程度削減できる。
【００２１】
次に、各機能ブロックが発生するノイズ成分がある。すなわち発振回路１２の波形成形や増幅動作に伴うノイズ、基準周波数生成回路１４の分周／逓倍動作に伴うノイズ、及びＣＰＵ１３の動作に伴うノイズ等である。特にＣＰＵ１３は、比較的高速動作、すなわち、動作波形の急峻な立ち上がり／立ち下がり（前縁）を有するので、特にノイズ成分の発生レベルが大きい。発振回路１２の基準クロック信号ＣＫはＣＰＵと同じくＭＯＳトランジスタ論理レベルであるが、上述のように、波形整形増幅器の利得を制限しているため、波形の立ち上がり／立ち下がり（前縁）特性はＣＰＵの動作波形に比較して相当緩やかである。一例として、５ＭＨｚ、すなわち、周期０．２μｓ、したがって、デユーテイ５０％でパルス幅０．１μｓ（１００ｎｓ）の基準クロック信号ＣＫの立ち上がり／立ち下がり時間はおよそ１０〜２０ｎｓであり、ＣＰＵ１３の動作波形の立ち上がり／立ち下がり時間はおよそ３〜５ｎｓ程度である。これらのノイズ成分は主として電源を経由して局部発振信号ＶＯに混入する。
【００２２】
すなわち、これらの機能ブロック発生ノイズ成分の伝搬のメカニズムは、各機能ブロック内で発生したノイズ周波数成分が、このノイズ周波数成分に対し有限のインピーダンスを有する電源９１を経由し、発振回路１２に回り込んで発振波形に重畳し、それを入力とするＰＬＬ回路１５を構成する分周回路内での干渉やその周波数成分そのものが増幅されてしまうことによるものと推定できる。電源９１の出力インピーダンスは直流乃至低周波では極めて低いものが実現可能であるが数ＭＨｚ〜数百ＭＨｚに及ぶノイズ成分に対しある程度以上に低減することは困難である。
【００２３】
この機能ブロック発生ノイズ成分は、これら各機能ブロックを構成するドライバ・バッファの駆動能力すなわち駆動トランジスタのサイズや数の最適化等により、ノイズレベルの低減とある程度の除去は可能である。ＰＬＬ回路１５を同一半導体集積回路上に形成した場合にはこれをいかに抑えられるか、つまりどれだけ除去できるか、ということが局部発振信号ＶＯのＣ／Ｎ特性を大きく左右することになる。
【００２４】
機能ブロック発生ノイズの一例をタイムチャートで示す図１０を参照すると、（Ａ）は発振回路１２から供給されＭＯＳトランジスタ論理レベルである５Ｖのレベルの基準クロック信号ＣＫであり、ＣＰＵ１３は、この基準クロック信号ＣＫに同期して動作する。このとき、ＣＰＵ内部の信号変化の過渡状態にある時、端子Ｔ１に（Ｂ）に示すような過渡動作電流と電源インピーダンスに起因する０．５Ｖ程度の電源電圧の変動が発生し、（Ｃ）に示すようなレベルのノイズが発生する。
【００２５】
ＣＰＵ１３はその処理内容、つまり動作する回路ブロックにより発生する周波数成分も様々である。これが、電源を共有する発振回路１２、基準周波数生成回路１４及びＰＬＬ回路１５に伝搬する。この結果、発振回路１２から出力される基準クロック信号ＣＫにノイズがのった形で出力され、これが基準周波数生成回路１４を経由して、ＰＬＬ回路１５に供給されるとともに、電源ラインから混入するノイズ成分も加わり、局部発振信号ＶＯのＣ／Ｎ特性を大きく劣化させる。
【００２６】
この機能ブロック発生ノイズ成分の低減を図った従来の第２のカーオーディオ制御用ＩＣを図８と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図９を参照すると、この従来の第２のカーオーディオ制御用ＩＣである制御部１００Ａは、従来の第１のカーオーディオ制御用ＩＣの制御部１００と共通の発振回路１２と、ＣＰＵ１３と、基準周波数生成回路１４と、ＰＬＬ回路１５及びポートバッフア１６とを備え、発振回路１２とＣＰＵ１３及びポートバッフア１６は端子Ｔ１を経由して第１の電源９１から、基準周波数生成回路１４とＰＬＬ回路１５は端子Ｔ２を経由して第２の電源９２からそれぞれ所要の電源の供給を受けて動作させる。
【００２７】
すなわち、基準周波数生成回路１４とＰＬＬ回路１５の電源を他の発振回路１２，ＣＰＵ１３，ポートバッフア１６とは別に専用電源とすることにより、これら発振回路１２，ＣＰＵ１３，ポートバッフア１６からのノイズのまわりこみを回避しようとしたが、その効果は少なかった。
【００２８】
この理由は、ＣＰＵ１３の処理動作に従い発生するノイズ成分が、依然として電源９１を共有する発振回路１２に伝搬してしまい、発振回路１２から出力される基準クロック信号ＣＫにノイズが乗った形で出力され、これが基準周波数生成回路１４を経由して、ＰＬＬ回路１５に供給されるので、電源経由の基準周波数生成回路１４及びＰＬＬ回路１５への伝搬経路は無くなっても、やはり局部発振信号ＶＯのＣ／Ｎ特性を大きく劣化させるからである。
【００２９】
局部発振信号ＶＯのＣ／Ｎ特性の一例をスペクトル図で示す図５を参照すると、（Ａ）に示すようにセンター周波数のみに局部発振信号ＶＯの電力が集中している理想特性に対し、従来の第１及び第２のカーオーディオ制御用ＩＣは、（Ｂ）に示すようにホワイトノイズからなるノイズフロアがセンター周波数で最大でその上下周波数でレベルが低下するとともに局部発振信号ＶＯの高調波成分であるＥＭＩノイズ成分がこれら高調波周波数の各々で相当のレベルで存在している。一例として、センター周波数ｆ０＝１００ＭＨｚの場合、ｆ０±４．５ＫＨｚの発振回路のノイズ周波数成分ｆｎｏは−５０ｄＢ程度、ｆ０±１２．５ＫＨｚの制御信号動作の影響によるノイズ成分ｆｎｃは−４５ｄＢ程度、ｆ０±２５ＫＨｚ，３７．５ＫＨｚ，４５ＫＨｚの上記ノイズ周波数の高調波成分ｆｎｈはそれぞれ４５ｄＢ，５５ｄＢ，５８ｄＢ、ホワイトノイズフロアｎｗは−８０ｄＢ程度である。
【００３０】
この電源ラインを経由して伝搬するＥＭＩノイズを根本的に削減する方法は、各機能ブロック毎に個別の電源を供給することである。しかし、この方法は電源及びカーオーディオ制御用ＩＣの電源端子の数が増大し、チップ面積及びコストに制約があることから、非現実的である。
【００３１】
【発明が解決しようとする課題】
上述した従来の第１のカーオーディオ制御用ＩＣは、ＣＰＵと、発振回路と、基準周波数生成回路及びＰＬＬ回路を含む全ての機能ブロックに、単一の電源端子を経由して単一電源から電源を供給していたので、各機能ブロック、特にＣＰＵの動作に伴って発生するノイズ成分が、電源を共有する発振回路、基準周波数生成回路及びＰＬＬ回路に伝搬することにより、発振回路から出力される基準クロック信号にノイズが乗った形で出力され、これが基準周波数生成回路を経由して、ＰＬＬ回路に供給されるとともに、電源ラインから混入するノイズ成分も加わり、局部発振信号のＣ／Ｎ特性を大きく劣化させるという欠点があった。
【００３２】
基準周波数生成回路とＰＬＬ回路の電源を他の発振回路とＣＰＵとは別な専用電源とすることにより、この機能ブロック発生ノイズ成分の低減を図った従来の第２のカーオーディオ制御用ＩＣは、ＣＰＵの処理動作に従い発生するノイズ成分が、依然として電源を共有する発振回路に伝搬してしまい、発振回路から出力される基準クロック信号にノイズがのった形で出力され、これが基準周波数生成回路を経由して、ＰＬＬ回路に供給されるので、電源経由の直接の基準周波数生成回路及びＰＬＬ回路への伝搬経路は無くなっても、やはり局部発振信号のＣ／Ｎ特性を大きく劣化させるという欠点があった。
【００３３】
また、根本的な解決策として各構成ブロック毎に個別の電源から電源を供給する方法は、ＩＣの電源端子の数が増大し、チップ面積及びコストに制約があることから、非現実的であるという欠点があった。
【００３４】
本発明の目的は、電源端子数を増加することなく局部発振信号のＣ／Ｎ特性の劣化要因を除去したカーオーディオ制御用ＩＣを提供することにある。
【００３５】
【課題を解決するための手段】
本発明のカーオーディオ制御用ＩＣは、自動車等に搭載し放送受信信号及びカセットテープ再生信号を含む音源信号を再生する車載用（カー）オーディオセットの放送受信チャネル選択を含む制御機能及び前記放送受信チャネル対応の局部発振信号の生成用の位相ロックループ（ＰＬＬ）回路を含む周波数シンセサイザ構成回路を１つの半導体チップ上に形成したカーオーディオ制御用ＩＣにおいて、
第１の電源に接続する第１の電源端子及び前記第１の電源と独立した第２の電源に接続する第２の電源端子との２つの電源端子と、
前記第１の電源から前記第１の電源端子を経由して所定電圧の電源の供給を受け、基準クロック信号に同期して動作する前記制御機能対応の制御用コンピュータであるＣＰＵ部及びその制御信号入出力用のポートバッフア部と、
前記第２の電源から前記第２の電源端子を経由して所定電圧の電源の供給を受け、前記基準クロック信号を出力する発振回路及び前記基準クロック信号と前記局部発振信号との供給を受け前記ＣＰＵからの前記放送受信チャネル選択対応の周波数制御信号の供給に応じて所定の前記周波数シンセサイザ機能を行い前記局部発振信号の生成用の電圧制御発振器の発振制御用信号を出力する前記周波数シンセサイザ構成回路とを備えて構成されている。
【００３６】
【発明の実施の形態】
次に、本発明の第１の実施の形態をブロックで示す図１を参照すると、この図に示す本実施の形態のカーオーディオ制御用ＩＣである制御部１０は、制御部１０の外部でかつ従来と共通のＡＭ／ＦＭ受信部１内の水晶発振子１８で周波数が規制され基準クロック信号ＣＫを発生する発振回路１２と、基準クロック信号ＣＫにより動作し各種命令及び演算処理を実行し所定の制御を行い制御信号ＣＭを出力するＣＰＵ１３と、制御信号ＣＭにより設定された所定の分周比で基準クロック信号ＣＫの分周を行い基準周波数信号ＦＲを出力する基準周波数生成回路１４と、入力した局部発振信号ＶＯを制御信号ＣＭの周波数設定制御に応答して分周した分周信号と基準周波数信号ＦＲとの位相同期を行い位相誤差に応じた発振制御信号ＥＯを出力するフェーズロックループ（ＰＬＬ）回路１５と、ここでは図示省略したデータバスに対しＣＰＵ１３から出力する制御信号ＣＭ及びＣＰＵ１３への入力制御信号とのインタフェース用のポートバッフア１６とを備える。
【００３７】
発振回路１２をブロックでブロックで示す図２を参照すると、この発振回路１２は、発振及び整形増幅を行い基準クロック信号ＣＫを出力する反転増幅器１２１と、反転増幅器１２１の利得調整用の抵抗１２２とを備える。
【００３８】
ＣＰＵ１３は、８ビットワードのＣＰＵであり、命令デコード、乗除算を含む算術論理演算、各種の制御信号生成等の機能を有し、対応する制御信号ＣＭを出力する。
【００３９】
基準周波数生成回路１４をブロックで示す図３を参照すると、この基準周波数生成回路１４は、基準クロック信号ＣＫを分周し１００ＫＨｚ，５０ＫＨｚ，・・・２．５ＫＨｚ，１．２５ＫＨｚ，及び１ＫＨｚの各周波数信号を生成する分周器１４１と、ＣＰＵ１３からの制御信号ＣＭに含まれるセレクタ信号の制御に応答してこれら各周波数信号の１つを基準周波数信号ＦＲとして選択するセレクタ回路１４２と、ＰＬＬデセーブル信号ＤＥの制御に応答して基準周波数信号ＦＲを接断するスイッチ回路１４３とを備える。
【００４０】
ＰＬＬ回路１５をブロックでブロックで示す図４を参照すると、このＰＬＬ回路１５は、制御部１０の外部のＶＣＯ１１から供給を受けた局部発振信号ＶＯをＣＰＵ１３からの制御信号ＣＭに含まれる周波数設定コマンドの設定値に応じて分周し分周信号ＤＦを出力する分周器１５１と、基準周波数信号ＦＲと分周信号ＤＦとを比較し位相誤差信号ＰＤを出力する位相比較器１５２と、位相誤差信号ＰＤを直流電圧のチャージポンプ信号ＥＯに変換し外部のローパスフィルタ（ＬＰＦ）１７に供給するチャージポンプ回路１５３と、同期外れのため位相誤差信号が出力されないアンロックを検出してアンロック検出信号ＵＬを出力するアンロック検出回路１５４とを備える。
【００４１】
制御部１０の外部のＬＰＦ１７は、従来技術で述べたように、チャージポンプ信号の不要高周波成分を除去し発振制御信号ＶＣを出力し、ＶＣＯ１１に供給する。
【００４２】
本実施の形態では、以上述べた制御部１０の上記構成要素であるＣＰＵ１３と、ポートバッフア１６とは第１の端子Ｔ１を経由して第１の電源９１から電圧５Ｖの電源の供給を受けて動作し、発振回路１２と、基準周波数生成回路１４と、及びＰＬＬ回路１５は、第２の電源端子Ｔ２を経由して第２の電源９２から同様に電圧５Ｖの電源の供給を受けてそれぞれ動作している。
【００４３】
次に、図１、図２、図３及び図４を参照して本実施の形態の動作について説明すると、ＣＰＵ１３は、発振回路１２から供給を受ける基準クロック信号ＣＫに同期して動作し、ポートバッフア１６を経由して入力される周波数設定等の制御命令に応じてその命令の実行、関連演算処理を行い制御信号ＣＭを発生し、基準周波数生成回路１４の周波数設定等の制御を行う。また、ＡＭ／ＦＭ受信部１の外部の音源選択部４やオーディオ信号処理部５等の被制御ブロックに対しては、ポートバッフア１６を経由して所定の制御信号を供給する。
【００４４】
発振回路１２の増幅器１２１は、制御部１０の外部の水晶発振子１８で規制される約５ＭＨｚの周波数で発振し、発振出力波形を矩形波形に整形してＭＯＳトランジスタ論理レベル（５Ｖ）の基準クロック信号ＣＫを発生し、ＣＰＵ１３と基準周波数生成回路１４にそれぞれ供給する。このとき、増幅器１２１の利得は抵抗１２２により適切に調整され、整形された基準クロック信号ＣＫの立ち上がり／立ち下がり時間をＣＰＵ１３及び基準周波数生成回路１４の動作上必要十分な程度にとどめ高調波成分レベルを制限する。
【００４５】
基準周波数生成回路１４は、まず分周器１４１が入力した基準クロック信号ＣＫを分周し、１００ＫＨｚ，５０ＫＨｚ，・・・２．５ＫＨｚ，１．２５ＫＨｚ，及び１ＫＨｚの基準周波数信号を生成する。次に、セレクタ回路１４２が選局受信チャネルに対応するセレクタ信号の制御に応答して、所定の基準周波数信号例えば、ＡＭ中波帯の場合１ＫＨｚを基準周波数信号ＦＲとして選択する。この基準周波数信号ＦＲは、スイッチ回路１４３を経由して出力し、ＰＬＬ１５に供給される。
【００４６】
ＰＬＬ１５は、まず、分周器１５１がＶＣＯ１１から供給を受けた局部発振信号ＶＯを、ＣＰＵ１３からの周波数設定信号の設定値に応じた分周比で分周し、分周信号ＤＦを出力する。位相比較器１５２は、分周信号ＤＦと、基準周波数信号ＦＲとを位相比較し、位相誤差信号ＰＤを出力する。このとき、分周信号ＤＦと基準周波数信号ＦＲとの位相差が大きく位相誤差が検出できない場合はアンロック状態であり、アンロック検出回路１５４は、このアンロック状態を検出してアンロック検出信号ＵＬを出力する。チャージポンプ回路１５３は、位相誤差信号ＰＤを位相誤差対応の直流電圧信号であるチャージポンプ信号ＥＯに変換し、出力する。
【００４７】
制御部１０の外部のＬＰＦ１７は、基本的には、ＲＣ積分回路で構成され、チャージポンプ信号ＥＯの供給を受け、不要高周波成分を除去して発振制御信号ＶＣを生成しＶＣＯ１１に供給するとともに、所定のループ時定数を与える。
【００４８】
ＶＣＯ１１は発振制御信号ＶＣの値に応じて発振周波数が制御され、局部発振信号ＶＯを出力する。
【００４９】
局部発振信号ＶＯは、位相誤差信号ＰＤが０、すなわち、局部発振信号ＶＯ対応の分周信号ＤＦと基準周波数信号ＦＲとの位相が一致すると、ＰＬＬ回路１５はロック状態となる。
【００５０】
本実施の形態では、２つの電源９１，９２から電源の供給を受けることは従来の第２の技術と同様であるが、上述したように、第１の電源９１から電源の供給を受けるのはＣＰＵ１３及びポートバッフア１６のみであり、他の発振回路１２、基準周波数生成回路１４及びＰＬＬ回路１５は、第２の電源９２から電源の供給を受ける。すなわち、これにより、電源を経由するＣＰＵ１３の制御動作に起因するＥＭＩノイズのＰＬＬ回路１５への伝搬経路は、完全に遮断される。
【００５１】
しかし、電源を共用している発振回路１２の基準クロック信号ＣＫの生成動作のＰＬＬ回路１５への影響が発生する。ＥＭＩノイズ成分の振幅はほぼ信号波形の立ち上がり／立ち下がり時間に反比例すると考えられる。一例として、基準クロック信号ＣＫの立ち上がり／立ち下がり時間を１５ｎｓとし、ＣＰＵ１３の動作波形の立ち上がり／立ち下がり時間を３ｎｓとすると、電源を共用している発振回路１２の基準クロック信号ＣＫの生成動作によるＰＬＬ回路１５への影響は、ＣＰＵ１２の動作によるものと比較して、約１／５、すなわち、１４ｄＢ低いと考えられる。したがって、本実施の形態では、電源経由の発振回路１２へのＣＰＵ１３の動作起因ノイズを完全に遮断し、基準クロック信号ＣＫを介したノイズの伝搬経路への混入を大幅に抑制したので、局部発振信号ＶＯへの影響を大幅に低減できる。
【００５２】
本実施の形態による局部発振信号ＶＯのＣ／Ｎ特性の一例を従来技術と比較してスペクトル特性図で示す図５（Ｃ）を参照すると、センター周波数ｆ０＝１００ＭＨｚの場合、ｆ０±４．５ＫＨｚの発振回路のノイズ周波数成分ｆｎｏは−７０ｄＢ程度に、ホワイトノイズフロワは−９０ｄＢ程度にそれぞれ削減し、他の制御信号動作の影響によるノイズ成分ｆｎｃ及びその高調波成分ｆｎｈは殆ど無視できる程度に低減している。
【００５３】
次に、本発明の第２の実施の形態をブロックで示す図６を参照すると、この図に示す本実施の形態の制御部１０Ａの前述の第１の実施の形態との相違点は、電源９１，９２の各々に接続する端子Ｔ１，Ｔ２に、それぞれ、レギュレータ２１，２２を備え、レギュレータ２１はＣＰＵ１３とポートバッフア１６に、レギュレータ２２は発振回路１２と基準周波数生成回路１４及びＰＬＬ回路１５にそれぞれ定電圧電源を供給するようにしたことである。
【００５４】
このように、各ブロックを定電圧電源で動作させることにより、全体的なノイズレベルを低減でき、さらに、ノイズを抑圧できる。
【００５５】
【発明の効果】
以上説明したように、本発明のカーオーディオ制御用ＩＣは、それぞれ独立した第１及び第２の電源に接続した第１及び第２の２つの電源端子を備え、ＣＰＵの電源を、発振回路、基準周波数発生回路及びＰＬＬ回路から独立して供給するようにしたので、電源端子数を増加することなく、ＣＰＵの動作起因ノイズの電源経由の発振回路への伝搬を完全に遮断し、基準クロック信号ＣＫを介したノイズの伝搬経路への混入を大幅に抑制することにより、局部発振信号への影響を大幅に低減でき、局部発振信号のＣ／Ｎ特性を大幅に改善できるという効果がある。
【００５６】
また、所要の電源端子は２つでよく、チップ面積の増大を抑制できるという効果がある。
【図面の簡単な説明】
【図１】本発明のカーオーディオ制御用ＩＣの第１の実施の形態を示すブロック図である。
【図２】図１の発振回路の一例を示すブロック図である。
【図３】図１の基準周波数発生回路の一例を示すブロック図である。
【図４】図１のＰＬＬ回路の一例を示すブロック図である。
【図５】本実施の形態のカーオーディオ制御用ＩＣのＣ／Ｎ特性の一例を従来と比較して示すスペクトル特性図である。
【図６】本発明のカーオーディオ制御用ＩＣの第２の実施の形態を示すブロック図である。
【図７】一般的なカーオーディオセットの一例を示すブロック図である。
【図８】従来の第１のカーオーディオ制御用ＩＣの一例を示すブロック図である。
【図９】従来の第２のカーオーディオ制御用ＩＣの一例を示すブロック図である。
【図１０】従来のカーオーディオ制御用ＩＣにおける動作の一例を示すタイムチャートである。
【符号の説明】
１ ＡＭ／ＦＭ受信部
２ カセットテーププレーヤ部
３ ＣＤプレーヤ部
４ 音源選択部
５ オーディオ信号処理部
６ 増幅部
７ スピーカ
１０，１０Ａ，１００，１００Ａ 制御部
１１ ＶＣＯ
１２ 発振回路
１３ ＣＰＵ
１４ 基準周波数生成回路
１５ ＰＬＬ回路
１６ ポートバッフア
１７ ＬＰＦ
１８ 水晶発振子
２１，２２ レギュレータ
９１，９２ 電源
１２１ 増幅器
１２２ 抵抗
１４１，１５１ 分周器
１４２ セレクタ回路
１４３ スイッチ回路
１５２ 位相比較器
１５３ チャージポンプ回路
Claims (3)
- 自動車等に搭載し放送受信信号及びカセットテープ再生信号を含む音源信号を再生する車載用（カー）オーディオセットの放送受信チャネル選択を含む制御機能及び前記放送受信チャネル対応の局部発振信号の生成用の位相ロックループ（ＰＬＬ）回路を含む周波数シンセサイザ構成回路を１つの半導体チップ上に形成したカーオーディオ制御用ＩＣにおいて、
第１の電源に接続する第１の電源端子及び前記第１の電源と独立した第２の電源に接続する第２の電源端子との２つの電源端子と、
前記第１の電源から前記第１の電源端子を経由して所定電圧の電源の供給を受け、基準クロック信号に同期して動作する前記制御機能対応の制御用コンピュータであるＣＰＵ部及びその制御信号入出力用のポートバッフア部と、
前記第２の電源から前記第２の電源端子を経由して所定電圧の電源の供給を受け、前記基準クロック信号を出力する発振回路及び前記基準クロック信号と前記局部発振信号との供給を受け前記ＣＰＵからの前記放送受信チャネル選択対応の周波数制御信号の供給に応じて所定の前記周波数シンセサイザ機能を行い前記局部発振信号の生成用の電圧制御発振器の発振制御用信号を出力する前記周波数シンセサイザ構成回路とを備え、
前記周波数シンセサイザ構成回路が、前記基準クロック信号を所定分周比で分周し基準周波数信号を出力する基準周波数発生回路と、前記周波数制御信号の制御に応答して分周した分周信号と前記基準周波数信号との位相同期を行い位相誤差に応じた前記発振制御信号を出力するフェーズロックループ（ＰＬＬ）回路とを備え、
前記発振回路が、ＩＣ外部の水晶発振子で周波数が規制される水晶発振回路であり、発振及び整形増幅を行い基準クロック信号を出力する反転増幅器と、前記反転増幅器の利得調整用の抵抗とを備えることを特徴とするカーオーディオ制御用ＩＣ。 - 自動車等に搭載し放送受信信号及びカセットテープ再生信号を含む音源信号を再生する車載用（カー）オーディオセットの放送受信チャネル選択を含む制御機能及び前記放送受信チャネル対応の局部発振信号の生成用の位相ロックループ（ＰＬＬ）回路を含む周波数シンセサイザ構成回路を１つの半導体チップ上に形成したカーオーディオ制御用ＩＣにおいて、
第１の電源に接続する第１の電源端子及び前記第１の電源と独立した第２の電源に接続する第２の電源端子との２つの電源端子と、
前記第１の電源から前記第１の電源端子を経由して所定電圧の電源の供給を受け、基準クロック信号に同期して動作する前記制御機能対応の制御用コンピュータであるＣＰＵ部及びその制御信号入出力用のポートバッフア部と、
前記第２の電源から前記第２の電源端子を経由して所定電圧の電源の供給を受け、前記基準クロック信号を出力する発振回路及び前記基準クロック信号と前記局部発振信号との供給を受け前記ＣＰＵからの前記放送受信チャネル選択対応の周波数制御信号の供給に応じて所定の前記周波数シンセサイザ機能を行い前記局部発振信号の生成用の電圧制御発振器の発振制御用信号を出力する前記周波数シンセサイザ構成回路とを備え、
前記周波数シンセサイザ構成回路が、前記基準クロック信号を所定分周比で分周し基準周波数信号を出力する基準周波数発生回路と、前記周波数制御信号の制御に応答して分周した分周信号と前記基準周波数信号との位相同期を行い位相誤差に応じた前記発振制御信号を出力するフェーズロックループ（ＰＬＬ）回路とを備え、
前記基準周波数発生回路が、前記基準クロック信号を所定分周比で分周して複数の基準周波数候補信号を生成する基準分周回路と、前記周波数制御信号の制御に応答して前記基準周波数候補信号の１つを前記基準周波数信号として選択・出力するセレクタ回路とを備えることを特徴とするカーオーディオ制御用ＩＣ。 - 自動車等に搭載し放送受信信号及びカセットテープ再生信号を含む音源信号を再生する車載用（カー）オーディオセットの放送受信チャネル選択を含む制御機能及び前記放送受信チャネル対応の局部発振信号の生成用の位相ロックループ（ＰＬＬ）回路を含む周波数シンセサイザ構成回路を１つの半導体チップ上に形成したカーオーディオ制御用ＩＣにおいて、
第１の電源に接続する第１の電源端子及び前記第１の電源と独立した第２の電源に接続する第２の電源端子との２つの電源端子と、
前記第１の電源から前記第１の電源端子を経由して所定電圧の電源の供給を受け、基準クロック信号に同期して動作する前記制御機能対応の制御用コンピュータであるＣＰＵ部及びその制御信号入出力用のポートバッフア部と、
前記第２の電源から前記第２の電源端子を経由して所定電圧の電源の供給を受け、前記基準クロック信号を出力する発振回路及び前記基準クロック信号と前記局部発振信号との供給を受け前記ＣＰＵからの前記放送受信チャネル選択対応の周波数制御信号の供給に応じて所定の前記周波数シンセサイザ機能を行い前記局部発振信号の生成用の電圧制御発振器の発振制御用信号を出力する前記周波数シンセサイザ構成回路とを備え、
前記周波数シンセサイザ構成回路が、前記基準クロック信号を所定分周比で分周し基準周波数信号を出力する基準周波数発生回路と、前記周波数制御信号の制御に応答して分周した分周信号と前記基準周波数信号との位相同期を行い位相誤差に応じた前記発振制御信号を出力するフェーズロックループ（ＰＬＬ）回路とを備え、
前記ＰＬＬ回路が、供給を受けた前記局部発振信号を前記周波数制御信号の制御に応答して所定分周比で分周し分周信号を生成する可変分周回路と、前記基準周波数信号と前記分周信号とを比較し位相誤差信号を出力する位相比較器と、前記位相誤差信号を直流電圧の前記発振制御信号に変換するチャージポンプ回路とを備えることを特徴とするカーオーディオ制御用ＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33809398A JP3578649B2 (ja) | 1998-11-27 | 1998-11-27 | カーオーディオ制御用ｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33809398A JP3578649B2 (ja) | 1998-11-27 | 1998-11-27 | カーオーディオ制御用ｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000159032A JP2000159032A (ja) | 2000-06-13 |
| JP3578649B2 true JP3578649B2 (ja) | 2004-10-20 |
Family
ID=18314850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33809398A Expired - Fee Related JP3578649B2 (ja) | 1998-11-27 | 1998-11-27 | カーオーディオ制御用ｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3578649B2 (ja) |
-
1998
- 1998-11-27 JP JP33809398A patent/JP3578649B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000159032A (ja) | 2000-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5259823B2 (ja) | 三分周直交位相周波数分周器 | |
| JP3191212B2 (ja) | 周波数倍加回路 | |
| US7301404B2 (en) | Method and apparatus for transceiver frequency synthesis | |
| US7216249B2 (en) | Clock generation system | |
| US5386437A (en) | Phase-locked loop circuit | |
| JP4981649B2 (ja) | ラジオ受信装置、オーディオシステム、及びラジオ受信装置の製造方法 | |
| JPH1198033A (ja) | ワイヤレス・マイクロホン用ｕｈｆ帯搬送波ｆｍ送信機 | |
| US20070116148A1 (en) | Radio receiver, system on a chip integrated circuit and methods for use therewith | |
| US20090096540A1 (en) | Logical level converter and phase locked loop using the same | |
| JP3578649B2 (ja) | カーオーディオ制御用ｉｃ | |
| JPWO2006114941A1 (ja) | クロック発生回路およびオーディオシステム | |
| US6345175B1 (en) | Apparatus and method for preventing beat interference | |
| US7515002B2 (en) | Frequency synthesizer for dual mode receiver | |
| JP4167349B2 (ja) | 受信機 | |
| US20070160167A1 (en) | Integrated circuit having radio receiver and methods for use therewith | |
| US7991093B2 (en) | Analog/digital circuit | |
| JP4076558B2 (ja) | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 | |
| JP3786558B2 (ja) | 半導体集積回路及び無線通信機器 | |
| JP2004273039A (ja) | ディジタル・メディア装置、同調装置、基準周波数生成装置、ディジタル・メディア記録・再生方法、同調方法、及び基準周波数生成方法 | |
| JP2629986B2 (ja) | 衛星放送受信機 | |
| JP3516194B2 (ja) | 映像信号処理装置 | |
| JP3003192B2 (ja) | 複合形電子装置 | |
| JPH1051341A (ja) | ラジオ受信回路 | |
| JPH11274964A (ja) | 高周波モジュール | |
| JPH11239023A (ja) | Ｐｌｌ回路とそのノイズの除去方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |