JP2628076B2

JP2628076B2 - 表示制御回路

Info

Publication number: JP2628076B2
Application number: JP63255255A
Authority: JP
Inventors: 瑞夫日下部
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-10-11
Filing date: 1988-10-11
Publication date: 1997-07-09
Anticipated expiration: 2012-07-09
Also published as: JPH02101496A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、表示制御回路に関し、さらに特定的に
は、表示装置に与えられる画像信号の出力制御を走査ラ
イン単位で行なうことにより、表示装置における表示内
容の変更を行単位で一括的に行なうことができるような
表示制御回路に関する。

［従来の技術］第５図は、この発明が適用され得る従来の表示制御装
置の構成を示す概略ブロック図である。図において、従
来の表示制御装置は、CPU1と、データバス２と、垂直位
置制御回路３と、水平位置制御回路４と、タイミング発
生回路５と、表示用RAM6と、文字パターンROM7と、出力
制御回路８と、発振回路９とによって構成されている。
CPU1は、画面に表示すべき文字の表示位置や種類をコー
ド化されたデータにして出力する。このコード化された
データは、データバス２を介して垂直位置制御回路3,水
平位置制御回路４および表示用RAM6に与えられる。垂直
位置制御回路３は、CRT等の表示装置（図示せず）にお
けるラスタスキャンの垂直同期信号（V_SYNC）と、水平
同期信号（H_SYNC）と、CPU1から与えられる文字表示位
置のデータとに基づいて、表示装置の表示画面の垂直方
向における文字の表示位置を検出する。水平位置制御回
路４は、垂直同期信号と、水平同期信号と、発振回路９
の出力と、CPU1から与えられる文字表示位置データとに
基づいて、表示装置の表示画面の水平方向における文字
の表示装置を検出する。なお、発振回路９の発振周期
は、画素周期（１画素分の表示に要する周期）に同期し
ている（たとえば画素周期の1/2に選ばれている）。タ
イミング発生回路５は、垂直位置制御回路３および水平
位置制御回路４の出力を受けて、文字出力に必要なタイ
ミング信号を発生する。このタイミング信号は、表示用
RAM6,文字パターンROM7および出力制御回路８に与えら
れる。表示用RAM6は、CPU1から与えられる文字の種類や
色情報を格納する。文字パターンROM7は、いわゆるキャ
ラクタジェネレータであって、表示用RAM6の読出出力と
タイミング発生回路５からのタイミング信号とに基づい
て、表示すべき文字等のドットパターンを出力する。出
力制御回路８は、タイミング発生回路５からのタイミン
グ信号に応答して、文字パターンROM7の出力制御を行な
う。

［発明が解決しようとする課題］第５図に示す表示制御装置を用いれば、表示画面の任
意の位置に任意の文字等を表示することができる。この
表示制御装置による画面表示例を第６図（ａ）に示す。
第６図（ａ）に示す５行の文字群は、垂直同期信号に同
期して画面に表示されている。この文字群の内容を変更
する場合、従来の表示制御装置では、画面全体または１
文字ごとにしか変更できなかった。

ところで、表示装置がパーソナルコンピュータや種々
の情報処理装置に用いられて多くの情報を伝達するよう
な多機種を持つようになると、人前に情報を伝達しやす
いように画面表示の内容を種々の態様で変更する必要が
ある。たとえば、第６図（ｂ）のように「上から文字が
現われる」または「下から文字が消える」、第６図
（ｃ）のように「上から文字が消える」または「下から
文字が現われる」、第６図（ｄ）のように「上下から真
中へ文字が消える」または「真中から上下へ文字が現わ
れる」等の画面表示変更手段や、走査線ごとに文字が消
えたり現われたりする機能を付加することにより、オペ
レータに情報を伝達しやすくなる。このような機能は、
従来の表示制御装置では実現できなかった。

そこで、この発明は、人間に情報を伝達しやすいよう
に走査線単位で画面の表示変更を行なえるような表示制
御回路を提供することを目的とする。

［課題を解決するための手段］この発明にかかる表示制御回路は、表示装置に与えら
れるべき画像信号の出力制御を走査ライン単位で行なう
ためのものであって、垂直同期信号に応答してリセット
されかつ水平同期信号が入力されるごとにその計数値が
増加し、その計数値によって表示装置の表示画面におけ
る垂直方向の表示位置が検出される第１のアップカウン
タ手段と、初期設定された値から計数を開始し、垂直同
期信号が入力されるごとにその計数値が増加する第２の
アップカウンタ手段と、初期設定された値から計数を開
始し、垂直同期信号が入力されるごとにその計数値が減
少するダウンカウンタ手段と、第２のアップカウンタ手
段の計数値とダウンカウンタ手段の計数値とのうちのい
ずれか一方または両方を選択する選択手段と、第１のア
ップカウンタ手段の計数値と選択手段によって選択され
た計数値とを比較してその一致を検出する比較手段と、
比較手段の出力に基づいて画像信号の出力を走査ライン
単位で制御し、走査ラインごとに画像を表示するための
制御手段とを備えるようにしたものである。

［作用］この発明においては、第１のアップカウンタ手段は、
垂直同期信号に応答してリセットされ、その計数値は水
平同期信号が入力されるごとに増加する。第１のアップ
カウンタ手段の計数値は、表示装置の表示画面における
垂直方向の表示位置に対応する。第２のアップカウンタ
手段は、初期設定された値から計数を開始し、その計数
値は垂直同期信号が入力されるごとに増加する。ダウン
カウンタ手段は、初期設定された値から計数を開始し、
その計数値は垂直同期信号が入力されるごとに減少す
る。第２のアップカウンタ手段の計数値とダウンカウン
タ手段の計数値とのうちのいずれか一方または両方を選
択し、その選択した計数値と第１のアップカウンタ手段
の計数値とを比較してその一致を検出する。そして、そ
の比較結果に基づいて画像信号の出力を走査ライン単位
で制御することにより、表示画面上では第２のアップカ
ウンタ手段およびダウンカンウンタ手段のいずれか一方
または両方に初期設定された値に対応する走査ラインを
基準として、走査ラインごとに表示内容の変更が行なわ
れる。

［実施例］第１図は、この発明の一実施例にかかる表示制御回路
を備えた表示制御装置の構成を示す概略ブロック図であ
る。この第１図の表示制御装置は、第５図に示す従来の
表示制御装置の構成に加えてこの発明の特徴となる文字
領域制御回路10が付加されている。この文字領域制御回
路10は、データバス２を介してCPU1とデータ伝送可能に
接続されるとともに、その出力は出力制御回路８に与え
られる。その他の構成は、第５図に示す従来の表示制御
装置と同様であり、相当する部分には同一の参照番号を
付し、その説明を省略する。

第２図は、第１図に示す文字領域制御回路10のより詳
細な構成を示すブロック図である。図において、この文
字領域制御回路10は、９ビットカウンタ12と、比較回路
13と、切換回路14と、９ビットアップカウンタ15と、９
ビットダウンカウンタ16と、９ビットレジスタ17および
18と、制御信号発生回路19と、位置検出回路20とによっ
て構成されている。９ビットカウンタ12は、垂直同期信
号（V_SYNC）によってリセットされるとともに、水平同
期信号（H_SYNC）を計数する。これによって、９ビット
カウンタ12の計数値は、毎画面における現在の走査線の
番号、すなわち垂直方向の表示位置を表わすことにな
る。９ビットレジスタ17および18には、データバス２を
介してCPU1から所定の値が設定される。これら９ビット
レジスタ17および18に設定された値は、データバス２を
介してCPU1から入力されるロード信号に応答して、それ
ぞれ、９ビットアップカウンタ15および９ビットダウン
カウンタ16に転送される。９ビットアップカウンタ15
は、初期設定された値から計数を開始し、垂直同期信号
が入力されるごとにその計数値が増加する。一方、９ビ
ットダウンカウンタ16は、初期設定された値から計数を
開始し、垂直同期信号が入力されるごとにその計数値が
減少する。切換回路14は、データバス２を介してCPU1か
ら与えられる切換制御信号に応答して、９ビットアップ
カウンタ15および９ビットダウンカウンタ16のいずれか
一方の計数値を選択して比較回路13に与える。位置検出
回路20は、データバス２を介してCPU1から設定された値
と９ビットアップカウンタ15の計数値とが一致した場合
にストップ信号が出力し、９ビットアップカウンタ15お
よび９ビットダウンカウンタ16に与える。このストップ
信号に応答して、９ビットアップカウンタ15および９ビ
ットダウンカウンタ16はその計数動作を停止する。比較
回路13は、９ビットカウンタ12の計数値と切換回路14を
介して与えられる９ビットアップカウンタ15あるいは９
ビットダウンカウンタ16の計数値とを比較し、その一致
を検出する。比較回路13の出力は制御信号発生回路19に
与えられる。制御信号発生回路19は、比較回路13の出力
と垂直同期信号とに基づいて制御信号を発生する。この
制御信号は、第１図に示す出力制御回路８に与えられ
る。出力制御回路８では、制御信号発生回路19から与え
られる制御信号に応答して、そのオン・オフが制御され
る。

第３図は、第２図に示す制御信号発生回路19の回路構
成の一例を示す図である。図示のごとく、制御信号発生
回路19は、２つのNORゲート30および31によって構成さ
れるフリップフロップと、当該フリップフロップの出力
を反転するためのインバータ32とによって構成されてい
る。なお、上記フリップフロップの一方入力には垂直同
期信号が与えられ、他方入力には比較回路13の出力が与
えられる。

次に、第１図〜第３図に示す動作の一例として、第６
図（ｂ）に示すような「画面上から文字が現われる」場
合の動作について、第４図のタイミングチャートを参照
しつつ説明する。

まず、第２図において、データバス２を介してCPU1か
ら９ビットレジスタ17に初期値データがセットされる。
ここでは、初期値データとして、たとえば004_H（Ｈは16
進数であることを表わしている）がセットされたものと
する。初期値データのセットが終了すると、CPU1は垂直
同期信号の立下がりに同期してロード信号を発生し、９
ビットアップカウンタ15に初期値データ004_Hをセットす
る。このとき、切換回路14は、９ビットアップカウンタ
15の計数値を選択して出力するように切換えられてい
る。

上記のような状態において、１画面目の表示制御が開
始されると、まず垂直同期信号の立上がりによって９ビ
ットカウンタ12がリセットされる。そして、この９ビッ
トカウンタ12には、垂直同期信号が立下がってから水平
同期信号を計数して、インクリメントされてゆく。ま
た、このとき制御信号発生回路19のインバータ32の出力
は、垂直同期信号の立上がりに応答して“H"となる。９
ビットカウンタ12に４発目の水平同期信号が入力される
と、９ビットカウンタ12の計数値が004_Hになるため、比
較回路13によって９ビットカウンタ12の計数値と切換回
路14を介して与えられる９ビットアップカウンタ15の計
数値との一致が検出される。その結果、比較回路13の出
力が“H"に立上がり、制御信号発生回路19のインバータ
32の出力が“L"に立下がる。５発目の水平同期信号の入
力によって、９ビットカウンタ12の計数値が005_Hにな
り、比較回路13の出力は“L"に立下がる。

次の２画面目において、垂直同期信号の立上がりに同
期して９ビットアップカウンタ15がインクリメントさ
れ、その計数値が005_Hになる。そして、９ビットカウン
タ12が１画面目と同様の手順で動作し、５発目の水平同
期信号が立上がると当該９ビットカウンタ12の計数値が
005_Hになる。応じて、比較回路13とが９ビットカウンタ
12の計数値と切換回路14を介して与えられる９ビットア
ップカウンタ15の計数値との一致を検出し、その出力が
“H"に立上がる。これに応答して、制御信号発生回路19
のインバータ32の出力が“L"に立下がる。６発目の水平
同期信号が入力されると、９ビットカウンタ12の計数値
が006_Hとなり、比較回路13の出力は“L"に立下がる。

制御信号発生回路19の出力は、第１図の出力制御回路
８に入力され、そのオン・オフを制御する。すなわち、
制御信号発生回路19の出力が“H"の期間は画面表示をオ
ンとし、“L"の期間は画面表示をオフするように出力制
御回路８のオン・オフ制御を行なう。このようにして、
画面の有効領域まで上記一連の動作が続き、有効領域に
達すると、位置検出回路20がストップ信号を発生して９
ビットアップカウンタ15および９ビットダウンカウンタ
16の計数動作を停止させる。

以上のごとくして、「画面上部より文字が現われる」
動作を走査ラインごとに行なうことができる。

なお、第１図〜第３図に示す実施例において、９ビッ
トダウンカウンタ16に画面表示領域下部の初期値を設定
し、かつ切換回路14で９ビットダウンカウンタ16を選択
するようにすれば、「画面下部より文字が消える」動作
を操作ラインごとに行なうことができる。また、制御信
号発生回路19からのインバータ32を取除き、９ビットア
ップカウンタ15あるいは９ビットダウンカウンタ16を用
いることにより、第６図（ｃ）に示す動作、すなわち
「画面上部から文字が消える」または「画面下部から文
字が現われる」動作を行なうことができる。さらに、９
ビットアップカウンタ15および９ビットダウンカウンタ
16の両方に初期値を設定し、切換回路14で画面ごとに９
ビットアップカウンタ15と９ビットダウンカウンタ16と
を切換えるようにすれば、第６図（ｄ）に示すような動
作、すなわち「画面の上下から真中へ文字が消える」ま
たは「画面の真中から上下へ文字が現われる」の動作を
行なうことができる。

以上のごとく、上記の実施例によれば、制御信号発生
回路19を工夫することにより、また切換回路14の切換制
御を行なうことにより、様々な態様で走査ラインごとの
表示変更が行なえる。したがって、オペレータに対し情
報を伝達しやすい表示制御が行なえる。

［発明の効果］以上のように、この発明によれは、従来の表示制御装
置では１文字ごとあるいは画面全体についてしか行なえ
なかった表示変更を表示ラインごとに行なうことがで
き、その結果種々の表示変更が可能となり、オペレータ
に対し情報を伝達しやすい表示制御を行なうことができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例の表示制御回路を用いた表
示制御装置の構成を示す概略ブロック図である。第２図は、第１図に示すこの発明の特徴となる文字領域
制御回路10のより詳細な構成を示すブロック図である。第３図は、第２図に示す制御信号発生回路19の回路構成
の一例を示す回路図である。第４図は、第１図〜第３図に示す実施例が「画面の上部
から文字が現われる」の表示制御を行なう場合の動作タ
イミングを示すタイミングチャートである。第５図は、従来の表示制御装置の一例の構成を示す概略
ブロック図である。第６図（ａ）は従来の表示制御装置における文字表示例
を示す図であり、第６図（ｂ）〜（ｄ）は、この発明の
一実施例の表示制御回路で実現し得る走査ラインごとの
表示制御の種々の態様を示す図である。図において、１はCPU、２はデータバス、３は垂直位置
制御回路、４は水平位置制御回路、５はタイミング発生
回路、６は表示用RAM、７は文字パターンROM、８は出力
制御回路、９は発振回路、10は文字領域制御回路、12は
９ビットカウンタ、13は比較回路、14は切換回路、15は
９ビットアップカウンタ、16は９ビットダウンカウン
タ、17および18は９ビットレジスタ、19は制御信号発生
回路、20は位置検出回路を示す。

Claims

(57)【特許請求の範囲】

【請求項１】表示装置に与えられるべき画像信号の出力
制御を走査ライン単位で行なうための表示制御回路であ
って、垂直同期信号に応答してリセットされ、かつ水平同期信
号が入力されるごとにその計数値が増加し、その計数値
によって前記表示装置の表示画面における垂直方向の表
示位置が検出される第１のアップカウンタ手段、初期設定された値から計数を開始し、垂直同期信号が入
力されるごとにその計数値が増加する第２のアップカウ
ンタ手段、初期設定された値から計数を開始し、垂直同期信号が入
力されるごとにその計数値が減少するダウンカウンタ手
段、前記第２のアップカウンタ手段の計数値と前記ダウンカ
ウンタ手段の計数値とのうちのいずれか一方または両方
を選択する選択手段、前記第１のアップカウンタ手段の計数値と前記選択手段
のよって選択された計数値とを比較してその一致を検出
する比較手段、および前記比較手段の出力に基づいて、前記画像信号の出力を
走査ライン単位で制御し、走査ラインごとに画像を表示
するための制御手段を備える、表示制御回路。