JP3552085B2 - 座標入力装置 - Google Patents
座標入力装置 Download PDFInfo
- Publication number
- JP3552085B2 JP3552085B2 JP15975898A JP15975898A JP3552085B2 JP 3552085 B2 JP3552085 B2 JP 3552085B2 JP 15975898 A JP15975898 A JP 15975898A JP 15975898 A JP15975898 A JP 15975898A JP 3552085 B2 JP3552085 B2 JP 3552085B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- period
- coordinate
- signal
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理機器等に用いられる入力装置に関し、より詳しくは表示装置における指示座標を検出するための座標入力装置に関する。
【０００２】
【従来の技術】
一般に、表示装置における表示制御回路では、表示中に水平同期信号を定期間隔（以下、この期間を水平期間という。）で出力しており、この水平期間のうち、表示回路によって規定されている水平走査期間内で、表示データの供給を行っている。
【０００３】
この水平期間においては、供給される表示データやクロック信号等の表示制御信号が絶えず変化しているため、表示回路内で誘導電位等のノイズが発生する。このため、表示装置の座標入力装置がノイズの影響を受けて指示座標を誤って検出するといった問題が生じていた。
【０００４】
こうした問題を解消した座標入力装置が、特開平９−１９０２８３号公報に
開示されている（以下、従来例１という。）。図３に示すように、この従来例１の座標入力装置３１では、座標入力のタイミングを制御するタイミング回路２０が、インバータ２１、分周回路２２、水平同期回路２３、期間検出回路２４、表示データ供給回路２５及びＡＮＤ回路２６で構成されている。分周回路２２は、インバータ２１により反転された信号ＸＣＸの周波数を分周して分周信号である複数の基準信号を作成し、水平同期回路２３及び期間検出回路２４に供給する。また、分周回路２２から出力された信号は、ＶＲＡＭにおける表示データを格納するアドレスを指示する信号として用いられる。水平同期回路２３は上記基準信号を計数し、予め定める数毎に水平同期信号Ｈｓｙｎを出力する。期間検出回路２４は上記基準信号を計数し、計数結果に基づいて１水平走査期間が終了し、次の水平走査期間が始まるまでの間（以下、この期間を座標検出可能期間という。）、ローレベルとなる検出信号を出力する。この検出信号をＣＰＵ３６が読み出すことにより、座標検出可能期間を知ることができる。従って、座標入力装置３１がこの期間中に座標検出を行うことにより、ノイズの影響を受けることなく指示座標を検出することができる。
【０００５】
【発明が解決しようとする課題】
上記従来例１による場合には、Ａ／Ｄコンバータが座標信号であるアナログデータを取り込み終わるまで、座標検出可能期間を確保して置かなければならない。しかしながら、水平期間は表示回路の制約により一定時間に規定されており、１水平期間の間隔内に水平走査期間と座標検出可能期間とがあるため、１水平期間中の座標検出可能期間を増やすと、その分水平走査期間が短くなる。その場合には、表示クロックの周波数を高くする必要があり、ベースとなる周波数を高くした結果、消費電力が増えてしまうという問題が生じる。
【０００６】
従って、座標検出可能期間をできる限り短く設定することが要求されるが、Ａ／Ｄコンバータがアナログデータを取り込むのに要する時間はＡ／Ｄコンバータの性能により規定されるため、ある一定時間よりも短くすることはできない。
【０００７】
このため、座標検出可能期間とＡ／Ｄコンバータがアナログデータを取り込む時間とをできる限り同じ時間にすると共に、Ａ／Ｄ変換動作の開始タイミングを座標検出可能期間の開始時点に一致させる必要が生じてくる。
【０００８】
そこで、従来例１では、ＣＰＵがソフトウェアにて水平同期信号に同期した検出信号のポーリングを行って、座標検出可能期間を検知するようにしている。この場合には、検出信号からＡ／Ｄコンバータがアナログデータの取り込みを開始するまでの期間を、微妙なソフトチューニングを行って調整する必要がある。
【０００９】
従って、ソフトウェアの開発作業が大きな負担となり、設計期間が長期化して、コストアップ招くことになっていた。
【００１０】
本発明は、こうした従来技術の課題を解決するものであり、ソフトウェアによるポーリングを行うことなく、座標検出可能期間を最適に自動設定することができると共に、ノイズの影響を受けることなく指示座標を正確かつ高速に検出することができる座標入力装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の座標入力装置は、表示領域が複数本の表示ラインで構成され、各表示ラインが複数の画素で構成されており、各表示ラインに対して、一定の間隔で水平同期信号が出力される水平期間が設定されて、該水平期間内の水平走査期間に各表示ラインの表示が行われる表示装置と、該表示装置上で指示された座標をアナログ座標信号として出力する座標検出手段と、該表示装置における１ライン表示期間中の所定期間、表示制御信号をマスクするマスク状態および座標検出可能状態を示す制御信号を発生し、該制御信号に基づいて、該表示制御信号をマスクする表示制御回路と、該表示制御回路にて発生した該制御信号に基づいてＡ／Ｄ変換器を起動し、該座標検出手段により検出された前記アナログ座標信号をデジタル信号に変換してデジタル座標信号を出力するＡ／Ｄ変換部とを有し、前記表示制御回路は、１水平期間中に水平走査期間分と座標検出可能期間分のカウント値を一定の間隔でカウントする水平カウンタと、前記制御信号を発生するタイミングとなる該水平カウンタのカウント値が設定されるタイミング設定部と、該タイミング設定部で設定されたカウント値と該水平カウンタのカウント値とを比較して該水平カウンタのカウント値が該タイミング設定部に設定されたカウント値に等しくなった場合に前記制御信号を発生する比較回路とを有することを特徴とし、そのことにより上記目的が達成される。
【００１３】
以下に、本発明の作用について説明する。
【００１４】
上記構成によれば、表示制御回路が、表示領域が複数本の表示ラインで構成された表示装置における１ライン表示期間中の所定期間、表示制御信号をマスクして、表示制御信号が変化することによって発生するノイズを押さえる。それと共に、表示制御回路が、ノイズ特性に合わせたタイミング設定部の設定に基づいて、マスク状態に対応した座標検出可能状態を示す制御信号を発生して、ノイズを押さえている期間に対応した座標検出可能期間をＡ／Ｄ変換部に知らせる。Ａ／Ｄ変換部は、この制御信号に従って座標検出手段により検出されたアナログ座標信号をデジタルに変換してデジタル座標信号を出力する。従って、ソフトウェアによるポーリングを行うことなく、座標検出可能期間が最適に自動設定され、ノイズの影響を受けることなく指示座標を正確かつ高速に検出することが可能となる。
【００１５】
また、タイミング設定部の設定により、１ライン表示期間中に複数の制御信号を発生する構成とすると、１ライン表示期間中に複数回、指示座標を検出することが可能となる。
【００１６】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて具体的に説明する。
【００１７】
（実施形態１）
図１に本発明の座標入力装置の構成例を示す。この座標入力装置は、表示装置２において、表示領域が複数本の表示ラインで構成され、各表示ラインが複数の画素で構成されている表示パネル６と、この表示パネル６に重ねて配置され、表示パネル６上における押圧等の指示に対応した座標をアナログで検出する座標検出手段としてのタブレット５と、この表示パネル６における１水平期間中の所定期間、表示制御信号ＤＣをマスクすると共に、マスク状態に対応した座標検出可能状態を示す制御信号ＳＣを発生する表示制御回路１と、この表示制御回路１に設けられ、制御信号ＳＣを発生するタイミングを設定するタイミング設定部８と、制御信号ＳＣに基づいてＡ／Ｄ変換制御部１４がＡ／Ｄコンバータ１３を起動し、タブレット５により検出されたアナログ座標信号ＴＡをデジタルに変換してデジタル座標信号ＣＤを出力するＡ／Ｄ変換部３とによって構成され、表示制御回路１及びＡ／Ｄ変換部３がシステムバス７を介してＣＰＵ４に接続されている。
【００１８】
次に、上記した座標入力装置の個々の構成について更に詳しく説明する。
【００１９】
まず、表示装置２について、その表示部分が、例えばデューティ駆動方式の液晶表示パネル６であるとすると、この表示パネル６には複数の電極が設けられており、図示しない電源回路から供給される所定の電位が各電極に印加される。この電極は、表示パネル６の画素数によって１行又は１列の画素数分と同じ本数を持ち、それぞれ液晶ドライバ１５，１６の出力が割り当てられている。これらの液晶ドライバ１５，１６は、表示制御回路１から表示制御信号ＤＣを受けとり、電極を介して各画素にＯＮ，ＯＦＦの電圧を与え、これによって画像が表示パネル６上で表示される。
【００２０】
ここで、表示制御信号ＤＣとは、水平走査期間中に変化するデータ転送クロック信号ＣＬＴ、表示データＤＤ等からなる水平方向系表示信号と、１水平期間が終了するたびに変化するラッチパルスＬＰ、水平同期信号Ｈｓｙｎ、及び液晶電圧交流化信号ＣＶ等によって構成される垂直方向系表示信号とを総称する信号である。
【００２１】
タブレット５は、座標入力手段であって、例えば押圧式のタブレットとしてペン又は指等により押圧された箇所の座標をアナログ座標信号ＴＡとして出力する。このアナログ座標信号ＴＡは、Ａ／Ｄ変換部３のＡ／Ｄコンバータ１３に入力されデジタルに変換されデジタル座標信号ＣＤが検出される。尚、タブレット５における座標の検出方法は、公知の技法として知られているため、ここではその説明を省略する。
【００２２】
このタブレット５は、円滑な操作性を確保するため、通常、表示パネル６と一体型になっていることが多い。従って、表示制御信号ＤＣが変化すると、表示パネル６の表示回路内の静的であった電圧、つまり液晶ドライバ１５，１６の出力である各画素の電極電圧が変化して、誘導電位等に起因するノイズが発生する。即ち、表示パネル６とタブレット５が一体型となっている場合には、表示パネル６の表示回路とタブレット５とが距離的に近い配置となっているため、特にノイズの影響を受けやすくなる。
【００２３】
表示制御回路１は、表示制御信号ＤＣを作成する表示系信号生成回路１０と、Ａ／Ｄ変換制御信号ＳＣを発生するタイミングを変更するためのタイミング設定信号ＳＲの設定値を記憶するレジスタ等からなるタイミング設定部８と、このタイミング設定部８により規定されるタイミング設定信号ＳＲと表示系信号生成回路１０内の水平カウンタ１１の出力ＨＣとが入力されＡ／Ｄ変換制御信号ＳＣを発生させる比較回路９とから構成される。
【００２４】
この表示系信号生成回路１０は、１水平期間中、表示装置２により規定されるタイミングで表示制御信号ＤＣを出力する回路であり、１水平期間中に一定の間隔でカウントされる水平カウンタ１１と、１水平期間が終了すると逐次カウントされる垂直カウンタ１２とを有し、システムバス７を介してＣＰＵ４に接続されており、表示制御信号ＰＤが入力される。また、タイミング設定部８は、システムバス７を介してＣＰＵ４に接続されており、ＣＰＵ４からの指令信号ＳＴにより、設定値ＳＲが入力され記憶される。
【００２５】
次に、上記した本発明の座標入力装置に関する各部の動作について以下に説明する。
【００２６】
１水平期間中には、上記したように水平走査期間と座標検出可能期間とがある。このため水平カウンタ１１は、表示パネル６の水平方向の画素数に相当する水平走査期間分と座標検出可能期間分とをカウントする。垂直カウンタ１２は、表示パネル６の垂直方向の画素数分をカウントする。
【００２７】
表示パネル６の仕様によって異なるが、通常のデューティ駆動による液晶表示パネルの場合には１フレーム周波数は７０Ｈｚ程度に設定される。この１フレーム周波数とは、表示パネル６のすべての画素を走査する周波数をいい、１画面描画時間の逆数で表される。従って、この場合は、垂直カウンタ１２がカウントアップされ元の値に戻るまでの時間は１／７０（秒）になる。
【００２８】
本発明の座標入力装置における水平表示動作は、具体的には、まず水平カウンタ１１の出力ＨＣが所定のカウント値（例えば０）になったら、表示制御回路１が水平同期信号Ｈｓｙｎを出力し、その後水平走査期間中に水平方向系表示信号であるデータ転送クロックＣＬＴ及び表示クロックＣＬＤを出力する。次に、水平カウンタ１１の出力ＨＣが水平走査期間の終了を示すカウント値になったら、座標検出可能期間に入り、この期間中は表示制御信号ＤＣを例えばローレベルに固定しマスク状態とする。次に、座標検出可能期間が終了したら、即ち１水平期間が終了したら垂直カウンタ１２をカウントアップさせ、水平カウンタ１１のカウント値を元に戻し、垂直方向系表示信号である水平同期信号Ｈｓｙｎ、ラッチパルスＬＰ、液晶交流化信号ＣＶを出力する。上記の水平表示動作を垂直カウンタ１２のカウント数分繰り返すことにより、１画面の表示を行う。
【００２９】
このような表示動作にあっては、表示系信号生成回路１０の水平カウンタ１１の出力ＨＣを参照することにより、水平走査期間及び座標検出可能期間の開始タイミングを検知することができる。これにより、座標検出可能期間の開始タイミングを知らせるＡ／Ｄ変換制御信号ＳＣの制御をすることが可能になる。
【００３０】
例えば、タイミング設定部８は、Ａ／Ｄ変換制御信号ＳＣを発生するタイミングを変更するためのタイミング設定信号ＳＲの設定値を、ＣＰＵ４からの指令信号ＳＴによりシステムバス７を介して変更できるようにする。これは、表示制御信号系以外に起因するノイズが有った場合に、そのタイミングをずらしてアナログ座標信号ＴＡのＡ／Ｄ変換を行うことができるようにするためである。
【００３１】
具体的には、タイミング設定部８に設定した座標検出可能期間の開始タイミングとなる水平カウンタ１１のカウント設定値ＳＲと、水平カウンタ１１の実際のカウント値ＨＣとを比較回路９を用いて比較する構成とし、表示動作中に水平カウンタ１１がカウントアップされ、そのカウント値ＨＣが設定値ＳＲと同じになった場合に、比較回路９からＡ／Ｄ変換制御信号ＳＣにパルスを出力するようにする。このＡ／Ｄ変換制御信号ＳＣは、Ａ／Ｄ変換開始のトリガを選択するレジスタ等からなるＡ／Ｄ変換制御部１４に入力される。尚、ＣＰＵ４とＡ／Ｄ変換制御部１４とをシステムバス７を介して接続し、ＣＰＵ４からのＡ／Ｄ変換制御信号ＳＣ２によっても、ソフトポーリングにより最適なタイミングを検出して、Ａ／Ｄ変換の制御をできるようにすることも可能である。
【００３２】
このＡ／Ｄ変換制御部１４では、Ａ／Ｄコンバータ１３を制御信号ＳＣ３により起動するのに、表示制御回路１からのＡ／Ｄ変換制御信号ＳＣ、又はＣＰＵ４からのＡ／Ｄ変換制御信号ＳＣ２によるかを選択できる。例えば、表示制御回路１から接続されているＡ／Ｄ変換制御信号ＳＣのトリガによってＡ／Ｄ変換を開始するように設定を行うと、Ａ／Ｄ変換制御信号ＳＣが変化するタイミングにて、自動的にＡ／Ｄ変換が行われる。他方、ＣＰＵ４からのＡ／Ｄ変換制御信号ＳＣ２により、Ａ／Ｄ変換を開始するように設定を行うと、ソフトポーリングにより最適なタイミングを検出して、Ａ／Ｄ変換を開始することになる。
【００３３】
上記Ａ／Ｄコンバータ１３及びＡ／Ｄ変換制御部１４を有するＡ／Ｄ変換部３は、Ａ／Ｄコンバータ１３がＡ／Ｄ変換を終了したことを知らせるためのＡ／Ｄ変換終了信号ＣＴをシステムバス７を介してＣＰＵ４に出力すると共に、デジタル座標信号ＣＤをシステムバス７を介してＣＰＵ４に出力する構成になっている。従って、タブレット５から出力されたアナログ座標信号ＴＡは、Ａ／Ｄコンバータ１３に入力され、アナログ信号からデジタル信号に変換される。Ａ／Ｄ変換が終了すると、Ａ／Ｄ変換部３がＡ／Ｄ変換終了信号ＣＴによりＣＰＵ４にＡ／Ｄ変換が終了したことを知らせる。ＣＰＵ４は、Ａ／Ｄ変換終了信号ＣＴを受け取った後、Ａ／Ｄ変換したデジタル座標信号ＣＤをシステムバス７を介して読み出す。
【００３４】
次に、図２に基づいて、本発明の座標入力装置における座標検出可能期間を規定する制御信号と、表示制御信号及びノイズとの関係について説明する。
【００３５】
図２（１）に示す液晶電源交流化信号ＣＶは、表示パネル６に印加する電圧の極性を所定時間ごとに変化させるための信号であり、この実施形態１では、１水平期間ごとに時間ｔ１のタイミングで信号レベルが切り替わる。その際、図２（４）に示すように、タブレットのアナログ座標信号ＴＡに大きな電源ノイズＮＳ１が発生する。
【００３６】
また、図２（２）に示す水平同期信号Ｈｓｙｎについても、その立ち上がりエッジが発生する時間ｔ２において、図２（４）に示すようにタブレットのアナログ座標信号ＴＡに大きなノイズＮＳ２が発生する。これらのノイズＮＳ１及びＮＳ２は垂直方向系表示信号に起因するものである。
【００３７】
図２（３）に示すデータ転送クロックＣＬＴは、水平走査期間の始まりである時間ｔ３から座標検出可能期間の始まりである時間ｔ４まで出力される。このときに発生するノイズＮＳ３は水平方向系表示信号により起因するノイズであり、上記垂直方向系表示信号によるノイズＮＳ１及びＮＳ２に比べノイズレベルが小さい。
【００３８】
図２（５）に示す座標検出可能期間を規定するＡ／Ｄ変換制御信号ＳＣは、タイミング設定部８の設定値ＳＲと、水平カウンタ１１のカウント値ＨＣとが一致した時間ｔ５のタイミングで、Ａ／Ｄ変換制御信号ＳＣにパルス信号が出力される。図２（５）に示すように、例えば、このパルス信号の位置が設定値ＳＲを−１から＋３に変更することにより順次シフトする。従って、ノイズ特性に合わせてＡ／Ｄ変換制御信号ＳＣにおけるパルス信号の位置を適宜変えることができるので、座標入力装置における最適な座標検出可能期間を設定することができる。
【００３９】
上記したように、本発明によれば、表示制御回路１が、水平期間中の一定の期間、表示制御信号ＤＣをマスクして表示制御信号ＤＣが変化することによって発生するノイズを押さえる。それと共に、表示制御回路１が、ノイズ特性に合わせたタイミング設定部８の設定に基づいて、マスク状態に対応した座標検出可能状態を示すＡ／Ｄ変換制御信号ＳＣを発生して、ノイズを押さえている期間に対応した座標検出可能期間をＡ／Ｄ変換部３に知らせる。Ａ／Ｄ変換部３は、このＡ／Ｄ変換制御信号ＳＣに従ってＡ／Ｄ変換制御部１４がＡ／Ｄコンバータ１３を起動し、タブレット５により検出されたアナログ座標信号ＴＡをデジタルに変換してデジタル座標信号ＣＤを出力する。
【００４０】
従って、ソフトウェアによるポーリングを行うことなく、座標検出可能期間が最適に自動設定され、ノイズの影響を受けることなく指示座標を正確かつ高速に検出することが可能となる。
【００４１】
（参考例）
以下に、参考例について説明するが、この参考例の基本構成は、図１に示した上記実施形態１と同じ構成であるため、ここでは相違する部分についてのみ説明する。
上記実施形態１の説明で既に述べたように、表示制御信号ＤＣは、データ転送クロックＣＬＤ、表示データＤＤ等の水平方向系表示信号と、ラッチパルスＬＰ、水平同期信号Ｈｓｙｎ、液晶交流化信号ＣＶ等の垂直方向系表示信号に分けられる。この垂直方向系表示信号は、液晶に供給する電圧を交流化させ液晶の劣化を防ぐための信号であること等により、これらの信号が変化する際には、特に大きなノイズが発生する。
【００４２】
これに対し、水平方向系表示信号に起因するノイズは、検出信号をグラウンドラインでシールドする等のハードウェア上でのノイズ対策を行うことにより、検出信号への影響がほとんど無視できるようになる。このため、上記した座標検出可能期間まで待たなくても、検出されたアナログ座標信号のＡ／ＤコンバータによるＡ／Ｄ変換を開始させることができ、この場合には、ソフトウェアを変更するだけで１水平期間中に複数回の座標検知を行うことが可能となる。
【００４３】
具体的には、図２（６）に示すように、１水平期間中に複数回のパルスを出力するＡ／Ｄ変換制御信号ＳＣ’を出力するように、レジスタ等からなるタイミング設定部８にタイミング設定信号ＳＲ’のカウント設定値を設定する。この設定値ＳＲ’と水平カウンタ１１のカウント値ＨＣとを比較回路９を用いて比較を行い、両者が一致したらＡ／Ｄ変換制御信号ＳＣ’にパルスを出力する構成とする。これにより、時間ｔ６、ｔ７のタイミングでＡ／Ｄ変換制御信号ＳＣ’に２つのパルス信号を出力することが可能となる。
【００４４】
即ち、上記ハードウェア上でのノイズ対策と併せてタイミング設定部の設定変更を行うこの実施形態２によれば、上記実施形態１では１水平期間中に１回しか座標検知を行えなかったものが、複数回行えるようになる。
【００４５】
尚、上述した各実施形態では、表示装置として液晶表示パネルと感圧型タブレットを用いる例を示したが、本発明はこれに限るものではなく、表示装置としてはＥＬ（エレクトロルミネッセンス）表示装置や他の方式の表示装置であってもよく、タブレットとしては静電誘導型や電磁誘導型などの他の方式であってもよい。
【００４６】
【発明の効果】
上記した本発明の座標入力装置によれば、表示制御回路により、表示装置における１ライン表示期間中の所定期間、表示制御信号をマスクして、表示制御信号が変化することによって発生するノイズを押さえると共に、ノイズ特性に合わせたタイミング設定部の設定に基づいて、マスク状態に対応した座標検出可能状態を示す制御信号を発生して、ノイズを押さえている期間に対応した座標検出可能期間をＡ／Ｄ変換部に知らせることができる。従って、Ａ／Ｄ変換部は、この制御信号に従って座標検出可能期間が最適に自動設定されるので、ノイズの影響を受けることなく座標検出手段により検出されたアナログ座標信号をデジタルに変換してデジタル座標信号を出力することができ、指示座標を正確かつ高速に検出することができる。
【００４７】
しかも、従来例のようなソフトウェアによるポーリングを行うことなく、自動的に最適なタイミングで座標検出可能期間を設定できるため、ポーリングにかかる時間をなくすことができ、ソフトウェア処理による待ち時間もなくすことができる。また、微妙なソフトチューニングをする必要もなくなるため、ソフトウェア開発にかかる期間を短縮できると共にコストも削減することができる。
【００４８】
加えて、表示クロックの周波数を高くする必要もないので、消費電力の増加を抑えることもできる。
【００４９】
更には、ハードウェア上でのノイズ対策と併せて、タイミング設定部の設定により、１ライン表示期間中に複数の制御信号を発生する構成とすると、１ライン表示期間中に複数回、指示座標を検出することが可能となるので、座標入力装置における座標検出にかかる時間を短縮することができ、情報処理機器等を用いた作業をより早くスムーズに処理することができるようになる。
【図面の簡単な説明】
【図１】本発明の座標入力装置の構成例を示すブロック図である。
【図２】本発明の座標入力装置における座標検出可能期間を規定する制御信号と、表示制御信号及びノイズとの関係を示すタイミングチャートである。
【図３】従来の座標入力装置の構成例を示すブロック図である。
【符号の説明】
１ 表示制御回路
２ 表示装置
３ Ａ／Ｄ変換部
４ ＣＰＵ
５ タブレット（座標検出手段）
６ 表示パネル
７ システムバス
８ タイミング設定部
９ 比較回路
１０ 表示系信号生成回路
１１ 水平カウンタ
１２ 垂直カウンタ
１３ Ａ／Ｄコンバータ
１４ Ａ／Ｄ変換制御部
１５，１６ 液晶ドライバ
【発明の属する技術分野】
本発明は、情報処理機器等に用いられる入力装置に関し、より詳しくは表示装置における指示座標を検出するための座標入力装置に関する。
【０００２】
【従来の技術】
一般に、表示装置における表示制御回路では、表示中に水平同期信号を定期間隔（以下、この期間を水平期間という。）で出力しており、この水平期間のうち、表示回路によって規定されている水平走査期間内で、表示データの供給を行っている。
【０００３】
この水平期間においては、供給される表示データやクロック信号等の表示制御信号が絶えず変化しているため、表示回路内で誘導電位等のノイズが発生する。このため、表示装置の座標入力装置がノイズの影響を受けて指示座標を誤って検出するといった問題が生じていた。
【０００４】
こうした問題を解消した座標入力装置が、特開平９−１９０２８３号公報に
開示されている（以下、従来例１という。）。図３に示すように、この従来例１の座標入力装置３１では、座標入力のタイミングを制御するタイミング回路２０が、インバータ２１、分周回路２２、水平同期回路２３、期間検出回路２４、表示データ供給回路２５及びＡＮＤ回路２６で構成されている。分周回路２２は、インバータ２１により反転された信号ＸＣＸの周波数を分周して分周信号である複数の基準信号を作成し、水平同期回路２３及び期間検出回路２４に供給する。また、分周回路２２から出力された信号は、ＶＲＡＭにおける表示データを格納するアドレスを指示する信号として用いられる。水平同期回路２３は上記基準信号を計数し、予め定める数毎に水平同期信号Ｈｓｙｎを出力する。期間検出回路２４は上記基準信号を計数し、計数結果に基づいて１水平走査期間が終了し、次の水平走査期間が始まるまでの間（以下、この期間を座標検出可能期間という。）、ローレベルとなる検出信号を出力する。この検出信号をＣＰＵ３６が読み出すことにより、座標検出可能期間を知ることができる。従って、座標入力装置３１がこの期間中に座標検出を行うことにより、ノイズの影響を受けることなく指示座標を検出することができる。
【０００５】
【発明が解決しようとする課題】
上記従来例１による場合には、Ａ／Ｄコンバータが座標信号であるアナログデータを取り込み終わるまで、座標検出可能期間を確保して置かなければならない。しかしながら、水平期間は表示回路の制約により一定時間に規定されており、１水平期間の間隔内に水平走査期間と座標検出可能期間とがあるため、１水平期間中の座標検出可能期間を増やすと、その分水平走査期間が短くなる。その場合には、表示クロックの周波数を高くする必要があり、ベースとなる周波数を高くした結果、消費電力が増えてしまうという問題が生じる。
【０００６】
従って、座標検出可能期間をできる限り短く設定することが要求されるが、Ａ／Ｄコンバータがアナログデータを取り込むのに要する時間はＡ／Ｄコンバータの性能により規定されるため、ある一定時間よりも短くすることはできない。
【０００７】
このため、座標検出可能期間とＡ／Ｄコンバータがアナログデータを取り込む時間とをできる限り同じ時間にすると共に、Ａ／Ｄ変換動作の開始タイミングを座標検出可能期間の開始時点に一致させる必要が生じてくる。
【０００８】
そこで、従来例１では、ＣＰＵがソフトウェアにて水平同期信号に同期した検出信号のポーリングを行って、座標検出可能期間を検知するようにしている。この場合には、検出信号からＡ／Ｄコンバータがアナログデータの取り込みを開始するまでの期間を、微妙なソフトチューニングを行って調整する必要がある。
【０００９】
従って、ソフトウェアの開発作業が大きな負担となり、設計期間が長期化して、コストアップ招くことになっていた。
【００１０】
本発明は、こうした従来技術の課題を解決するものであり、ソフトウェアによるポーリングを行うことなく、座標検出可能期間を最適に自動設定することができると共に、ノイズの影響を受けることなく指示座標を正確かつ高速に検出することができる座標入力装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の座標入力装置は、表示領域が複数本の表示ラインで構成され、各表示ラインが複数の画素で構成されており、各表示ラインに対して、一定の間隔で水平同期信号が出力される水平期間が設定されて、該水平期間内の水平走査期間に各表示ラインの表示が行われる表示装置と、該表示装置上で指示された座標をアナログ座標信号として出力する座標検出手段と、該表示装置における１ライン表示期間中の所定期間、表示制御信号をマスクするマスク状態および座標検出可能状態を示す制御信号を発生し、該制御信号に基づいて、該表示制御信号をマスクする表示制御回路と、該表示制御回路にて発生した該制御信号に基づいてＡ／Ｄ変換器を起動し、該座標検出手段により検出された前記アナログ座標信号をデジタル信号に変換してデジタル座標信号を出力するＡ／Ｄ変換部とを有し、前記表示制御回路は、１水平期間中に水平走査期間分と座標検出可能期間分のカウント値を一定の間隔でカウントする水平カウンタと、前記制御信号を発生するタイミングとなる該水平カウンタのカウント値が設定されるタイミング設定部と、該タイミング設定部で設定されたカウント値と該水平カウンタのカウント値とを比較して該水平カウンタのカウント値が該タイミング設定部に設定されたカウント値に等しくなった場合に前記制御信号を発生する比較回路とを有することを特徴とし、そのことにより上記目的が達成される。
【００１３】
以下に、本発明の作用について説明する。
【００１４】
上記構成によれば、表示制御回路が、表示領域が複数本の表示ラインで構成された表示装置における１ライン表示期間中の所定期間、表示制御信号をマスクして、表示制御信号が変化することによって発生するノイズを押さえる。それと共に、表示制御回路が、ノイズ特性に合わせたタイミング設定部の設定に基づいて、マスク状態に対応した座標検出可能状態を示す制御信号を発生して、ノイズを押さえている期間に対応した座標検出可能期間をＡ／Ｄ変換部に知らせる。Ａ／Ｄ変換部は、この制御信号に従って座標検出手段により検出されたアナログ座標信号をデジタルに変換してデジタル座標信号を出力する。従って、ソフトウェアによるポーリングを行うことなく、座標検出可能期間が最適に自動設定され、ノイズの影響を受けることなく指示座標を正確かつ高速に検出することが可能となる。
【００１５】
また、タイミング設定部の設定により、１ライン表示期間中に複数の制御信号を発生する構成とすると、１ライン表示期間中に複数回、指示座標を検出することが可能となる。
【００１６】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて具体的に説明する。
【００１７】
（実施形態１）
図１に本発明の座標入力装置の構成例を示す。この座標入力装置は、表示装置２において、表示領域が複数本の表示ラインで構成され、各表示ラインが複数の画素で構成されている表示パネル６と、この表示パネル６に重ねて配置され、表示パネル６上における押圧等の指示に対応した座標をアナログで検出する座標検出手段としてのタブレット５と、この表示パネル６における１水平期間中の所定期間、表示制御信号ＤＣをマスクすると共に、マスク状態に対応した座標検出可能状態を示す制御信号ＳＣを発生する表示制御回路１と、この表示制御回路１に設けられ、制御信号ＳＣを発生するタイミングを設定するタイミング設定部８と、制御信号ＳＣに基づいてＡ／Ｄ変換制御部１４がＡ／Ｄコンバータ１３を起動し、タブレット５により検出されたアナログ座標信号ＴＡをデジタルに変換してデジタル座標信号ＣＤを出力するＡ／Ｄ変換部３とによって構成され、表示制御回路１及びＡ／Ｄ変換部３がシステムバス７を介してＣＰＵ４に接続されている。
【００１８】
次に、上記した座標入力装置の個々の構成について更に詳しく説明する。
【００１９】
まず、表示装置２について、その表示部分が、例えばデューティ駆動方式の液晶表示パネル６であるとすると、この表示パネル６には複数の電極が設けられており、図示しない電源回路から供給される所定の電位が各電極に印加される。この電極は、表示パネル６の画素数によって１行又は１列の画素数分と同じ本数を持ち、それぞれ液晶ドライバ１５，１６の出力が割り当てられている。これらの液晶ドライバ１５，１６は、表示制御回路１から表示制御信号ＤＣを受けとり、電極を介して各画素にＯＮ，ＯＦＦの電圧を与え、これによって画像が表示パネル６上で表示される。
【００２０】
ここで、表示制御信号ＤＣとは、水平走査期間中に変化するデータ転送クロック信号ＣＬＴ、表示データＤＤ等からなる水平方向系表示信号と、１水平期間が終了するたびに変化するラッチパルスＬＰ、水平同期信号Ｈｓｙｎ、及び液晶電圧交流化信号ＣＶ等によって構成される垂直方向系表示信号とを総称する信号である。
【００２１】
タブレット５は、座標入力手段であって、例えば押圧式のタブレットとしてペン又は指等により押圧された箇所の座標をアナログ座標信号ＴＡとして出力する。このアナログ座標信号ＴＡは、Ａ／Ｄ変換部３のＡ／Ｄコンバータ１３に入力されデジタルに変換されデジタル座標信号ＣＤが検出される。尚、タブレット５における座標の検出方法は、公知の技法として知られているため、ここではその説明を省略する。
【００２２】
このタブレット５は、円滑な操作性を確保するため、通常、表示パネル６と一体型になっていることが多い。従って、表示制御信号ＤＣが変化すると、表示パネル６の表示回路内の静的であった電圧、つまり液晶ドライバ１５，１６の出力である各画素の電極電圧が変化して、誘導電位等に起因するノイズが発生する。即ち、表示パネル６とタブレット５が一体型となっている場合には、表示パネル６の表示回路とタブレット５とが距離的に近い配置となっているため、特にノイズの影響を受けやすくなる。
【００２３】
表示制御回路１は、表示制御信号ＤＣを作成する表示系信号生成回路１０と、Ａ／Ｄ変換制御信号ＳＣを発生するタイミングを変更するためのタイミング設定信号ＳＲの設定値を記憶するレジスタ等からなるタイミング設定部８と、このタイミング設定部８により規定されるタイミング設定信号ＳＲと表示系信号生成回路１０内の水平カウンタ１１の出力ＨＣとが入力されＡ／Ｄ変換制御信号ＳＣを発生させる比較回路９とから構成される。
【００２４】
この表示系信号生成回路１０は、１水平期間中、表示装置２により規定されるタイミングで表示制御信号ＤＣを出力する回路であり、１水平期間中に一定の間隔でカウントされる水平カウンタ１１と、１水平期間が終了すると逐次カウントされる垂直カウンタ１２とを有し、システムバス７を介してＣＰＵ４に接続されており、表示制御信号ＰＤが入力される。また、タイミング設定部８は、システムバス７を介してＣＰＵ４に接続されており、ＣＰＵ４からの指令信号ＳＴにより、設定値ＳＲが入力され記憶される。
【００２５】
次に、上記した本発明の座標入力装置に関する各部の動作について以下に説明する。
【００２６】
１水平期間中には、上記したように水平走査期間と座標検出可能期間とがある。このため水平カウンタ１１は、表示パネル６の水平方向の画素数に相当する水平走査期間分と座標検出可能期間分とをカウントする。垂直カウンタ１２は、表示パネル６の垂直方向の画素数分をカウントする。
【００２７】
表示パネル６の仕様によって異なるが、通常のデューティ駆動による液晶表示パネルの場合には１フレーム周波数は７０Ｈｚ程度に設定される。この１フレーム周波数とは、表示パネル６のすべての画素を走査する周波数をいい、１画面描画時間の逆数で表される。従って、この場合は、垂直カウンタ１２がカウントアップされ元の値に戻るまでの時間は１／７０（秒）になる。
【００２８】
本発明の座標入力装置における水平表示動作は、具体的には、まず水平カウンタ１１の出力ＨＣが所定のカウント値（例えば０）になったら、表示制御回路１が水平同期信号Ｈｓｙｎを出力し、その後水平走査期間中に水平方向系表示信号であるデータ転送クロックＣＬＴ及び表示クロックＣＬＤを出力する。次に、水平カウンタ１１の出力ＨＣが水平走査期間の終了を示すカウント値になったら、座標検出可能期間に入り、この期間中は表示制御信号ＤＣを例えばローレベルに固定しマスク状態とする。次に、座標検出可能期間が終了したら、即ち１水平期間が終了したら垂直カウンタ１２をカウントアップさせ、水平カウンタ１１のカウント値を元に戻し、垂直方向系表示信号である水平同期信号Ｈｓｙｎ、ラッチパルスＬＰ、液晶交流化信号ＣＶを出力する。上記の水平表示動作を垂直カウンタ１２のカウント数分繰り返すことにより、１画面の表示を行う。
【００２９】
このような表示動作にあっては、表示系信号生成回路１０の水平カウンタ１１の出力ＨＣを参照することにより、水平走査期間及び座標検出可能期間の開始タイミングを検知することができる。これにより、座標検出可能期間の開始タイミングを知らせるＡ／Ｄ変換制御信号ＳＣの制御をすることが可能になる。
【００３０】
例えば、タイミング設定部８は、Ａ／Ｄ変換制御信号ＳＣを発生するタイミングを変更するためのタイミング設定信号ＳＲの設定値を、ＣＰＵ４からの指令信号ＳＴによりシステムバス７を介して変更できるようにする。これは、表示制御信号系以外に起因するノイズが有った場合に、そのタイミングをずらしてアナログ座標信号ＴＡのＡ／Ｄ変換を行うことができるようにするためである。
【００３１】
具体的には、タイミング設定部８に設定した座標検出可能期間の開始タイミングとなる水平カウンタ１１のカウント設定値ＳＲと、水平カウンタ１１の実際のカウント値ＨＣとを比較回路９を用いて比較する構成とし、表示動作中に水平カウンタ１１がカウントアップされ、そのカウント値ＨＣが設定値ＳＲと同じになった場合に、比較回路９からＡ／Ｄ変換制御信号ＳＣにパルスを出力するようにする。このＡ／Ｄ変換制御信号ＳＣは、Ａ／Ｄ変換開始のトリガを選択するレジスタ等からなるＡ／Ｄ変換制御部１４に入力される。尚、ＣＰＵ４とＡ／Ｄ変換制御部１４とをシステムバス７を介して接続し、ＣＰＵ４からのＡ／Ｄ変換制御信号ＳＣ２によっても、ソフトポーリングにより最適なタイミングを検出して、Ａ／Ｄ変換の制御をできるようにすることも可能である。
【００３２】
このＡ／Ｄ変換制御部１４では、Ａ／Ｄコンバータ１３を制御信号ＳＣ３により起動するのに、表示制御回路１からのＡ／Ｄ変換制御信号ＳＣ、又はＣＰＵ４からのＡ／Ｄ変換制御信号ＳＣ２によるかを選択できる。例えば、表示制御回路１から接続されているＡ／Ｄ変換制御信号ＳＣのトリガによってＡ／Ｄ変換を開始するように設定を行うと、Ａ／Ｄ変換制御信号ＳＣが変化するタイミングにて、自動的にＡ／Ｄ変換が行われる。他方、ＣＰＵ４からのＡ／Ｄ変換制御信号ＳＣ２により、Ａ／Ｄ変換を開始するように設定を行うと、ソフトポーリングにより最適なタイミングを検出して、Ａ／Ｄ変換を開始することになる。
【００３３】
上記Ａ／Ｄコンバータ１３及びＡ／Ｄ変換制御部１４を有するＡ／Ｄ変換部３は、Ａ／Ｄコンバータ１３がＡ／Ｄ変換を終了したことを知らせるためのＡ／Ｄ変換終了信号ＣＴをシステムバス７を介してＣＰＵ４に出力すると共に、デジタル座標信号ＣＤをシステムバス７を介してＣＰＵ４に出力する構成になっている。従って、タブレット５から出力されたアナログ座標信号ＴＡは、Ａ／Ｄコンバータ１３に入力され、アナログ信号からデジタル信号に変換される。Ａ／Ｄ変換が終了すると、Ａ／Ｄ変換部３がＡ／Ｄ変換終了信号ＣＴによりＣＰＵ４にＡ／Ｄ変換が終了したことを知らせる。ＣＰＵ４は、Ａ／Ｄ変換終了信号ＣＴを受け取った後、Ａ／Ｄ変換したデジタル座標信号ＣＤをシステムバス７を介して読み出す。
【００３４】
次に、図２に基づいて、本発明の座標入力装置における座標検出可能期間を規定する制御信号と、表示制御信号及びノイズとの関係について説明する。
【００３５】
図２（１）に示す液晶電源交流化信号ＣＶは、表示パネル６に印加する電圧の極性を所定時間ごとに変化させるための信号であり、この実施形態１では、１水平期間ごとに時間ｔ１のタイミングで信号レベルが切り替わる。その際、図２（４）に示すように、タブレットのアナログ座標信号ＴＡに大きな電源ノイズＮＳ１が発生する。
【００３６】
また、図２（２）に示す水平同期信号Ｈｓｙｎについても、その立ち上がりエッジが発生する時間ｔ２において、図２（４）に示すようにタブレットのアナログ座標信号ＴＡに大きなノイズＮＳ２が発生する。これらのノイズＮＳ１及びＮＳ２は垂直方向系表示信号に起因するものである。
【００３７】
図２（３）に示すデータ転送クロックＣＬＴは、水平走査期間の始まりである時間ｔ３から座標検出可能期間の始まりである時間ｔ４まで出力される。このときに発生するノイズＮＳ３は水平方向系表示信号により起因するノイズであり、上記垂直方向系表示信号によるノイズＮＳ１及びＮＳ２に比べノイズレベルが小さい。
【００３８】
図２（５）に示す座標検出可能期間を規定するＡ／Ｄ変換制御信号ＳＣは、タイミング設定部８の設定値ＳＲと、水平カウンタ１１のカウント値ＨＣとが一致した時間ｔ５のタイミングで、Ａ／Ｄ変換制御信号ＳＣにパルス信号が出力される。図２（５）に示すように、例えば、このパルス信号の位置が設定値ＳＲを−１から＋３に変更することにより順次シフトする。従って、ノイズ特性に合わせてＡ／Ｄ変換制御信号ＳＣにおけるパルス信号の位置を適宜変えることができるので、座標入力装置における最適な座標検出可能期間を設定することができる。
【００３９】
上記したように、本発明によれば、表示制御回路１が、水平期間中の一定の期間、表示制御信号ＤＣをマスクして表示制御信号ＤＣが変化することによって発生するノイズを押さえる。それと共に、表示制御回路１が、ノイズ特性に合わせたタイミング設定部８の設定に基づいて、マスク状態に対応した座標検出可能状態を示すＡ／Ｄ変換制御信号ＳＣを発生して、ノイズを押さえている期間に対応した座標検出可能期間をＡ／Ｄ変換部３に知らせる。Ａ／Ｄ変換部３は、このＡ／Ｄ変換制御信号ＳＣに従ってＡ／Ｄ変換制御部１４がＡ／Ｄコンバータ１３を起動し、タブレット５により検出されたアナログ座標信号ＴＡをデジタルに変換してデジタル座標信号ＣＤを出力する。
【００４０】
従って、ソフトウェアによるポーリングを行うことなく、座標検出可能期間が最適に自動設定され、ノイズの影響を受けることなく指示座標を正確かつ高速に検出することが可能となる。
【００４１】
（参考例）
以下に、参考例について説明するが、この参考例の基本構成は、図１に示した上記実施形態１と同じ構成であるため、ここでは相違する部分についてのみ説明する。
上記実施形態１の説明で既に述べたように、表示制御信号ＤＣは、データ転送クロックＣＬＤ、表示データＤＤ等の水平方向系表示信号と、ラッチパルスＬＰ、水平同期信号Ｈｓｙｎ、液晶交流化信号ＣＶ等の垂直方向系表示信号に分けられる。この垂直方向系表示信号は、液晶に供給する電圧を交流化させ液晶の劣化を防ぐための信号であること等により、これらの信号が変化する際には、特に大きなノイズが発生する。
【００４２】
これに対し、水平方向系表示信号に起因するノイズは、検出信号をグラウンドラインでシールドする等のハードウェア上でのノイズ対策を行うことにより、検出信号への影響がほとんど無視できるようになる。このため、上記した座標検出可能期間まで待たなくても、検出されたアナログ座標信号のＡ／ＤコンバータによるＡ／Ｄ変換を開始させることができ、この場合には、ソフトウェアを変更するだけで１水平期間中に複数回の座標検知を行うことが可能となる。
【００４３】
具体的には、図２（６）に示すように、１水平期間中に複数回のパルスを出力するＡ／Ｄ変換制御信号ＳＣ’を出力するように、レジスタ等からなるタイミング設定部８にタイミング設定信号ＳＲ’のカウント設定値を設定する。この設定値ＳＲ’と水平カウンタ１１のカウント値ＨＣとを比較回路９を用いて比較を行い、両者が一致したらＡ／Ｄ変換制御信号ＳＣ’にパルスを出力する構成とする。これにより、時間ｔ６、ｔ７のタイミングでＡ／Ｄ変換制御信号ＳＣ’に２つのパルス信号を出力することが可能となる。
【００４４】
即ち、上記ハードウェア上でのノイズ対策と併せてタイミング設定部の設定変更を行うこの実施形態２によれば、上記実施形態１では１水平期間中に１回しか座標検知を行えなかったものが、複数回行えるようになる。
【００４５】
尚、上述した各実施形態では、表示装置として液晶表示パネルと感圧型タブレットを用いる例を示したが、本発明はこれに限るものではなく、表示装置としてはＥＬ（エレクトロルミネッセンス）表示装置や他の方式の表示装置であってもよく、タブレットとしては静電誘導型や電磁誘導型などの他の方式であってもよい。
【００４６】
【発明の効果】
上記した本発明の座標入力装置によれば、表示制御回路により、表示装置における１ライン表示期間中の所定期間、表示制御信号をマスクして、表示制御信号が変化することによって発生するノイズを押さえると共に、ノイズ特性に合わせたタイミング設定部の設定に基づいて、マスク状態に対応した座標検出可能状態を示す制御信号を発生して、ノイズを押さえている期間に対応した座標検出可能期間をＡ／Ｄ変換部に知らせることができる。従って、Ａ／Ｄ変換部は、この制御信号に従って座標検出可能期間が最適に自動設定されるので、ノイズの影響を受けることなく座標検出手段により検出されたアナログ座標信号をデジタルに変換してデジタル座標信号を出力することができ、指示座標を正確かつ高速に検出することができる。
【００４７】
しかも、従来例のようなソフトウェアによるポーリングを行うことなく、自動的に最適なタイミングで座標検出可能期間を設定できるため、ポーリングにかかる時間をなくすことができ、ソフトウェア処理による待ち時間もなくすことができる。また、微妙なソフトチューニングをする必要もなくなるため、ソフトウェア開発にかかる期間を短縮できると共にコストも削減することができる。
【００４８】
加えて、表示クロックの周波数を高くする必要もないので、消費電力の増加を抑えることもできる。
【００４９】
更には、ハードウェア上でのノイズ対策と併せて、タイミング設定部の設定により、１ライン表示期間中に複数の制御信号を発生する構成とすると、１ライン表示期間中に複数回、指示座標を検出することが可能となるので、座標入力装置における座標検出にかかる時間を短縮することができ、情報処理機器等を用いた作業をより早くスムーズに処理することができるようになる。
【図面の簡単な説明】
【図１】本発明の座標入力装置の構成例を示すブロック図である。
【図２】本発明の座標入力装置における座標検出可能期間を規定する制御信号と、表示制御信号及びノイズとの関係を示すタイミングチャートである。
【図３】従来の座標入力装置の構成例を示すブロック図である。
【符号の説明】
１ 表示制御回路
２ 表示装置
３ Ａ／Ｄ変換部
４ ＣＰＵ
５ タブレット（座標検出手段）
６ 表示パネル
７ システムバス
８ タイミング設定部
９ 比較回路
１０ 表示系信号生成回路
１１ 水平カウンタ
１２ 垂直カウンタ
１３ Ａ／Ｄコンバータ
１４ Ａ／Ｄ変換制御部
１５，１６ 液晶ドライバ
Claims (1)
- 表示領域が複数本の表示ラインで構成され、各表示ラインが複数の画素で構成されており、各表示ラインに対して、一定の間隔で水平同期信号が出力される水平期間が設定されて、該水平期間内の水平走査期間に各表示ラインの表示が行われる表示装置と、
該表示装置上で指示された座標をアナログ座標信号として出力する座標検出手段と、
該表示装置における１ライン表示期間中の所定期間、表示制御信号をマスクするマスク状態および座標検出可能状態を示す制御信号を発生し、該制御信号に基づいて、該表示制御信号をマスクする表示制御回路と、
該表示制御回路にて発生した該制御信号に基づいてＡ／Ｄ変換器を起動し、該座標検出手段により検出された前記アナログ座標信号をデジタル信号に変換してデジタル座標信号を出力するＡ／Ｄ変換部とを有し、
前記表示制御回路は、１水平期間中に水平走査期間分と座標検出可能期間分のカウント値を一定の間隔でカウントする水平カウンタと、前記制御信号を発生するタイミングとなる該水平カウンタのカウント値が設定されるタイミング設定部と、該タイミング設定部で設定されたカウント値と該水平カウンタのカウント値とを比較して該水平カウンタのカウント値が該タイミング設定部に設定されたカウント値に等しくなった場合に前記制御信号を発生する比較回路とを有することを特徴とする座標入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15975898A JP3552085B2 (ja) | 1998-06-08 | 1998-06-08 | 座標入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15975898A JP3552085B2 (ja) | 1998-06-08 | 1998-06-08 | 座標入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11353117A JPH11353117A (ja) | 1999-12-24 |
| JP3552085B2 true JP3552085B2 (ja) | 2004-08-11 |
Family
ID=15700629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15975898A Expired - Fee Related JP3552085B2 (ja) | 1998-06-08 | 1998-06-08 | 座標入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3552085B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10042482B2 (en) | 2008-10-30 | 2018-08-07 | Samsung Electronics Co., Ltd. | Touch controller having increased sensing sensitivity, and display driving circuit and display device and system having the touch controller |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8604365B2 (en) * | 2008-01-03 | 2013-12-10 | Qualcomm Incorporated | Ultrasonic digitizer and host |
| JP5726606B2 (ja) * | 2011-04-13 | 2015-06-03 | 株式会社ジャパンディスプレイ | タッチ検出機能付き表示パネルおよびその駆動方法、駆動回路、ならびに電子機器 |
| JP5909296B2 (ja) * | 2015-04-01 | 2016-04-26 | 株式会社ジャパンディスプレイ | タッチ検出機能付き表示パネルおよびその駆動方法、駆動回路、ならびに電子機器 |
-
1998
- 1998-06-08 JP JP15975898A patent/JP3552085B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10042482B2 (en) | 2008-10-30 | 2018-08-07 | Samsung Electronics Co., Ltd. | Touch controller having increased sensing sensitivity, and display driving circuit and display device and system having the touch controller |
| US10254903B2 (en) | 2008-10-30 | 2019-04-09 | Samsung Electronics Co., Ltd. | Touch controller having increased sensing sensitivity, and display driving circuit and display device and system having the touch controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11353117A (ja) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9239644B2 (en) | Liquid crystal display device | |
| US6812915B2 (en) | Liquid crystal display device | |
| US11423685B2 (en) | Driving apparatus and operation method thereof | |
| US5945973A (en) | Position reader | |
| JP6612021B2 (ja) | 表示駆動装置及び表示装置 | |
| US5684505A (en) | Display device integrated with an input device | |
| US6008791A (en) | Automatic adjusting apparatus of multiscan display | |
| JP3552085B2 (ja) | 座標入力装置 | |
| JPH113070A (ja) | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 | |
| US6720946B2 (en) | Display device and interface circuit for the display device | |
| JP4017335B2 (ja) | 映像信号の有効期間検出回路 | |
| EP0381426A2 (en) | Apparatus for determining the position of a light pen on a display device | |
| US5757352A (en) | Image information control apparatus and display device | |
| JP3719974B2 (ja) | 液晶駆動装置 | |
| JP6532582B2 (ja) | 液晶モニタ、電子機器、制御方法、及びプログラム | |
| EP0519743B1 (en) | Image information control apparatus and display device | |
| KR100905337B1 (ko) | 게이트 구동 집적회로 및 그 초기화 방법 | |
| JP3267712B2 (ja) | 表示装置と表示方法 | |
| JPH0863288A (ja) | 入力一体型ディスプレイ装置 | |
| JP2628076B2 (ja) | 表示制御回路 | |
| JPH07295745A (ja) | 表示一体型タブレット装置 | |
| JP2004309961A (ja) | 液晶表示装置 | |
| JPH0782304B2 (ja) | 液晶表示装置 | |
| JP2001282191A (ja) | 表示装置及びインターフェイス回路 | |
| JPH09152939A (ja) | 位置読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |