JPH11353117A - 座標入力装置 - Google Patents

Abstract

(57)【要約】 【課題】 ソフトウェアによるポーリングを行うことな
く、座標検出可能期間を最適に自動設定することができ
ると共に、ノイズの影響を受けることなく指示座標を正
確かつ高速に検出することができる座標入力装置を提供
する。 【解決手段】 座標入力装置を、表示領域が複数本の表
示ラインで構成され、各表示ラインが複数の画素で構成
されている表示装置２と、この表示装置２上で指示され
た座標をアナログで検出する座標検出手段３と、表示装
置２における１ライン表示期間中の所定期間、表示制御
信号ＤＣをマスクすると共に、マスク状態に対応した座
標検出可能状態を示す制御信号ＳＣを発生する表示制御
回路１と、この表示制御回路１に設けられ、制御信号Ｓ
Ｃを発生するタイミングを設定するタイミング設定部８
と、制御信号ＳＣに基づいてＡ／Ｄ変換器１４を起動
し、座標検出手段３により検出されたアナログ座標信号
ＴＡをデジタルに変換してデジタル座標信号ＣＤを出力
するＡ／Ｄ変換部３とを有する構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理機器等に
用いられる入力装置に関し、より詳しくは表示装置にお
ける指示座標を検出するための座標入力装置に関する。

【０００２】

【従来の技術】一般に、表示装置における表示制御回路
では、表示中に水平同期信号を定期間隔（以下、この期
間を水平期間という。）で出力しており、この水平期間
のうち、表示回路によって規定されている水平走査期間
内で、表示データの供給を行っている。

【０００３】この水平期間においては、供給される表示
データやクロック信号等の表示制御信号が絶えず変化し
ているため、表示回路内で誘導電位等のノイズが発生す
る。このため、表示装置の座標入力装置がノイズの影響
を受けて指示座標を誤って検出するといった問題が生じ
ていた。

【０００４】こうした問題を解消した座標入力装置が、
特開平９−１９０２８３号公報に開示されている（以
下、従来例１という。）。図３に示すように、この従来
例１の座標入力装置３１では、座標入力のタイミングを
制御するタイミング回路２０が、インバータ２１、分周
回路２２、水平同期回路２３、期間検出回路２４、表示
データ供給回路２５及びＡＮＤ回路２６で構成されてい
る。分周回路２２は、インバータ２１により反転された
信号ＸＣＸの周波数を分周して分周信号である複数の基
準信号を作成し、水平同期回路２３及び期間検出回路２
４に供給する。また、分周回路２２から出力された信号
は、ＶＲＡＭにおける表示データを格納するアドレスを
指示する信号として用いられる。水平同期回路２３は上
記基準信号を計数し、予め定める数毎に水平同期信号Ｈ
ｓｙｎを出力する。期間検出回路２４は上記基準信号を
計数し、計数結果に基づいて１水平走査期間が終了し、
次の水平走査期間が始まるまでの間（以下、この期間を
座標検出可能期間という。）、ローレベルとなる検出信
号を出力する。この検出信号をＣＰＵ３６が読み出すこ
とにより、座標検出可能期間を知ることができる。従っ
て、座標入力装置３１がこの期間中に座標検出を行うこ
とにより、ノイズの影響を受けることなく指示座標を検
出することができる。

【０００５】

【発明が解決しようとする課題】上記従来例１による場
合には、Ａ／Ｄコンバータが座標信号であるアナログデ
ータを取り込み終わるまで、座標検出可能期間を確保し
て置かなければならない。しかしながら、水平期間は表
示回路の制約により一定時間に規定されており、１水平
期間の間隔内に水平走査期間と座標検出可能期間とがあ
るため、１水平期間中の座標検出可能期間を増やすと、
その分水平走査期間が短くなる。その場合には、表示ク
ロックの周波数を高くする必要があり、ベースとなる周
波数を高くした結果、消費電力が増えてしまうという問
題が生じる。

【０００６】従って、座標検出可能期間をできる限り短
く設定することが要求されるが、Ａ／Ｄコンバータがア
ナログデータを取り込むのに要する時間はＡ／Ｄコンバ
ータの性能により規定されるため、ある一定時間よりも
短くすることはできない。

【０００７】このため、座標検出可能期間とＡ／Ｄコン
バータがアナログデータを取り込む時間とをできる限り
同じ時間にすると共に、Ａ／Ｄ変換動作の開始タイミン
グを座標検出可能期間の開始時点に一致させる必要が生
じてくる。

【０００８】そこで、従来例１では、ＣＰＵがソフトウ
ェアにて水平同期信号に同期した検出信号のポーリング
を行って、座標検出可能期間を検知するようにしてい
る。この場合には、検出信号からＡ／Ｄコンバータがア
ナログデータの取り込みを開始するまでの期間を、微妙
なソフトチューニングを行って調整する必要がある。

【０００９】従って、ソフトウェアの開発作業が大きな
負担となり、設計期間が長期化して、コストアップ招く
ことになっていた。

【００１０】本発明は、こうした従来技術の課題を解決
するものであり、ソフトウェアによるポーリングを行う
ことなく、座標検出可能期間を最適に自動設定すること
ができると共に、ノイズの影響を受けることなく指示座
標を正確かつ高速に検出することができる座標入力装置
を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明の座標入力装置
は、表示領域が複数本の表示ラインで構成され、各表示
ラインが複数の画素で構成されている表示装置と、該表
示装置上で指示された座標をアナログで検出する座標検
出手段と、該表示装置における１ライン表示期間中の所
定期間、表示制御信号をマスクすると共に、マスク状態
に対応した座標検出可能状態を示す制御信号を発生する
表示制御回路と、該表示制御回路に設けられ、該制御信
号を発生するタイミングを設定するタイミング設定部
と、該制御信号に基づいてＡ／Ｄ変換器を起動し、該座
標検出手段により検出されたアナログ座標信号をデジタ
ルに変換してデジタル座標信号を出力するＡ／Ｄ変換部
とを有しており、そのことにより上記目的が達成され
る。

【００１２】好ましくは、前記タイミング設定部の設定
により、１ライン表示期間中に複数の制御信号を発生す
る構成とする。

【００１３】以下に、本発明の作用について説明する。

【００１４】上記構成によれば、表示制御回路が、表示
領域が複数本の表示ラインで構成された表示装置におけ
る１ライン表示期間中の所定期間、表示制御信号をマス
クして、表示制御信号が変化することによって発生する
ノイズを押さえる。それと共に、表示制御回路が、ノイ
ズ特性に合わせたタイミング設定部の設定に基づいて、
マスク状態に対応した座標検出可能状態を示す制御信号
を発生して、ノイズを押さえている期間に対応した座標
検出可能期間をＡ／Ｄ変換部に知らせる。Ａ／Ｄ変換部
は、この制御信号に従って座標検出手段により検出され
たアナログ座標信号をデジタルに変換してデジタル座標
信号を出力する。従って、ソフトウェアによるポーリン
グを行うことなく、座標検出可能期間が最適に自動設定
され、ノイズの影響を受けることなく指示座標を正確か
つ高速に検出することが可能となる。

【００１５】また、タイミング設定部の設定により、１
ライン表示期間中に複数の制御信号を発生する構成とす
ると、１ライン表示期間中に複数回、指示座標を検出す
ることが可能となる。

【００１６】

【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて具体的に説明する。

【００１７】（実施形態１）図１に本発明の座標入力装
置の構成例を示す。この座標入力装置は、表示装置２に
おいて、表示領域が複数本の表示ラインで構成され、各
表示ラインが複数の画素で構成されている表示パネル６
と、この表示パネル６に重ねて配置され、表示パネル６
上における押圧等の指示に対応した座標をアナログで検
出する座標検出手段としてのタブレット５と、この表示
パネル６における１水平期間中の所定期間、表示制御信
号ＤＣをマスクすると共に、マスク状態に対応した座標
検出可能状態を示す制御信号ＳＣを発生する表示制御回
路１と、この表示制御回路１に設けられ、制御信号ＳＣ
を発生するタイミングを設定するタイミング設定部８
と、制御信号ＳＣに基づいてＡ／Ｄ変換制御部１４がＡ
／Ｄコンバータ１３を起動し、タブレット５により検出
されたアナログ座標信号ＴＡをデジタルに変換してデジ
タル座標信号ＣＤを出力するＡ／Ｄ変換部３とによって
構成され、表示制御回路１及びＡ／Ｄ変換部３がシステ
ムバス７を介してＣＰＵ４に接続されている。

【００１８】次に、上記した座標入力装置の個々の構成
について更に詳しく説明する。

【００１９】まず、表示装置２について、その表示部分
が、例えばデューティ駆動方式の液晶表示パネル６であ
るとすると、この表示パネル６には複数の電極が設けら
れており、図示しない電源回路から供給される所定の電
位が各電極に印加される。この電極は、表示パネル６の
画素数によって１行又は１列の画素数分と同じ本数を持
ち、それぞれ液晶ドライバ１５，１６の出力が割り当て
られている。これらの液晶ドライバ１５，１６は、表示
制御回路１から表示制御信号ＤＣを受けとり、電極を介
して各画素にＯＮ，ＯＦＦの電圧を与え、これによって
画像が表示パネル６上で表示される。

【００２０】ここで、表示制御信号ＤＣとは、水平走査
期間中に変化するデータ転送クロック信号ＣＬＴ、表示
データＤＤ等からなる水平方向系表示信号と、１水平期
間が終了するたびに変化するラッチパルスＬＰ、水平同
期信号Ｈｓｙｎ、及び液晶電圧交流化信号ＣＶ等によっ
て構成される垂直方向系表示信号とを総称する信号であ
る。

【００２１】タブレット５は、座標入力手段であって、
例えば押圧式のタブレットとしてペン又は指等により押
圧された箇所の座標をアナログ座標信号ＴＡとして出力
する。このアナログ座標信号ＴＡは、Ａ／Ｄ変換部３の
Ａ／Ｄコンバータ１３に入力されデジタルに変換されデ
ジタル座標信号ＣＤが検出される。尚、タブレット５に
おける座標の検出方法は、公知の技法として知られてい
るため、ここではその説明を省略する。

【００２２】このタブレット５は、円滑な操作性を確保
するため、通常、表示パネル６と一体型になっているこ
とが多い。従って、表示制御信号ＤＣが変化すると、表
示パネル６の表示回路内の静的であった電圧、つまり液
晶ドライバ１５，１６の出力である各画素の電極電圧が
変化して、誘導電位等に起因するノイズが発生する。即
ち、表示パネル６とタブレット５が一体型となっている
場合には、表示パネル６の表示回路とタブレット５とが
距離的に近い配置となっているため、特にノイズの影響
を受けやすくなる。

【００２３】表示制御回路１は、表示制御信号ＤＣを作
成する表示系信号生成回路１０と、Ａ／Ｄ変換制御信号
ＳＣを発生するタイミングを変更するためのタイミング
設定信号ＳＲの設定値を記憶するレジスタ等からなるタ
イミング設定部８と、このタイミング設定部８により規
定されるタイミング設定信号ＳＲと表示系信号生成回路
１０内の水平カウンタ１１の出力ＨＣとが入力されＡ／
Ｄ変換制御信号ＳＣを発生させる比較回路９とから構成
される。

【００２４】この表示系信号生成回路１０は、１水平期
間中、表示装置２により規定されるタイミングで表示制
御信号ＤＣを出力する回路であり、１水平期間中に一定
の間隔でカウントされる水平カウンタ１１と、１水平期
間が終了すると逐次カウントされる垂直カウンタ１２と
を有し、システムバス７を介してＣＰＵ４に接続されて
おり、表示制御信号ＰＤが入力される。また、タイミン
グ設定部８は、システムバス７を介してＣＰＵ４に接続
されており、ＣＰＵ４からの指令信号ＳＴにより、設定
値ＳＲが入力され記憶される。

【００２５】次に、上記した本発明の座標入力装置に関
する各部の動作について以下に説明する。

【００２６】１水平期間中には、上記したように水平走
査期間と座標検出可能期間とがある。このため水平カウ
ンタ１１は、表示パネル６の水平方向の画素数に相当す
る水平走査期間分と座標検出可能期間分とをカウントす
る。垂直カウンタ１２は、表示パネル６の垂直方向の画
素数分をカウントする。

【００２７】表示パネル６の仕様によって異なるが、通
常のデューティ駆動による液晶表示パネルの場合には１
フレーム周波数は７０Ｈｚ程度に設定される。この１フ
レーム周波数とは、表示パネル６のすべての画素を走査
する周波数をいい、１画面描画時間の逆数で表される。
従って、この場合は、垂直カウンタ１２がカウントアッ
プされ元の値に戻るまでの時間は１／７０（秒）にな
る。

【００２８】本発明の座標入力装置における水平表示動
作は、具体的には、まず水平カウンタ１１の出力ＨＣが
所定のカウント値（例えば０）になったら、表示制御回
路１が水平同期信号Ｈｓｙｎを出力し、その後水平走査
期間中に水平方向系表示信号であるデータ転送クロック
ＣＬＴ及び表示クロックＣＬＤを出力する。次に、水平
カウンタ１１の出力ＨＣが水平走査期間の終了を示すカ
ウント値になったら、座標検出可能期間に入り、この期
間中は表示制御信号ＤＣを例えばローレベルに固定しマ
スク状態とする。次に、座標検出可能期間が終了した
ら、即ち１水平期間が終了したら垂直カウンタ１２をカ
ウントアップさせ、水平カウンタ１１のカウント値を元
に戻し、垂直方向系表示信号である水平同期信号Ｈｓｙ
ｎ、ラッチパルスＬＰ、液晶交流化信号ＣＶを出力す
る。上記の水平表示動作を垂直カウンタ１２のカウント
数分繰り返すことにより、１画面の表示を行う。

【００２９】このような表示動作にあっては、表示系信
号生成回路１０の水平カウンタ１１の出力ＨＣを参照す
ることにより、水平走査期間及び座標検出可能期間の開
始タイミングを検知することができる。これにより、座
標検出可能期間の開始タイミングを知らせるＡ／Ｄ変換
制御信号ＳＣの制御をすることが可能になる。

【００３０】例えば、タイミング設定部８は、Ａ／Ｄ変
換制御信号ＳＣを発生するタイミングを変更するための
タイミング設定信号ＳＲの設定値を、ＣＰＵ４からの指
令信号ＳＴによりシステムバス７を介して変更できるよ
うにする。これは、表示制御信号系以外に起因するノイ
ズが有った場合に、そのタイミングをずらしてアナログ
座標信号ＴＡのＡ／Ｄ変換を行うことができるようにす
るためである。

【００３１】具体的には、タイミング設定部８に設定し
た座標検出可能期間の開始タイミングとなる水平カウン
タ１１のカウント設定値ＳＲと、水平カウンタ１１の実
際のカウント値ＨＣとを比較回路９を用いて比較する構
成とし、表示動作中に水平カウンタ１１がカウントアッ
プされ、そのカウント値ＨＣが設定値ＳＲと同じになっ
た場合に、比較回路９からＡ／Ｄ変換制御信号ＳＣにパ
ルスを出力するようにする。このＡ／Ｄ変換制御信号Ｓ
Ｃは、Ａ／Ｄ変換開始のトリガを選択するレジスタ等か
らなるＡ／Ｄ変換制御部１４に入力される。尚、ＣＰＵ
４とＡ／Ｄ変換制御部１４とをシステムバス７を介して
接続し、ＣＰＵ４からのＡ／Ｄ変換制御信号ＳＣ２によ
っても、ソフトポーリングにより最適なタイミングを検
出して、Ａ／Ｄ変換の制御をできるようにすることも可
能である。

【００３２】このＡ／Ｄ変換制御部１４では、Ａ／Ｄコ
ンバータ１３を制御信号ＳＣ３により起動するのに、表
示制御回路１からのＡ／Ｄ変換制御信号ＳＣ、又はＣＰ
Ｕ４からのＡ／Ｄ変換制御信号ＳＣ２によるかを選択で
きる。例えば、表示制御回路１から接続されているＡ／
Ｄ変換制御信号ＳＣのトリガによってＡ／Ｄ変換を開始
するように設定を行うと、Ａ／Ｄ変換制御信号ＳＣが変
化するタイミングにて、自動的にＡ／Ｄ変換が行われ
る。他方、ＣＰＵ４からのＡ／Ｄ変換制御信号ＳＣ２に
より、Ａ／Ｄ変換を開始するように設定を行うと、ソフ
トポーリングにより最適なタイミングを検出して、Ａ／
Ｄ変換を開始することになる。

【００３３】上記Ａ／Ｄコンバータ１３及びＡ／Ｄ変換
制御部１４を有するＡ／Ｄ変換部３は、Ａ／Ｄコンバー
タ１３がＡ／Ｄ変換を終了したことを知らせるためのＡ
／Ｄ変換終了信号ＣＴをシステムバス７を介してＣＰＵ
４に出力すると共に、デジタル座標信号ＣＤをシステム
バス７を介してＣＰＵ４に出力する構成になっている。
従って、タブレット５から出力されたアナログ座標信号
ＴＡは、Ａ／Ｄコンバータ１３に入力され、アナログ信
号からデジタル信号に変換される。Ａ／Ｄ変換が終了す
ると、Ａ／Ｄ変換部３がＡ／Ｄ変換終了信号ＣＴにより
ＣＰＵ４にＡ／Ｄ変換が終了したことを知らせる。ＣＰ
Ｕ４は、Ａ／Ｄ変換終了信号ＣＴを受け取った後、Ａ／
Ｄ変換したデジタル座標信号ＣＤをシステムバス７を介
して読み出す。

【００３４】次に、図２に基づいて、本発明の座標入力
装置における座標検出可能期間を規定する制御信号と、
表示制御信号及びノイズとの関係について説明する。

【００３５】図２（１）に示す液晶電源交流化信号ＣＶ
は、表示パネル６に印加する電圧の極性を所定時間ごと
に変化させるための信号であり、この実施形態１では、
１水平期間ごとに時間ｔ１のタイミングで信号レベルが
切り替わる。その際、図２（４）に示すように、タブレ
ットのアナログ座標信号ＴＡに大きな電源ノイズＮＳ１
が発生する。

【００３６】また、図２（２）に示す水平同期信号Ｈｓ
ｙｎについても、その立ち上がりエッジが発生する時間
ｔ２において、図２（４）に示すようにタブレットのア
ナログ座標信号ＴＡに大きなノイズＮＳ２が発生する。
これらのノイズＮＳ１及びＮＳ２は垂直方向系表示信号
に起因するものである。

【００３７】図２（３）に示すデータ転送クロックＣＬ
Ｔは、水平走査期間の始まりである時間ｔ３から座標検
出可能期間の始まりである時間ｔ４まで出力される。こ
のときに発生するノイズＮＳ３は水平方向系表示信号に
より起因するノイズであり、上記垂直方向系表示信号に
よるノイズＮＳ１及びＮＳ２に比べノイズレベルが小さ
い。

【００３８】図２（５）に示す座標検出可能期間を規定
するＡ／Ｄ変換制御信号ＳＣは、タイミング設定部８の
設定値ＳＲと、水平カウンタ１１のカウント値ＨＣとが
一致した時間ｔ５のタイミングで、Ａ／Ｄ変換制御信号
ＳＣにパルス信号が出力される。図２（５）に示すよう
に、例えば、このパルス信号の位置が設定値ＳＲを−１
から＋３に変更することにより順次シフトする。従っ
て、ノイズ特性に合わせてＡ／Ｄ変換制御信号ＳＣにお
けるパルス信号の位置を適宜変えることができるので、
座標入力装置における最適な座標検出可能期間を設定す
ることができる。

【００３９】上記したように、本発明によれば、表示制
御回路１が、水平期間中の一定の期間、表示制御信号Ｄ
Ｃをマスクして表示制御信号ＤＣが変化することによっ
て発生するノイズを押さえる。それと共に、表示制御回
路１が、ノイズ特性に合わせたタイミング設定部８の設
定に基づいて、マスク状態に対応した座標検出可能状態
を示すＡ／Ｄ変換制御信号ＳＣを発生して、ノイズを押
さえている期間に対応した座標検出可能期間をＡ／Ｄ変
換部３に知らせる。Ａ／Ｄ変換部３は、このＡ／Ｄ変換
制御信号ＳＣに従ってＡ／Ｄ変換制御部１４がＡ／Ｄコ
ンバータ１３を起動し、タブレット５により検出された
アナログ座標信号ＴＡをデジタルに変換してデジタル座
標信号ＣＤを出力する。

【００４０】従って、ソフトウェアによるポーリングを
行うことなく、座標検出可能期間が最適に自動設定さ
れ、ノイズの影響を受けることなく指示座標を正確かつ
高速に検出することが可能となる。

【００４１】（実施形態２）以下に、実施形態２につい
て説明するが、実施形態２の基本構成は、図１に示した
上記実施形態１と同じ構成であるため、ここでは相違す
る部分についてのみ説明する。上記実施形態１の説明で
既に述べたように、表示制御信号ＤＣは、データ転送ク
ロックＣＬＤ、表示データＤＤ等の水平方向系表示信号
と、ラッチパルスＬＰ、水平同期信号Ｈｓｙｎ、液晶交
流化信号ＣＶ等の垂直方向系表示信号に分けられる。こ
の垂直方向系表示信号は、液晶に供給する電圧を交流化
させ液晶の劣化を防ぐための信号であること等により、
これらの信号が変化する際には、特に大きなノイズが発
生する。

【００４２】これに対し、水平方向系表示信号に起因す
るノイズは、検出信号をグラウンドラインでシールドす
る等のハードウェア上でのノイズ対策を行うことによ
り、検出信号への影響がほとんど無視できるようにな
る。このため、上記した座標検出可能期間まで待たなく
ても、検出されたアナログ座標信号のＡ／Ｄコンバータ
によるＡ／Ｄ変換を開始させることができ、この場合に
は、ソフトウェアを変更するだけで１水平期間中に複数
回の座標検知を行うことが可能となる。

【００４３】具体的には、図２（６）に示すように、１
水平期間中に複数回のパルスを出力するＡ／Ｄ変換制御
信号ＳＣ’を出力するように、レジスタ等からなるタイ
ミング設定部８にタイミング設定信号ＳＲ’のカウント
設定値を設定する。この設定値ＳＲ’と水平カウンタ１
１のカウント値ＨＣとを比較回路９を用いて比較を行
い、両者が一致したらＡ／Ｄ変換制御信号ＳＣ’にパル
スを出力する構成とする。これにより、時間ｔ６、ｔ７
のタイミングでＡ／Ｄ変換制御信号ＳＣ’に２つのパル
ス信号を出力することが可能となる。

【００４４】即ち、上記ハードウェア上でのノイズ対策
と併せてタイミング設定部の設定変更を行うこの実施形
態２によれば、上記実施形態１では１水平期間中に１回
しか座標検知を行えなかったものが、複数回行えるよう
になる。

【００４５】尚、上述した各実施形態では、表示装置と
して液晶表示パネルと感圧型タブレットを用いる例を示
したが、本発明はこれに限るものではなく、表示装置と
してはＥＬ（エレクトロルミネッセンス）表示装置や他
の方式の表示装置であってもよく、タブレットとしては
静電誘導型や電磁誘導型などの他の方式であってもよ
い。

【００４６】

【発明の効果】上記した本発明の座標入力装置によれ
ば、表示制御回路により、表示装置における１ライン表
示期間中の所定期間、表示制御信号をマスクして、表示
制御信号が変化することによって発生するノイズを押さ
えると共に、ノイズ特性に合わせたタイミング設定部の
設定に基づいて、マスク状態に対応した座標検出可能状
態を示す制御信号を発生して、ノイズを押さえている期
間に対応した座標検出可能期間をＡ／Ｄ変換部に知らせ
ることができる。従って、Ａ／Ｄ変換部は、この制御信
号に従って座標検出可能期間が最適に自動設定されるの
で、ノイズの影響を受けることなく座標検出手段により
検出されたアナログ座標信号をデジタルに変換してデジ
タル座標信号を出力することができ、指示座標を正確か
つ高速に検出することができる。

【００４７】しかも、従来例のようなソフトウェアによ
るポーリングを行うことなく、自動的に最適なタイミン
グで座標検出可能期間を設定できるため、ポーリングに
かかる時間をなくすことができ、ソフトウェア処理によ
る待ち時間もなくすことができる。また、微妙なソフト
チューニングをする必要もなくなるため、ソフトウェア
開発にかかる期間を短縮できると共にコストも削減する
ことができる。

【００４８】加えて、表示クロックの周波数を高くする
必要もないので、消費電力の増加を抑えることもでき
る。

【００４９】更には、ハードウェア上でのノイズ対策と
併せて、タイミング設定部の設定により、１ライン表示
期間中に複数の制御信号を発生する構成とすると、１ラ
イン表示期間中に複数回、指示座標を検出することが可
能となるので、座標入力装置における座標検出にかかる
時間を短縮することができ、情報処理機器等を用いた作
業をより早くスムーズに処理することができるようにな
る。

【図面の簡単な説明】

【図１】本発明の座標入力装置の構成例を示すブロック
図である。

【図２】本発明の座標入力装置における座標検出可能期
間を規定する制御信号と、表示制御信号及びノイズとの
関係を示すタイミングチャートである。

【図３】従来の座標入力装置の構成例を示すブロック図
である。

【符号の説明】

１ 表示制御回路 ２ 表示装置 ３ Ａ／Ｄ変換部 ４ ＣＰＵ ５ タブレット（座標検出手段） ６ 表示パネル ７ システムバス ８ タイミング設定部 ９ 比較回路 １０ 表示系信号生成回路 １１ 水平カウンタ １２ 垂直カウンタ １３ Ａ／Ｄコンバータ １４ Ａ／Ｄ変換制御部 １５，１６ 液晶ドライバ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 表示領域が複数本の表示ラインで構成さ
   れ、各表示ラインが複数の画素で構成されている表示装
   置と、 該表示装置上で指示された座標をアナログで検出する座
   標検出手段と、 該表示装置における１ライン表示期間中の所定期間、表
   示制御信号をマスクすると共に、マスク状態に対応した
   座標検出可能状態を示す制御信号を発生する表示制御回
   路と、 該表示制御回路に設けられ、該制御信号を発生するタイ
   ミングを設定するタイミング設定部と、 該制御信号に基づいてＡ／Ｄ変換器を起動し、該座標検
   出手段により検出されたアナログ座標信号をデジタルに
   変換してデジタル座標信号を出力するＡ／Ｄ変換部とを
   有する座標入力装置。
2. 【請求項２】 前記タイミング設定部の設定により、１
   ライン表示期間中に複数の制御信号を発生する構成とし
   た請求項１記載の座標入力装置。