JP2624042B2 - サージ吸収部品 - Google Patents
サージ吸収部品Info
- Publication number
- JP2624042B2 JP2624042B2 JP3207390A JP20739091A JP2624042B2 JP 2624042 B2 JP2624042 B2 JP 2624042B2 JP 3207390 A JP3207390 A JP 3207390A JP 20739091 A JP20739091 A JP 20739091A JP 2624042 B2 JP2624042 B2 JP 2624042B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- surge absorbing
- varistor
- output
- surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、サージ吸収部品、更
に詳しくは、外来の電圧サージと電流サージを共に抑制
することができると共に、通常の信号伝送には支障をお
よぼさないようにしたサージ吸収部品に関するものであ
る。
に詳しくは、外来の電圧サージと電流サージを共に抑制
することができると共に、通常の信号伝送には支障をお
よぼさないようにしたサージ吸収部品に関するものであ
る。
【０００２】
【従来の技術】信号ラインに侵入する外来サージ対策と
して、図６に示すように、信号ラインＡ−Ａ′に一般の
バリスタ素子１を取付けた場合、電圧サージＶは、バリ
スタ素子１によって抑制することができるものの電流サ
ージＩは抑制できないという欠点がある。
して、図６に示すように、信号ラインＡ−Ａ′に一般の
バリスタ素子１を取付けた場合、電圧サージＶは、バリ
スタ素子１によって抑制することができるものの電流サ
ージＩは抑制できないという欠点がある。
【０００３】そこで、電圧サージだけでなく電流サージ
をも抑制するために、図７に示すように、抵抗内蔵の三
端子サージ吸収部品が提案されている。
をも抑制するために、図７に示すように、抵抗内蔵の三
端子サージ吸収部品が提案されている。
【０００４】このサージ吸収部品は、図７（ａ）に示す
ように、バリスタ基板２の表面に入力電極３と出力電極
４を分割して設け、この入力電極３と出力電極４間に抵
抗素子５を取付けると共に、図７（ｂ）のように、バリ
スタ基板２の裏面側に、上記入力電極３および出力電極
４とバリスタ基板２を挾んで相対向する大きさのアース
電極６を設け、入力電極３と出力電極４およびアース電
極６の各々にリード端子７，８，９を接続した構造にな
っている。
ように、バリスタ基板２の表面に入力電極３と出力電極
４を分割して設け、この入力電極３と出力電極４間に抵
抗素子５を取付けると共に、図７（ｂ）のように、バリ
スタ基板２の裏面側に、上記入力電極３および出力電極
４とバリスタ基板２を挾んで相対向する大きさのアース
電極６を設け、入力電極３と出力電極４およびアース電
極６の各々にリード端子７，８，９を接続した構造にな
っている。
【０００５】
【発明が解決しようとする課題】ところで上記した従来
のサージ吸収部品は、アース電極６が入力電極３及び出
力電極４の両者にわたって対向するように設けられてい
るため、図８の等価回路に示すように、抵抗素子５を挾
んで二個のバリスタ素子１０，１１が存在することにな
り、これにより出力電極４側のバリスタ素子１１が持つ
静電容量Ｃ２と抵抗素子５の抵抗値Ｒの時定数により、
図９に示したように、信号ラインを伝送させたい信号波
形が弱るか伝送できなくなるという問題がある。
のサージ吸収部品は、アース電極６が入力電極３及び出
力電極４の両者にわたって対向するように設けられてい
るため、図８の等価回路に示すように、抵抗素子５を挾
んで二個のバリスタ素子１０，１１が存在することにな
り、これにより出力電極４側のバリスタ素子１１が持つ
静電容量Ｃ２と抵抗素子５の抵抗値Ｒの時定数により、
図９に示したように、信号ラインを伝送させたい信号波
形が弱るか伝送できなくなるという問題がある。
【０００６】そこで、この発明は、上記のような問題点
を解決するため、電圧サージと電流サージを共に除去で
きると共に、信号の伝送には支障を与えることのないサ
ージ吸収部品を提供することを目的とする。
を解決するため、電圧サージと電流サージを共に除去で
きると共に、信号の伝送には支障を与えることのないサ
ージ吸収部品を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記のような課題を解決
するため、この発明は、バリスタ基板の一面側に入力電
極と出力電極を分割して設け、分割された入力電極と出
力電極間に抵抗素子を設け、前記バリスタ基板の他面側
に、バリスタ基板を挟んで入力電極のみと相対向するア
ース電極を設けた構成を採用したものである。
するため、この発明は、バリスタ基板の一面側に入力電
極と出力電極を分割して設け、分割された入力電極と出
力電極間に抵抗素子を設け、前記バリスタ基板の他面側
に、バリスタ基板を挟んで入力電極のみと相対向するア
ース電極を設けた構成を採用したものである。
【０００８】
【作用】バリスタ基板の一面側に入力電極と出力電極を
分割して設け、分割された入力電極と出力電極間に抵抗
素子を設け、前記バリスタ基板の他面側に、バリスタ基
板を挟んで入力電極のみと相対向するアース電極を設け
たので、対向する入力電極とアース電極間に形成された
バリスタ素子と、出力電極側に設けられた抵抗素子を有
するサージ吸収部品となり、電圧サージと電流サージを
共に吸収できると共に、抵抗素子と連なる出力電極側に
はバリスタ素子による容量の発生がなく、通常の信号伝
送には支障を与えることがない。
分割して設け、分割された入力電極と出力電極間に抵抗
素子を設け、前記バリスタ基板の他面側に、バリスタ基
板を挟んで入力電極のみと相対向するアース電極を設け
たので、対向する入力電極とアース電極間に形成された
バリスタ素子と、出力電極側に設けられた抵抗素子を有
するサージ吸収部品となり、電圧サージと電流サージを
共に吸収できると共に、抵抗素子と連なる出力電極側に
はバリスタ素子による容量の発生がなく、通常の信号伝
送には支障を与えることがない。
【０００９】
【実施例】以下、この発明の実施例を添付図面の図１乃
至図５に基づいて説明する。
至図５に基づいて説明する。
【００１０】図１に示す第１の実施例において、図１
（ａ）に示すようにバリスタ基板２１の表面に入力電極
２２と出力電極２３を両側に分割して設け、分割された
入力電極２２と出力電極２３間に抵抗素子２４が設けら
れ、入力電極２２には入力端子２５が、出力電極２３に
は出力端子２６が各々接続されている。
（ａ）に示すようにバリスタ基板２１の表面に入力電極
２２と出力電極２３を両側に分割して設け、分割された
入力電極２２と出力電極２３間に抵抗素子２４が設けら
れ、入力電極２２には入力端子２５が、出力電極２３に
は出力端子２６が各々接続されている。
【００１１】前記バリスタ基板２１の裏面には図１
（ｂ）のように、バリスタ基板２１を挾んで入力電極２
２のみと相対向するアース電極２７を設け、このアース
電極２７にアース端子２８が接続されている。
（ｂ）のように、バリスタ基板２１を挾んで入力電極２
２のみと相対向するアース電極２７を設け、このアース
電極２７にアース端子２８が接続されている。
【００１２】上記した出力電極２３は、出力端子２６及
び抵抗素子２４を接続するだけのために用いられ、その
電極面積は入力電極２２に比べて小さく形成されている
と共に、アース電極２７は入力電極２２と相対向する面
積にアース端子２８を接続する部分を設けた大きさに形
成され、出力電極２３とは相対向していない。
び抵抗素子２４を接続するだけのために用いられ、その
電極面積は入力電極２２に比べて小さく形成されている
と共に、アース電極２７は入力電極２２と相対向する面
積にアース端子２８を接続する部分を設けた大きさに形
成され、出力電極２３とは相対向していない。
【００１３】上記のような構造のサージ吸収部品は、バ
リスタ基板２１を挾んで入力電極２２とアース電極２７
が相対向し、出力電極２３は単独で独立しているため、
図２の等価回路で示すように、入力電極２２とアース電
極２７間に形成されたバリスタ素子２９と、抵抗素子２
４を有する構造になる。
リスタ基板２１を挾んで入力電極２２とアース電極２７
が相対向し、出力電極２３は単独で独立しているため、
図２の等価回路で示すように、入力電極２２とアース電
極２７間に形成されたバリスタ素子２９と、抵抗素子２
４を有する構造になる。
【００１４】次に図３（ａ），（ｂ）に示す第２の実施
例は、第１の実施例に比べてアース電極２７の面積を小
さくし、アース端子２８を入力端子２５に接近させるよ
うにしたものである。
例は、第１の実施例に比べてアース電極２７の面積を小
さくし、アース端子２８を入力端子２５に接近させるよ
うにしたものである。
【００１５】このようにすることにより、アース電極２
７のオフセット量を増やし、アース電極２７と出力電極
２３の間に発生しがちなストレー容量を小さくすること
ができ、更に端子２５，２８間と端子２６，２８間の間
隔が相違することにより部品に方向性が生じ、誤接続を
防ぐことができる。
７のオフセット量を増やし、アース電極２７と出力電極
２３の間に発生しがちなストレー容量を小さくすること
ができ、更に端子２５，２８間と端子２６，２８間の間
隔が相違することにより部品に方向性が生じ、誤接続を
防ぐことができる。
【００１６】図４（ａ），（ｂ）に示す第３の実施例
は、入力電極２２の上部に延長部２２ａを設け、この延
長部２２ａの下方位置に分離して設けた出力電極２３と
上記延長部２２ａの間に抵抗素子２４を設けたものであ
る。
は、入力電極２２の上部に延長部２２ａを設け、この延
長部２２ａの下方位置に分離して設けた出力電極２３と
上記延長部２２ａの間に抵抗素子２４を設けたものであ
る。
【００１７】図５（ａ），（ｂ）に示す第４の実施例
は、バリスタ基板２１の表面に、抵抗用材料をペースト
塗布し、焼付けて形成した抵抗素子２４ｃを設けたもの
である。この抵抗素子２４ｃの一方端部は入力電極２２
に重なっており、他方端部には同じく塗布、焼付等によ
り形成された出力電極２３ｃが設けられ、この出力電極
２３ｃに出力端子２６が接続している。
は、バリスタ基板２１の表面に、抵抗用材料をペースト
塗布し、焼付けて形成した抵抗素子２４ｃを設けたもの
である。この抵抗素子２４ｃの一方端部は入力電極２２
に重なっており、他方端部には同じく塗布、焼付等によ
り形成された出力電極２３ｃが設けられ、この出力電極
２３ｃに出力端子２６が接続している。
【００１８】なお、第２実施例乃至第４実施例において
も図２で示した等価回路になると共に、何れの実施例
も、用いるバリスタ基板２１の組成、各電極の材質及び
形成方法、抵抗素子の種類と形成方法は自由に選択すれ
ばよい。
も図２で示した等価回路になると共に、何れの実施例
も、用いるバリスタ基板２１の組成、各電極の材質及び
形成方法、抵抗素子の種類と形成方法は自由に選択すれ
ばよい。
【００１９】この発明のサージ吸収部品は、上記のよう
な構成であり、バリスタ基板に一つのバリスタ素子と、
抵抗素子を設けた構造になり、電圧サージと電流サージ
を共に除去して内部回路の保護を図ると共に、バリスタ
素子が持つ静電容量によって伝送させたい信号波形を弱
めることがなく通常の信号伝送に支障を及ぼさない。
な構成であり、バリスタ基板に一つのバリスタ素子と、
抵抗素子を設けた構造になり、電圧サージと電流サージ
を共に除去して内部回路の保護を図ると共に、バリスタ
素子が持つ静電容量によって伝送させたい信号波形を弱
めることがなく通常の信号伝送に支障を及ぼさない。
【００２０】
【効果】以上のように、この発明によると、信号ライン
に侵入する電圧サージと電流サージを共に除去すること
ができると同時に信号の伝送には支障を与えることがな
いという効果がある。
に侵入する電圧サージと電流サージを共に除去すること
ができると同時に信号の伝送には支障を与えることがな
いという効果がある。
【図１】（ａ）はこの発明に係るサージ吸収部品の第１
の実施例を示す正面図、（ｂ）はその背面図である。
の実施例を示す正面図、（ｂ）はその背面図である。
【図２】この発明に係るサージ吸収部品の第１の実施例
の等価回路図である。
の等価回路図である。
【図３】（ａ）はこの発明に係るサージ吸収部品の第２
の実施例を示す正面図、（ｂ）はその背面図である。
の実施例を示す正面図、（ｂ）はその背面図である。
【図４】（ａ）はこの発明に係るサージ吸収部品の第３
の実施例を示す正面図、（ｂ）はその背面図である。
の実施例を示す正面図、（ｂ）はその背面図である。
【図５】（ａ）はこの発明に係るサージ吸収部品の第４
の実施例を示す正面図、（ｂ）はその背面図である。
の実施例を示す正面図、（ｂ）はその背面図である。
【図６】従来の電圧サージ吸収を行なう回路図である。
【図７】（ａ）は従来のサージ吸収部品を示す正面図、
（ｂ）はその背面図である。
（ｂ）はその背面図である。
【図８】従来のサージ吸収部品の等価回路図である。
【図９】信号波形の変化を示す説明図である。
２１ バリスタ基板 ２２ 入力電極 ２３ 出力電極 ２４ 抵抗素子 ２５ 入力端子 ２６ 出力端子 ２７ アース電極 ２８ アース端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上山 昌則 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 昭61−102005（ＪＰ，Ａ) 特開 平５−14104（ＪＰ，Ａ) 実開 昭58−99803（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 バリスタ基板の一面側に入力電極と出力
電極を分割して設け、分割された入力電極と出力電極間
に抵抗素子を設け、前記バリスタ基板の他面側に、バリ
スタ基板を挟んで入力電極のみと相対向するアース電極
を設けたサージ吸収部品。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3207390A JP2624042B2 (ja) | 1991-07-23 | 1991-07-23 | サージ吸収部品 |
| US07/913,956 US5386335A (en) | 1991-07-18 | 1992-07-17 | Surge absorber |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3207390A JP2624042B2 (ja) | 1991-07-23 | 1991-07-23 | サージ吸収部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529114A JPH0529114A (ja) | 1993-02-05 |
| JP2624042B2 true JP2624042B2 (ja) | 1997-06-25 |
Family
ID=16538951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3207390A Expired - Lifetime JP2624042B2 (ja) | 1991-07-18 | 1991-07-23 | サージ吸収部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624042B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005084533A (ja) | 2003-09-10 | 2005-03-31 | Seiko Epson Corp | 現像装置、画像形成装置、コンピュータシステム、及び、シール補助部材 |
| JP2005277362A (ja) * | 2003-10-01 | 2005-10-06 | Mitsubishi Materials Corp | 複合素子 |
| TW200539196A (en) | 2004-05-18 | 2005-12-01 | Mitsubishi Materials Corp | Compound device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5899803U (ja) * | 1981-12-26 | 1983-07-07 | 松下電器産業株式会社 | 複合形定電圧部品 |
-
1991
- 1991-07-23 JP JP3207390A patent/JP2624042B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529114A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2624042B2 (ja) | サージ吸収部品 | |
| JP3097332B2 (ja) | 積層型チップバリスタ | |
| JP3175116B2 (ja) | 圧電フィルタ | |
| JP3319879B2 (ja) | 半導体装置 | |
| JPH0514103A (ja) | ノイズフイルタ | |
| JPH0529113A (ja) | サージ吸収部品 | |
| JPH0792448A (ja) | 液晶表示装置の入力保護回路 | |
| JPH06237124A (ja) | 差動増幅器の入力保護回路 | |
| JP3118966B2 (ja) | 積層型チップバリスタ | |
| JPS5838614Y2 (ja) | 集積回路用基板 | |
| JPH0229785Y2 (ja) | ||
| JPH05299212A (ja) | サージ吸収部品 | |
| JPH0590003A (ja) | チツプ抵抗器 | |
| JPS60205980A (ja) | チツプ形サ−ジ吸収器 | |
| JPH0580116B2 (ja) | ||
| JPS60250419A (ja) | 定電圧電源回路 | |
| JPH06224367A (ja) | 集積回路 | |
| JPH03233992A (ja) | 厚膜印刷基板 | |
| JPS62144303A (ja) | 静電気吸収器 | |
| JPS6071104U (ja) | 電圧非直線抵抗体 | |
| JP2000228824A (ja) | 静電気対策回路 | |
| JPS60244105A (ja) | 増幅回路 | |
| JPH0514104A (ja) | ノイズフイルタ | |
| JPS6150306A (ja) | チツプ形サ−ジノイズ吸収器 | |
| JPS60151987A (ja) | チツプ型サ−ジ吸収器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 15 |