JP2611483B2 - 複数pcの並列制御装置 - Google Patents
複数pcの並列制御装置Info
- Publication number
- JP2611483B2 JP2611483B2 JP2074522A JP7452290A JP2611483B2 JP 2611483 B2 JP2611483 B2 JP 2611483B2 JP 2074522 A JP2074522 A JP 2074522A JP 7452290 A JP7452290 A JP 7452290A JP 2611483 B2 JP2611483 B2 JP 2611483B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- control
- input
- input request
- request information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 claims description 35
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 description 29
- 230000008569 process Effects 0.000 description 24
- 238000012546 transfer Methods 0.000 description 21
- 238000013461 design Methods 0.000 description 15
- 238000007726 management method Methods 0.000 description 15
- 238000012790 confirmation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、制御対象となる設備(トランスファーマシ
ン等)を、複数のPCの並列処理により制御する複数PCの
並列制御装置に関する。
ン等)を、複数のPCの並列処理により制御する複数PCの
並列制御装置に関する。
[従来の技術] 従来より、複数のステーションからなるトランスファ
ーマシンにおいては、各ステーションごとあるいは各ス
テーションのユニットごとに、PCを置く構成が考えられ
ており、例えば特開昭57-79504号の如く、PCの並列運転
処理の提案がなされている。
ーマシンにおいては、各ステーションごとあるいは各ス
テーションのユニットごとに、PCを置く構成が考えられ
ており、例えば特開昭57-79504号の如く、PCの並列運転
処理の提案がなされている。
こうした複数のPCを使用して設備を制御するシステム
においては、各PC間のインタロック信号の授受が必要に
なる。こうしたインタロック信号の授受には、交信相
手のPC,やりとりする入出力点数及び各PCを区別す
る符号(例えば番号)をPC内に設定し、内部の回路でリ
ンクリレーを使用するといった手法が採られている。こ
れによって、必要な信号が自分から他へ、また、他から
自分へという具合いに送受信できる。
においては、各PC間のインタロック信号の授受が必要に
なる。こうしたインタロック信号の授受には、交信相
手のPC,やりとりする入出力点数及び各PCを区別す
る符号(例えば番号)をPC内に設定し、内部の回路でリ
ンクリレーを使用するといった手法が採られている。こ
れによって、必要な信号が自分から他へ、また、他から
自分へという具合いに送受信できる。
[発明が解決しようとする課題] しかし、従来のこうした装置では、上記した〜の
設定を、設計者や設備の組立作業者が、回路図等から判
断して行わなければならないため、その作業が極めて煩
雑で、制御プログラムの設計に長時間を要するという問
題があった。
設定を、設計者や設備の組立作業者が、回路図等から判
断して行わなければならないため、その作業が極めて煩
雑で、制御プログラムの設計に長時間を要するという問
題があった。
例えば、トランスファーの制御を司る総合部分に位置
するPC(総合部PC)は、全てのステーションに置かれた
PCとインタロック信号の授受が必要になるため、10のス
テーションを有し、それぞれに一つずつのPCを配置した
設備ならば、〜の設定を10台のPCに対して行なう必
要があり、極めて煩雑な作業が必要となる。この場合、
回路設計者等は、総合部PCのプログラムから、総合部PC
が受け取るべきインタロック信号を抽出し、インタロッ
ク信号の送出側となるPCのプログラムの必要箇所にイン
タロック信号の送出命令を設定しなければならなかっ
た。勿論、総合部PCとの間に限らず、各ステーション間
でも、インタロック信号に関する条件設定が必要であっ
た。この結果、設計者等は、常に全てのPCの制御プログ
ラムにおけるPC間の対応関係をチェックしなければなら
なかった。
するPC(総合部PC)は、全てのステーションに置かれた
PCとインタロック信号の授受が必要になるため、10のス
テーションを有し、それぞれに一つずつのPCを配置した
設備ならば、〜の設定を10台のPCに対して行なう必
要があり、極めて煩雑な作業が必要となる。この場合、
回路設計者等は、総合部PCのプログラムから、総合部PC
が受け取るべきインタロック信号を抽出し、インタロッ
ク信号の送出側となるPCのプログラムの必要箇所にイン
タロック信号の送出命令を設定しなければならなかっ
た。勿論、総合部PCとの間に限らず、各ステーション間
でも、インタロック信号に関する条件設定が必要であっ
た。この結果、設計者等は、常に全てのPCの制御プログ
ラムにおけるPC間の対応関係をチェックしなければなら
なかった。
このため、従来の装置においては、トランスファーマ
シンの各部が正常に動作する様になるまでに非常に手間
がかかるという問題があり、フレキシブルで短納期の設
計が困難であり、コスト的にも不利なものとなってい
た。
シンの各部が正常に動作する様になるまでに非常に手間
がかかるという問題があり、フレキシブルで短納期の設
計が困難であり、コスト的にも不利なものとなってい
た。
そこで、本発明の複数PCの並列制御装置は、かかる課
題を解決し、インタロック信号の設定等の煩雑な作業を
自動化し、フレキシブルで短納期かつ低コストの設計を
可能とすることを目的としている。
題を解決し、インタロック信号の設定等の煩雑な作業を
自動化し、フレキシブルで短納期かつ低コストの設計を
可能とすることを目的としている。
[課題を解決するための手段] 前記目的を達するためになされた本発明の複数PCの並
列制御装置は、第1図に例示する様に、 制御対象となる設備を、複数のPCの並列処理により制
御する複数PCの並列制御装置において、 各PCは、 制御状態の内容を表す命令語と、該命令語が対応する
接点の入出力アドレスと、該接点を直接監視または制御
するPCを特定する制御PC情報とを対応付けて記憶する記
憶手段M1と、 前記制御PC情報に基づいて、自らが直接監視または制
御を行わない接点について、少なくとも制御PC情報を含
んだ形の入力要求情報を作成し、該入力要求情報を他の
PCに対して送出する入力要求情報送出手段M2と、 該入力要求情報を受け取った場合に、前記含まれた制
御PC情報に基づいて、自身が直接監視または制御する接
点の情報であって、該入力要求情報の送出側PCに対して
制御情報として送出すべき情報を、該入力要求情報の送
出側PCと対応付けた必要送出情報として作成する必要送
出情報作成手段M3と を備えることを特徴とする。
列制御装置は、第1図に例示する様に、 制御対象となる設備を、複数のPCの並列処理により制
御する複数PCの並列制御装置において、 各PCは、 制御状態の内容を表す命令語と、該命令語が対応する
接点の入出力アドレスと、該接点を直接監視または制御
するPCを特定する制御PC情報とを対応付けて記憶する記
憶手段M1と、 前記制御PC情報に基づいて、自らが直接監視または制
御を行わない接点について、少なくとも制御PC情報を含
んだ形の入力要求情報を作成し、該入力要求情報を他の
PCに対して送出する入力要求情報送出手段M2と、 該入力要求情報を受け取った場合に、前記含まれた制
御PC情報に基づいて、自身が直接監視または制御する接
点の情報であって、該入力要求情報の送出側PCに対して
制御情報として送出すべき情報を、該入力要求情報の送
出側PCと対応付けた必要送出情報として作成する必要送
出情報作成手段M3と を備えることを特徴とする。
[作用] 本発明の複数PCの並列制御装置によれば、各PCは、あ
る接点について、その接点に対する命令語と入出力アド
レスとこれを直接監視または制御するPCを特定する制御
PC情報とを対応付けて記憶手段内M1に記憶している。従
って、命令語とその入出力アドレスに加えて接点を直接
監視したり制御したりするPCとの対応関係が明確にされ
ている。ところで、制御対象となるトランスファーマシ
ン等の設備は、複数のPCの並列処理により制御されるか
ら、お互いのPC間でインタロック信号等の情報の授受が
必要となる。そこで、入力情報要求手段M2は、記憶手段
M1に記憶された制御PC情報に基づいて、自らが直接監視
または制御を行わない接点について、少なくとも制御PC
情報を含んだ形の入力要求情報を作成し、この入力要求
情報を他のPCに対して送出する。すると、必要送出情報
作成手段M3は、この入力要求情報を受け取った場合に、
ここに含まれた制御PC情報に基づいて、自身が直接監視
または制御をする接点の情報であって、この入力要求情
報の送出側PCに対して制御情報として送出すべき情報
を、この送出側PCと対応付けた必要送出情報として作成
する。例えば、プログラムの該当箇所にこの情報を必要
としているPCに出力すべき旨の命令を書き込む等の処理
を行うのである。なお、その手法はこのプログラム上へ
の書き込みに限定されるものではなく、送出側PCと対応
付けた必要送出情報の作成に該当する処理を行えばよ
い。
る接点について、その接点に対する命令語と入出力アド
レスとこれを直接監視または制御するPCを特定する制御
PC情報とを対応付けて記憶手段内M1に記憶している。従
って、命令語とその入出力アドレスに加えて接点を直接
監視したり制御したりするPCとの対応関係が明確にされ
ている。ところで、制御対象となるトランスファーマシ
ン等の設備は、複数のPCの並列処理により制御されるか
ら、お互いのPC間でインタロック信号等の情報の授受が
必要となる。そこで、入力情報要求手段M2は、記憶手段
M1に記憶された制御PC情報に基づいて、自らが直接監視
または制御を行わない接点について、少なくとも制御PC
情報を含んだ形の入力要求情報を作成し、この入力要求
情報を他のPCに対して送出する。すると、必要送出情報
作成手段M3は、この入力要求情報を受け取った場合に、
ここに含まれた制御PC情報に基づいて、自身が直接監視
または制御をする接点の情報であって、この入力要求情
報の送出側PCに対して制御情報として送出すべき情報
を、この送出側PCと対応付けた必要送出情報として作成
する。例えば、プログラムの該当箇所にこの情報を必要
としているPCに出力すべき旨の命令を書き込む等の処理
を行うのである。なお、その手法はこのプログラム上へ
の書き込みに限定されるものではなく、送出側PCと対応
付けた必要送出情報の作成に該当する処理を行えばよ
い。
[実施例] 以下、本発明をより具体的に説明するため、本発明を
適用した一実施例を図面を参照しつつ説明する。
適用した一実施例を図面を参照しつつ説明する。
第2図は、本発明の一実施例であるトランスファーマ
シン1の制御装置の全体構成図である。また、第3図
は、その一部の斜視図である。
シン1の制御装置の全体構成図である。また、第3図
は、その一部の斜視図である。
第2図,第3図に示す様に、トランスファーマシン1
は、中央に走るトランスファーバー3等を制御する総合
ステーションST0と、このトランスファーバー3の直上
に位置する治具ユニット5及び治具ユニット5の左右に
配置された加工ユニット7L,7Rを一つの構成単位とする
複数の加工ステーションST1,ST2,…とを備え、第2図
矢印の方向へワークWを搬送しつつ加工を行なうもので
ある。
は、中央に走るトランスファーバー3等を制御する総合
ステーションST0と、このトランスファーバー3の直上
に位置する治具ユニット5及び治具ユニット5の左右に
配置された加工ユニット7L,7Rを一つの構成単位とする
複数の加工ステーションST1,ST2,…とを備え、第2図
矢印の方向へワークWを搬送しつつ加工を行なうもので
ある。
総合ステーションST0は、トランスファーバー3等を
駆動制御する総合部PC(以下、単にPC01ともいう)を備
えている。また、各加工ステーションST1,ST2,…は、
左側加工ユニット7L及び治具ユニット5を駆動制御す
る左側ユニット用PC(以下、単にPCLまたはPC11等とも
いう)及び右側加工ユニット7Rを駆動制御する右側ユ
ニット用PC(以下、単にPCRまたはPC12等ともいう)を
それぞれ独立に備えている。なお、これらPC01,PC11,PC
12,PC21,PC22,…は、それぞれに責任分担されたステー
ションのユニットのみを駆動制御するものであって、例
えば、リンクライン9を介して相互にデータ等の授受を
行なうことにより、トータルシステムとしてトランスフ
ァーマシン1を制御する様に構成されている。
駆動制御する総合部PC(以下、単にPC01ともいう)を備
えている。また、各加工ステーションST1,ST2,…は、
左側加工ユニット7L及び治具ユニット5を駆動制御す
る左側ユニット用PC(以下、単にPCLまたはPC11等とも
いう)及び右側加工ユニット7Rを駆動制御する右側ユ
ニット用PC(以下、単にPCRまたはPC12等ともいう)を
それぞれ独立に備えている。なお、これらPC01,PC11,PC
12,PC21,PC22,…は、それぞれに責任分担されたステー
ションのユニットのみを駆動制御するものであって、例
えば、リンクライン9を介して相互にデータ等の授受を
行なうことにより、トータルシステムとしてトランスフ
ァーマシン1を制御する様に構成されている。
次に、各PCの構成を説明する。
各PCは、第4図に示す様に、メモリ部10とCPU部20と
を備えている。メモリ部10は、制御プログラムを記憶す
る領域として、接点のオン・オフを表す命令語“オン”
等を記憶する命令語部12と、この命令語に対応する接点
の入出力アドレス“0000"等を記憶する入出力アドレス
部14と、この接点を可読形態のコメント情報で表した信
号名“31LS1"等を記憶する信号名部16と、この接点が命
令語に表された状態になったことを送出すべき他のPCを
特定するためのリンク管理テーブル“01,12"等を記憶す
るリンク管理テーブル部18とを備えている。これら、命
令語部12,入出力アドレス部14,信号名部16及びリンク管
理テーブル18は、図示の様に、1対1に対応する情報と
して記憶されている。
を備えている。メモリ部10は、制御プログラムを記憶す
る領域として、接点のオン・オフを表す命令語“オン”
等を記憶する命令語部12と、この命令語に対応する接点
の入出力アドレス“0000"等を記憶する入出力アドレス
部14と、この接点を可読形態のコメント情報で表した信
号名“31LS1"等を記憶する信号名部16と、この接点が命
令語に表された状態になったことを送出すべき他のPCを
特定するためのリンク管理テーブル“01,12"等を記憶す
るリンク管理テーブル部18とを備えている。これら、命
令語部12,入出力アドレス部14,信号名部16及びリンク管
理テーブル18は、図示の様に、1対1に対応する情報と
して記憶されている。
なお、ここで、入出力アドレスは、一つのPC内にはた
だ一つだけ存在するものであるが、トランスファーマシ
ン1の全体には、複数同じアドレスが存在し得るもので
ある。
だ一つだけ存在するものであるが、トランスファーマシ
ン1の全体には、複数同じアドレスが存在し得るもので
ある。
一方、信号名は、トランスファーマシン1の全体にた
だ一つしか存在しない様に設定されている。本実施例で
は、例えば信号名“31LS1"という場合には、頭の二桁
“31"は、第3ステーションST3の左側ユニット用PC(PC
31)にて制御あるいは検出される接点であることを意味
し、次の“LS1"により、これがそのリミットスイッチの
1番であることを意味している。この“31"等を制御PC
情報と呼ぶ。他の例を説明すると、信号名“11F1D2P"
は、“11"にて第1ステーションST1の左側加工ユニット
用PC(PC11)を、“F1"にて治具の1番であることを、
“D2P"にてこの治具が締め端にあるというダミー情報で
あることを意味している。
だ一つしか存在しない様に設定されている。本実施例で
は、例えば信号名“31LS1"という場合には、頭の二桁
“31"は、第3ステーションST3の左側ユニット用PC(PC
31)にて制御あるいは検出される接点であることを意味
し、次の“LS1"により、これがそのリミットスイッチの
1番であることを意味している。この“31"等を制御PC
情報と呼ぶ。他の例を説明すると、信号名“11F1D2P"
は、“11"にて第1ステーションST1の左側加工ユニット
用PC(PC11)を、“F1"にて治具の1番であることを、
“D2P"にてこの治具が締め端にあるというダミー情報で
あることを意味している。
また、リンク管理テーブル部18に“01,12"と記憶され
ている場合は、この接点の状態は、総合部PC(PC01)及
び第1ステーションの右側ユニット用PC(PC12)へ出力
すべき情報であることを意味している。
ている場合は、この接点の状態は、総合部PC(PC01)及
び第1ステーションの右側ユニット用PC(PC12)へ出力
すべき情報であることを意味している。
さらに、これらの情報相互がアンド条件でコイルブロ
ックを形成するのかオア条件でコイルブロックを形成す
るのか等の情報も、従来同様に記憶されている。
ックを形成するのかオア条件でコイルブロックを形成す
るのか等の情報も、従来同様に記憶されている。
一方、CPU部20は、上述したメモリ部10の記憶内容に
基づいて加工ユニット等の制御を実行する制御処理部22
と、外部から信号名が入力された場合に、これをもって
メモリ部10の対応する入出力アドレスの部分の内容を確
認すべき指示であると解釈したり、或は信号名と入出力
アドレスとの対応関係を記した信号名・アドレス対応テ
ーブル部30の記憶内容に基づいて信号名及び入出力アド
レスが入力されたものとして解釈する信号名情報解釈部
24とを備える。
基づいて加工ユニット等の制御を実行する制御処理部22
と、外部から信号名が入力された場合に、これをもって
メモリ部10の対応する入出力アドレスの部分の内容を確
認すべき指示であると解釈したり、或は信号名と入出力
アドレスとの対応関係を記した信号名・アドレス対応テ
ーブル部30の記憶内容に基づいて信号名及び入出力アド
レスが入力されたものとして解釈する信号名情報解釈部
24とを備える。
なお、信号名・アドレス対応テーブル部30の記憶内容
は予め入力されるが、逐次書き換えも可能である。
は予め入力されるが、逐次書き換えも可能である。
また、信号名解釈部24は、信号名の入力がメモリ部10
への情報の新規書き込みの指示と共になされている場合
には信号名・アドレス対応テーブル部30を参照して処理
を行ない、それ以外の指示、例えば、メモリ部10から対
応箇所を読み出すべき指示と共になされている場合は、
この信号名・入出力アドレス対応テーブル30を参照する
処理は特に行わない。メモリ部10が上述の構成であるか
ら、信号名部16を直接見に行くことが可能だからであ
る。
への情報の新規書き込みの指示と共になされている場合
には信号名・アドレス対応テーブル部30を参照して処理
を行ない、それ以外の指示、例えば、メモリ部10から対
応箇所を読み出すべき指示と共になされている場合は、
この信号名・入出力アドレス対応テーブル30を参照する
処理は特に行わない。メモリ部10が上述の構成であるか
ら、信号名部16を直接見に行くことが可能だからであ
る。
なお、実際の情報の読み出しや書き換えあるいは新規
書き込みは、制御処理部22にて行われる。勿論、信号名
情報解釈部24がかかる処理をする能力を備えていても構
わない。
書き込みは、制御処理部22にて行われる。勿論、信号名
情報解釈部24がかかる処理をする能力を備えていても構
わない。
本実施例の装置では、各PCは、それぞれが設置された
ステーションのユニットのみを直接監視し制御する処理
を受け持っている。従って、総合部PC(PC01)は、トラ
ンスファーバー3の駆動制御のみを司っており、他のも
の、例えば治具ユニット5の状態を監視する等の処理は
受け持っていない。しかしながら、トランスファーバー
3を駆動させるには、治具ユニット5については、治具
がゆるめ端にあることを条件とする必要がある。そこで
利用されるのが、上述の如く記憶されたリンク管理テー
ブルである。即ち、治具ユニット5を直接監視・制御す
るPCは、自身のメモリ部10に記憶されたリンク管理テー
ブル部18の情報に基づいて、治具ユニット5において治
具がゆるめ端にあることを総合部PCへ情報として出力す
るのである。この様な情報を待って、総合部PCはトラン
スファーバー3を駆動制御するのである。
ステーションのユニットのみを直接監視し制御する処理
を受け持っている。従って、総合部PC(PC01)は、トラ
ンスファーバー3の駆動制御のみを司っており、他のも
の、例えば治具ユニット5の状態を監視する等の処理は
受け持っていない。しかしながら、トランスファーバー
3を駆動させるには、治具ユニット5については、治具
がゆるめ端にあることを条件とする必要がある。そこで
利用されるのが、上述の如く記憶されたリンク管理テー
ブルである。即ち、治具ユニット5を直接監視・制御す
るPCは、自身のメモリ部10に記憶されたリンク管理テー
ブル部18の情報に基づいて、治具ユニット5において治
具がゆるめ端にあることを総合部PCへ情報として出力す
るのである。この様な情報を待って、総合部PCはトラン
スファーバー3を駆動制御するのである。
ところが、この様なインタロック情報は、総合部PCの
プログラムから、何が必要かを抽出し、その送り側PCの
リンク管理テーブル部18に書き込まなければならない。
本実施例では、かかる作業を自動化しており、その手順
を以下に説明する。
プログラムから、何が必要かを抽出し、その送り側PCの
リンク管理テーブル部18に書き込まなければならない。
本実施例では、かかる作業を自動化しており、その手順
を以下に説明する。
第5図は、かかる処理であるところのリンク管理テー
ブル作成処理のフローチャートである。なお、このフロ
ーチャートの処理は、各PCでそれぞれ実行される。
ブル作成処理のフローチャートである。なお、このフロ
ーチャートの処理は、各PCでそれぞれ実行される。
各PCの制御プログラムが完成すると、作業者はこれら
PCを、例えば、リンクライン9を介して情報授受の可能
な状態に接続し、本処理を実行させる。
PCを、例えば、リンクライン9を介して情報授受の可能
な状態に接続し、本処理を実行させる。
システムの電源が立ち上げられると、各PCはまず、自
身の制御プログラムの中から、他のPCが直接監視・制御
する接点の情報であって、これらPCへ入力を要求すべき
情報を抽出し、これに基づき、制御PC情報を含んだ形の
入力要求情報を作成する(ステップ100)。この処理
は、メモリ部10の信号名部16を参照することによりなさ
れる。即ち、信号名は、前述した様に、その接点を直接
監視・制御するPCを特定する制御PC情報を含んでいるか
ら、これに基づいて、容易に抽出することができる。具
体的には、情報処理における検索技術等を応用する。
身の制御プログラムの中から、他のPCが直接監視・制御
する接点の情報であって、これらPCへ入力を要求すべき
情報を抽出し、これに基づき、制御PC情報を含んだ形の
入力要求情報を作成する(ステップ100)。この処理
は、メモリ部10の信号名部16を参照することによりなさ
れる。即ち、信号名は、前述した様に、その接点を直接
監視・制御するPCを特定する制御PC情報を含んでいるか
ら、これに基づいて、容易に抽出することができる。具
体的には、情報処理における検索技術等を応用する。
こうして抽出した結果は、第6図にイメージとして示
す様に、他のPCに対して自身への入力を要求する情報群
(入力要求情報)としてテーブル化した入力要求情報カ
ード50という形でデータ化される。この入力要求情報カ
ード50の内容を説明すると、このカード発行元である自
身の制御PC情報を“21"等と記入したカード発行元PC名
記入部52と、要求先のPCを“11"等と特定すると共に、
そのPCがこのカードを受け取ったか否かを確認する確認
欄54を含んだ要求先PC名記入部56と、必要な情報に対応
する信号名を“11F1D2P"等と記入する信号名記入部58と
からなる。
す様に、他のPCに対して自身への入力を要求する情報群
(入力要求情報)としてテーブル化した入力要求情報カ
ード50という形でデータ化される。この入力要求情報カ
ード50の内容を説明すると、このカード発行元である自
身の制御PC情報を“21"等と記入したカード発行元PC名
記入部52と、要求先のPCを“11"等と特定すると共に、
そのPCがこのカードを受け取ったか否かを確認する確認
欄54を含んだ要求先PC名記入部56と、必要な情報に対応
する信号名を“11F1D2P"等と記入する信号名記入部58と
からなる。
なお、実施例では、各PCには、システム全体に如何な
るPCが存在し、これらがシステム全体のプログラム上で
どの様につながり関係を有するかという情報を予め与え
てある。この情報は、それぞれのPCのメモリ部10のつな
がり条件記憶部40に記憶されており、場合によって書換
えが可能である。
るPCが存在し、これらがシステム全体のプログラム上で
どの様につながり関係を有するかという情報を予め与え
てある。この情報は、それぞれのPCのメモリ部10のつな
がり条件記憶部40に記憶されており、場合によって書換
えが可能である。
従って、各PCはシステム全体として何台のPCがどの様
なつながり関係で存在するかを知っていることになり、
入力要求情報カード50は、他の全てのPCに対してのカー
ドとして作成される。なお、図示の様に、インタロック
情報の不要な場合は信号名記入部58には情報として
“無”が記入される。
なつながり関係で存在するかを知っていることになり、
入力要求情報カード50は、他の全てのPCに対してのカー
ドとして作成される。なお、図示の様に、インタロック
情報の不要な場合は信号名記入部58には情報として
“無”が記入される。
こうして入力要求情報カード50を作成したPCは、次
に、このカード50を送出して他のPCに対する入力要求情
報を知らしめる権利(他のPCを一巡することから列車が
駅を巡るのに例え、以下この列車に相当する処理を「コ
ードトレイン」と、送出権のことを「コードトレイン送
出権」と称する)を自身が有するか否かを判断する(ス
テップ110)。
に、このカード50を送出して他のPCに対する入力要求情
報を知らしめる権利(他のPCを一巡することから列車が
駅を巡るのに例え、以下この列車に相当する処理を「コ
ードトレイン」と、送出権のことを「コードトレイン送
出権」と称する)を自身が有するか否かを判断する(ス
テップ110)。
コードトレイン送出権の有無については、例えばシス
テム全体としてのプログラム上のつながり条件に基づい
て、その上流側に位置するものから順番にこのコードト
レイン送出権を有するとされておれば、そのルールに従
う。なお、コードトレイン送出権は、接続された全部の
PCに一巡するまでは、再度発生しない様になされてい
る。そして、全部のPCを一巡した後は再びコードトレイ
ン送出権が発生するが、次の処理によって、二度目のコ
ードトレイン送出は行われない様になされている。
テム全体としてのプログラム上のつながり条件に基づい
て、その上流側に位置するものから順番にこのコードト
レイン送出権を有するとされておれば、そのルールに従
う。なお、コードトレイン送出権は、接続された全部の
PCに一巡するまでは、再度発生しない様になされてい
る。そして、全部のPCを一巡した後は再びコードトレイ
ン送出権が発生するが、次の処理によって、二度目のコ
ードトレイン送出は行われない様になされている。
即ち、ステップ110の判断によって、自身がコードト
レイン送出権を有する場合には、コードトレイン送出権
は一巡したかを確認する(ステップ120)。既に一巡し
ている場合には、リンク管理テーブルは作成されたもの
として本処理を終了する。一巡したか否かは、上述のル
ールであれば、自身のコードトレイン送出権が2度めに
発生したものであるか否かにより確認できる。
レイン送出権を有する場合には、コードトレイン送出権
は一巡したかを確認する(ステップ120)。既に一巡し
ている場合には、リンク管理テーブルは作成されたもの
として本処理を終了する。一巡したか否かは、上述のル
ールであれば、自身のコードトレイン送出権が2度めに
発生したものであるか否かにより確認できる。
一方、未だ一巡していないと判断された場合は、自身
の作成した入力要求情報カード50をコードトレインに乗
せて送出する(ステップ130)。即ち、入力要求情報カ
ード50のデータを、例えば、リンクライン9を介してつ
ながり順の下流側のPCへと順送りしていく。
の作成した入力要求情報カード50をコードトレインに乗
せて送出する(ステップ130)。即ち、入力要求情報カ
ード50のデータを、例えば、リンクライン9を介してつ
ながり順の下流側のPCへと順送りしていく。
これに対し、下流側のPCは、上述のステップ110の処
理が“NO"と判断されていることから、上述のコードト
レインの到着を待つ状態となっている(ステップ14
0)。そして、コードトレインが到着すると、これを取
り込み(ステップ150)、要求先PC名記入部56に自身のP
C名が記入されたテーブルの信号名記入部58の情報から
自身のメモリ部10内のリンク管理テーブル18の該当箇所
にインタロック情報を書き込むための出力信号用リンク
テーブル60(第7図参照)を作成する(ステップ16
0)。出力信号用リンクテーブル60は、出力先のPCの名
前を記入する出力先PC名記入部62と、信号名記入部64と
を有する。なお、この場合の信号名は、図示の様に、
“F1D2P"等と、制御PC情報を含まないものであっても構
わない。この処理が終了したら、カード50の確認欄54に
確認マーク65を付与し(ステップ170)、次のPCへのコ
ードトレインにカードを乗せて放出する(ステップ18
0)。
理が“NO"と判断されていることから、上述のコードト
レインの到着を待つ状態となっている(ステップ14
0)。そして、コードトレインが到着すると、これを取
り込み(ステップ150)、要求先PC名記入部56に自身のP
C名が記入されたテーブルの信号名記入部58の情報から
自身のメモリ部10内のリンク管理テーブル18の該当箇所
にインタロック情報を書き込むための出力信号用リンク
テーブル60(第7図参照)を作成する(ステップ16
0)。出力信号用リンクテーブル60は、出力先のPCの名
前を記入する出力先PC名記入部62と、信号名記入部64と
を有する。なお、この場合の信号名は、図示の様に、
“F1D2P"等と、制御PC情報を含まないものであっても構
わない。この処理が終了したら、カード50の確認欄54に
確認マーク65を付与し(ステップ170)、次のPCへのコ
ードトレインにカードを乗せて放出する(ステップ18
0)。
下流にあるPCは、それぞれ上述のステップ140〜180の
処理を行ないコードトレインに乗せてカード50を順送り
していく。
処理を行ないコードトレインに乗せてカード50を順送り
していく。
こうして順送りされて、現在接続されているPCの全て
を巡ったコードトレインは再びカード発行元のPCへ戻
り、カード50が回収される(ステップ190)。このカー
ド発行元PCは、入力要求情報カード50の確認欄54に全て
確認マーク65が付与されているか否かによって、全部の
PCが応答したか否かを確認する(ステップ200)。
を巡ったコードトレインは再びカード発行元のPCへ戻
り、カード50が回収される(ステップ190)。このカー
ド発行元PCは、入力要求情報カード50の確認欄54に全て
確認マーク65が付与されているか否かによって、全部の
PCが応答したか否かを確認する(ステップ200)。
全部のPCから応答があった場合は、入力要求情報カー
ド50と同様の入力信号用リンクテーブル(第8図参照、
出力元PC名記入部72と信号名記入部74とを有する)70を
作成し(ステップ210)、コードトレイン送出権を下流
側のPCへ譲る(ステップ220)。これによって、次のPC
がカード発行元として作成した入力要求情報カード50が
コードトレインに乗せられて順送りされていく。
ド50と同様の入力信号用リンクテーブル(第8図参照、
出力元PC名記入部72と信号名記入部74とを有する)70を
作成し(ステップ210)、コードトレイン送出権を下流
側のPCへ譲る(ステップ220)。これによって、次のPC
がカード発行元として作成した入力要求情報カード50が
コードトレインに乗せられて順送りされていく。
このコードトレインが巡る様子を第9図に模式的に表
した。図示の様に、互いに接続されたPC11,PC22,…
は、自身の発行したカード5011,5022,…をコードトレ
インに乗せて送出・回収して入力信号用リンクテーブル
7011,7022,…を作成していく(ステップ130,190〜21
0)。一方、他のPCからのカードに対してはその記載内
容に基づいて出力信号用リンクテーブル6011,6022,…
を作成していく(ステップ150〜170)。こうして、コー
ドトレイン送出権が一巡すると処理を終了する(ステッ
プ120)。
した。図示の様に、互いに接続されたPC11,PC22,…
は、自身の発行したカード5011,5022,…をコードトレ
インに乗せて送出・回収して入力信号用リンクテーブル
7011,7022,…を作成していく(ステップ130,190〜21
0)。一方、他のPCからのカードに対してはその記載内
容に基づいて出力信号用リンクテーブル6011,6022,…
を作成していく(ステップ150〜170)。こうして、コー
ドトレイン送出権が一巡すると処理を終了する(ステッ
プ120)。
ところで、本処理は、常にシステム全体が完成した後
に行われるものに限られず、システムの設計が途中の段
階であっても部分的な試運転等を行なうことも可能とす
る処理を含んでいる。
に行われるものに限られず、システムの設計が途中の段
階であっても部分的な試運転等を行なうことも可能とす
る処理を含んでいる。
その処理は、第5図にステップ300で示されるもので
あり、一部のPCが確認マーク65を付与しなかった場合に
は(ステップ200)、この確認マーク65のなかったPCか
らの入力信号を必要とする部分に対するプログラム上の
バイパス処理を実行するのである。その後、ステップ21
0に進み、このバイパス処理を加味して入力信号用リン
クテーブル70を作成するのである。
あり、一部のPCが確認マーク65を付与しなかった場合に
は(ステップ200)、この確認マーク65のなかったPCか
らの入力信号を必要とする部分に対するプログラム上の
バイパス処理を実行するのである。その後、ステップ21
0に進み、このバイパス処理を加味して入力信号用リン
クテーブル70を作成するのである。
具体的なバイパス処理について説明すると、第10図に
示すコイルブロックにおいて、記号Xで示された情報が
他のPCからの入力信号に該当し、この信号の送出先のPC
が未調整等の理由により接続されていない場合に、上述
のバイパス処理がなされ、第11図に示す様に、この部分
に入力信号を要しないバイパス用オア回路Yがあるもの
と設定する処理を行うのである。なお、ここで表されて
いるのはある加工ユニットのユニットサイクルであっ
て、記号Pはトランスファーマシン1が自動運転のとき
のユニットサイクル起動条件を、記号Qはユニットサイ
クルの運転条件(但し、記号Xの条件を除く)を、記号
Rはユニットサイクルの起動ボタン入力を、記号Sは手
動モードのときのユニットサイクル起動条件(但し、記
号Rの条件を除く)を、記号Tはユニットサイクルの自
己保持回路を、そして前述の記号Xは他のPCが監視・制
御する治具が締め端にあるという入力を意味している。
示すコイルブロックにおいて、記号Xで示された情報が
他のPCからの入力信号に該当し、この信号の送出先のPC
が未調整等の理由により接続されていない場合に、上述
のバイパス処理がなされ、第11図に示す様に、この部分
に入力信号を要しないバイパス用オア回路Yがあるもの
と設定する処理を行うのである。なお、ここで表されて
いるのはある加工ユニットのユニットサイクルであっ
て、記号Pはトランスファーマシン1が自動運転のとき
のユニットサイクル起動条件を、記号Qはユニットサイ
クルの運転条件(但し、記号Xの条件を除く)を、記号
Rはユニットサイクルの起動ボタン入力を、記号Sは手
動モードのときのユニットサイクル起動条件(但し、記
号Rの条件を除く)を、記号Tはユニットサイクルの自
己保持回路を、そして前述の記号Xは他のPCが監視・制
御する治具が締め端にあるという入力を意味している。
このバイパス処理の結果、図示のコイルブロックを有
する加工ユニットサイクルは、治具ユニットが未完成の
状態でも試運転・調整をすることができる様になるので
ある。
する加工ユニットサイクルは、治具ユニットが未完成の
状態でも試運転・調整をすることができる様になるので
ある。
以上説明した様に、本実施例によれば、各PCにおいて
は、それぞれに直接監視・制御する対象だけを考慮して
プログラム設計をすることができ、他のPCとのインタロ
ック信号の授受に関する条件は、入力要求情報カード50
の作成及びこれをコードトレインに乗せて順送りするリ
ンク管理テーブル作成処理によって自動的に抽出され、
設定される。この結果、トランスファーマシン1を複数
のステーションがそれぞれ独立に作動するものとして捉
えてシステム設計をすることができ、このことから、複
数のPCへの制御の完全な分散化を可能とし、しかもその
システム全体のインタロック条件は作業者が一々プログ
ラムを確認しつつ設定するという煩雑な作業を必要とし
ない。
は、それぞれに直接監視・制御する対象だけを考慮して
プログラム設計をすることができ、他のPCとのインタロ
ック信号の授受に関する条件は、入力要求情報カード50
の作成及びこれをコードトレインに乗せて順送りするリ
ンク管理テーブル作成処理によって自動的に抽出され、
設定される。この結果、トランスファーマシン1を複数
のステーションがそれぞれ独立に作動するものとして捉
えてシステム設計をすることができ、このことから、複
数のPCへの制御の完全な分散化を可能とし、しかもその
システム全体のインタロック条件は作業者が一々プログ
ラムを確認しつつ設定するという煩雑な作業を必要とし
ない。
このことは、システム設計におけるフレキシブル、短
納期、低コストを可能にするにおいて、絶大なる効果を
奏するのである。
納期、低コストを可能にするにおいて、絶大なる効果を
奏するのである。
また、このインタロック条件の設定を行なうリンク管
理テーブル作成処理において、バイパス処理(ステップ
300)を備えたことにより、さらに上述のシステム設計
におけるフレキシブル性等の向上に絶大なる作用・効果
を奏する。即ち、システム設計の途中段階においても、
既に設計完了した部分については試運転・調整を可能に
し、システム設計作業を、まさに各PCで全く独立なもの
として扱うことを可能ならしめたのである。これによっ
て、他の部分の設計進度にとらわれずに、独自に個々の
PC用の制御プログラムを設計し、これを施工することが
できるのである。
理テーブル作成処理において、バイパス処理(ステップ
300)を備えたことにより、さらに上述のシステム設計
におけるフレキシブル性等の向上に絶大なる作用・効果
を奏する。即ち、システム設計の途中段階においても、
既に設計完了した部分については試運転・調整を可能に
し、システム設計作業を、まさに各PCで全く独立なもの
として扱うことを可能ならしめたのである。これによっ
て、他の部分の設計進度にとらわれずに、独自に個々の
PC用の制御プログラムを設計し、これを施工することが
できるのである。
加えて、こうした作用は、設計変更の場合や、システ
ムの改良において、顕著な作用・効果となって表れる。
即ち、新たな部分を追加した場合には、再度コードトレ
インによる処理を実行することにより、新たな追加部分
とのインタロック信号の授受の条件設定が自動的に実行
される。従って、この追加作業のために改めて回路図を
確認したり、プログラムをチェックしたりするという煩
雑な作業が不要となる。
ムの改良において、顕著な作用・効果となって表れる。
即ち、新たな部分を追加した場合には、再度コードトレ
インによる処理を実行することにより、新たな追加部分
とのインタロック信号の授受の条件設定が自動的に実行
される。従って、この追加作業のために改めて回路図を
確認したり、プログラムをチェックしたりするという煩
雑な作業が不要となる。
また、こうした場合に、特に有効となるのが、上述の
バイパス処理である。即ち、最初に設計するときに、ど
のPCにもないダミーの接点をアンド条件として加えた設
計を行なっても、これについてはバイパス処理がなされ
ることから何ら問題がなく、逆にこの余分の接点を新た
に追加する接点と置き換えることで簡単にシステムの追
加をするという手法を採り得るのである。
バイパス処理である。即ち、最初に設計するときに、ど
のPCにもないダミーの接点をアンド条件として加えた設
計を行なっても、これについてはバイパス処理がなされ
ることから何ら問題がなく、逆にこの余分の接点を新た
に追加する接点と置き換えることで簡単にシステムの追
加をするという手法を採り得るのである。
さらに、本実施例では、信号名として、実際の接点の
名称を“31LS1"や“11F1D2P"等の作業者が理解し易い可
読形態の情報とし、PC本体に、信号名情報解釈部24を備
えさせて、この信号名を制御信号と同様に解釈可能とし
たことにより、かかる追加の作業も、また、プログラム
の不具合等がある場合の点検等も容易になし得るという
効果もある。
名称を“31LS1"や“11F1D2P"等の作業者が理解し易い可
読形態の情報とし、PC本体に、信号名情報解釈部24を備
えさせて、この信号名を制御信号と同様に解釈可能とし
たことにより、かかる追加の作業も、また、プログラム
の不具合等がある場合の点検等も容易になし得るという
効果もある。
なお、本実施例において、この信号名における特に重
要な構成は、最初に付与される制御PC情報であることは
いうまでもない。この制御PC情報を付与することによ
り、システム内での接点の位置づけをただ一つに特定で
きるのである。また、制御PC情報が付与されていること
により、入力要求情報カード50の作成も容易となるので
ある。さらに、他のPCとの間で接点を区別するために入
出力アドレスの決め方に、システム全体として何らかの
ルールを決めておく必要がないのである。この結果、制
御プログラムや制御回路の設計者は、システム全体での
入出力アドレスに関するルールとの合致を考慮するとい
った煩雑な確認作業も不要となるのである。
要な構成は、最初に付与される制御PC情報であることは
いうまでもない。この制御PC情報を付与することによ
り、システム内での接点の位置づけをただ一つに特定で
きるのである。また、制御PC情報が付与されていること
により、入力要求情報カード50の作成も容易となるので
ある。さらに、他のPCとの間で接点を区別するために入
出力アドレスの決め方に、システム全体として何らかの
ルールを決めておく必要がないのである。この結果、制
御プログラムや制御回路の設計者は、システム全体での
入出力アドレスに関するルールとの合致を考慮するとい
った煩雑な確認作業も不要となるのである。
以上本発明の実施例を説明したが、本発明は何等これ
に限定されるものではなく、その要旨を逸脱しない範囲
の種々なる態様を採用することができる。
に限定されるものではなく、その要旨を逸脱しない範囲
の種々なる態様を採用することができる。
例えば、バイパス処理まで行なう機能を有しなくても
構わない。
構わない。
また、今回用いた信号名の様な可読形態の情報を与え
なくても、接点を直接監視・制御するPCを特定できる情
報を制御PC情報として命令語や入出力アドレスと対応付
けて記憶する構成であればよく、例えば、入出力アドレ
スの頭に絶対番地を用いる構成であってもよい。かかる
構成であれば、入出力アドレスの絶対番地の情報に基づ
いて入力要求情報カードを作成すればよいのである。即
ち、制御PC情報に相当する情報を持たせ、これに基づい
て入力要求カード50の作成や出力信号用リンクテーブル
60の作成ができればよいのである。
なくても、接点を直接監視・制御するPCを特定できる情
報を制御PC情報として命令語や入出力アドレスと対応付
けて記憶する構成であればよく、例えば、入出力アドレ
スの頭に絶対番地を用いる構成であってもよい。かかる
構成であれば、入出力アドレスの絶対番地の情報に基づ
いて入力要求情報カードを作成すればよいのである。即
ち、制御PC情報に相当する情報を持たせ、これに基づい
て入力要求カード50の作成や出力信号用リンクテーブル
60の作成ができればよいのである。
さらに、実施例におけるコードトレイン送出権の決め
方やコードトレインの廻しかたにはこだわるものではな
く、接続されたPCが少なくとも入力を要求すべき情報を
作成して他のPCへ送出し、これを受け取った場合は、送
出しなければならない情報がどれどれであるかを判断
し、これをどのPCへ出力するかという情報や命令を何ら
かの形で作成したり設定したりできればよいのである。
方やコードトレインの廻しかたにはこだわるものではな
く、接続されたPCが少なくとも入力を要求すべき情報を
作成して他のPCへ送出し、これを受け取った場合は、送
出しなければならない情報がどれどれであるかを判断
し、これをどのPCへ出力するかという情報や命令を何ら
かの形で作成したり設定したりできればよいのである。
加えて、各PCが、図示した様なカードを実際に打ち出
し、これを作業者が他のPCに読み込ませることにより、
つまり現実に作成したカードという物体を渡すことによ
り、リンク管理テーブル作成処理を実行するといった処
理手法を採用する構成であっても構わない。また、実施
例では、入力信号用リンクテーブル70まで作成している
ことによって、保全者等が入力として必要な情報を一目
で確認できる様にもしてあるが、この入力信号用リンク
テーブル70は、特に作成しなくても構わない。即ち、自
動的に実行される部分は、入力要求情報カード50の作成
と、出力信号用リンクテーブル60の作成またはプログラ
ムの該当箇所に直接インタロック条件を設定するという
処理に相当する部分だけでよいのである。
し、これを作業者が他のPCに読み込ませることにより、
つまり現実に作成したカードという物体を渡すことによ
り、リンク管理テーブル作成処理を実行するといった処
理手法を採用する構成であっても構わない。また、実施
例では、入力信号用リンクテーブル70まで作成している
ことによって、保全者等が入力として必要な情報を一目
で確認できる様にもしてあるが、この入力信号用リンク
テーブル70は、特に作成しなくても構わない。即ち、自
動的に実行される部分は、入力要求情報カード50の作成
と、出力信号用リンクテーブル60の作成またはプログラ
ムの該当箇所に直接インタロック条件を設定するという
処理に相当する部分だけでよいのである。
[発明の効果] 以上説明した様に本発明の複数PCの並列制御装置によ
れば、インタロック信号の設定等の煩雑な作業を自動化
し、フレキシブルで短納期かつ低コストの設計を可能と
することができる。
れば、インタロック信号の設定等の煩雑な作業を自動化
し、フレキシブルで短納期かつ低コストの設計を可能と
することができる。
特に、複数のPCにおける制御プログラム・制御回路の
設計に当り、作業者が設備全体としての種々の関係を判
断するという煩雑な作業をする必要がないという効果が
高く、設計変更やシステムの追加の際にも至極便利なも
のとなる。
設計に当り、作業者が設備全体としての種々の関係を判
断するという煩雑な作業をする必要がないという効果が
高く、設計変更やシステムの追加の際にも至極便利なも
のとなる。
第1図は本発明の構成を例示する構成図、第2図はトラ
ンスファーマシンにおける実施例の構成を示すブロック
図、第3図はその一部の装置を示す斜視図、第4図は実
施例のPC自体の構成を示すブロック図、第5図はその実
行するリンク管理テーブル作成処理のフローチャート、
第6図はその処理において作成される入力要求情報カー
ドの構成を示す説明図、第7図は同じく入力要求情報カ
ードを受け取ったPCの作成する出力信号用リンクテーブ
ルをこの入力要求情報カードと共に示す説明図、第8図
は同じく入力要求カードと共に入力信号用リンクテーブ
ルの構成を示す説明図、第9図はコードトレインが巡回
する様子を模式的に表した説明図、第10図はあるコイル
ブロックを示す回路構成図、第11図はそのコイルブロッ
クにおいてバイパス処理がなされた状態の回路構成図で
ある。 M1……記憶手段 M2……入力要求情報送出手段 M3……必要送出情報作成手段 PC……プログラマブルコントローラ 1……トランスファーマシン 3……トランスファーバー 5……治具ユニット 7L,7R……加工ユニット、9……バスライン 10……メモリ部、12……命令語部 14……入出力アドレス部、16……信号名部 18……リンク管理テーブル、20……CPU部 22……制御処理部 24……信号名情報解釈部 30……信号名・アドレス対応テーブル部 40……つながり条件記憶部 50……入力要求情報カード 52……カード発行元PC名記入部 54……確認欄 56……要求先PC名記入部 58……信号名記入部 60……出力信号用リンクテーブル 62……出力先PC名記入部 64……信号名記入部 65……確認マーク 70……入力信号用リンクテーブル 72……出力元PC名記入部 74……信号名記入部 Y……バイパス用オア回路
ンスファーマシンにおける実施例の構成を示すブロック
図、第3図はその一部の装置を示す斜視図、第4図は実
施例のPC自体の構成を示すブロック図、第5図はその実
行するリンク管理テーブル作成処理のフローチャート、
第6図はその処理において作成される入力要求情報カー
ドの構成を示す説明図、第7図は同じく入力要求情報カ
ードを受け取ったPCの作成する出力信号用リンクテーブ
ルをこの入力要求情報カードと共に示す説明図、第8図
は同じく入力要求カードと共に入力信号用リンクテーブ
ルの構成を示す説明図、第9図はコードトレインが巡回
する様子を模式的に表した説明図、第10図はあるコイル
ブロックを示す回路構成図、第11図はそのコイルブロッ
クにおいてバイパス処理がなされた状態の回路構成図で
ある。 M1……記憶手段 M2……入力要求情報送出手段 M3……必要送出情報作成手段 PC……プログラマブルコントローラ 1……トランスファーマシン 3……トランスファーバー 5……治具ユニット 7L,7R……加工ユニット、9……バスライン 10……メモリ部、12……命令語部 14……入出力アドレス部、16……信号名部 18……リンク管理テーブル、20……CPU部 22……制御処理部 24……信号名情報解釈部 30……信号名・アドレス対応テーブル部 40……つながり条件記憶部 50……入力要求情報カード 52……カード発行元PC名記入部 54……確認欄 56……要求先PC名記入部 58……信号名記入部 60……出力信号用リンクテーブル 62……出力先PC名記入部 64……信号名記入部 65……確認マーク 70……入力信号用リンクテーブル 72……出力元PC名記入部 74……信号名記入部 Y……バイパス用オア回路
Claims (1)
- 【請求項1】制御対象となる設備を、複数のPCの並列処
理により制御する複数PCの並列制御装置において、 各PCは、 制御状態の内容を表す命令語と、該命令語が対応する接
点の入出力アドレスと、該接点を直接監視または制御す
るPCを特定する制御PC情報とを対応付けて記憶する記憶
手段と、 前記制御PC情報に基づいて、自らが直接監視または制御
を行わない接点について、少なくとも制御PC情報を含ん
だ形の入力要求情報を作成し、該入力要求情報を他のPC
に対して送出する入力要求情報送出手段と、 該入力要求情報を受け取った場合に、前記含まれた制御
PC情報に基づいて、自身が直接監視または制御する接点
の情報であって、該入力要求情報の送出側PCに対して制
御情報として送出すべき情報を、該入力要求情報の送出
側PCと対応付けた必要送出情報として作成する必要送出
情報作成手段と を備えることを特徴とする複数PCの並列制御装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2074522A JP2611483B2 (ja) | 1990-03-24 | 1990-03-24 | 複数pcの並列制御装置 |
GB9105858A GB2244159B (en) | 1990-03-24 | 1991-03-20 | Programmable control system |
US07/673,513 US5257181A (en) | 1990-03-24 | 1991-03-22 | Programmable control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2074522A JP2611483B2 (ja) | 1990-03-24 | 1990-03-24 | 複数pcの並列制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03276203A JPH03276203A (ja) | 1991-12-06 |
JP2611483B2 true JP2611483B2 (ja) | 1997-05-21 |
Family
ID=13549739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2074522A Expired - Fee Related JP2611483B2 (ja) | 1990-03-24 | 1990-03-24 | 複数pcの並列制御装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5257181A (ja) |
JP (1) | JP2611483B2 (ja) |
GB (1) | GB2244159B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2848736B2 (ja) * | 1992-04-02 | 1999-01-20 | 三菱電機株式会社 | ネットワークシステム |
US20040111500A1 (en) * | 2002-12-10 | 2004-06-10 | York International Corporation | System and method for commissioning a unit into a networked control system |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5146683A (ja) * | 1974-10-18 | 1976-04-21 | Hitachi Ltd | Shiikensuseigyosochi |
JPS5779504A (en) * | 1980-11-06 | 1982-05-18 | Toyota Motor Corp | Controlling method of parallel processing type programmable controller |
JPS582904A (ja) * | 1981-06-27 | 1983-01-08 | Omron Tateisi Electronics Co | プログラマブル・ロジツク・コントロ−ラ |
JPS5868109A (ja) * | 1981-10-17 | 1983-04-22 | Toshiba Mach Co Ltd | 機能拡張性を有するプログラマブルシ−ケンスコントロ−ラ |
CA1208687A (en) * | 1982-09-21 | 1986-07-29 | Ernest L. Legg | Multiprocessor memory map |
US4646231A (en) * | 1983-07-21 | 1987-02-24 | Burroughs Corporation | Method of synchronizing the sequence by which a variety of randomly called unrelated activities are executed in a digital processor |
DE3347357A1 (de) * | 1983-12-28 | 1985-07-11 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum vergeben von adressen an steckbare baugruppen |
JPS61161506A (ja) * | 1985-01-11 | 1986-07-22 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのリンク方式 |
US4910658A (en) * | 1985-09-04 | 1990-03-20 | Eaton Leonard Technologies, Inc. | Real time process controller with serial I/O bus |
EP0380680B1 (en) * | 1988-05-17 | 1996-03-06 | Kabushiki Kaisha Komatsu Seisakusho | Series controller |
US5072374A (en) * | 1989-11-07 | 1991-12-10 | Ge Fanuc Automation North America, Inc. | Method for communicating among a plurality of programmable logic controllers each having a dma controller |
US5122948A (en) * | 1990-06-28 | 1992-06-16 | Allen-Bradley Company, Inc. | Remote terminal industrial control communication system |
-
1990
- 1990-03-24 JP JP2074522A patent/JP2611483B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-20 GB GB9105858A patent/GB2244159B/en not_active Expired - Fee Related
- 1991-03-22 US US07/673,513 patent/US5257181A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2244159A (en) | 1991-11-20 |
US5257181A (en) | 1993-10-26 |
JPH03276203A (ja) | 1991-12-06 |
GB2244159B (en) | 1994-01-05 |
GB9105858D0 (en) | 1991-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2661316B2 (ja) | 複数のプログラマブルコントローラ間の並列運転による制御装置 | |
CN101644930B (zh) | 工序管理装置、工序管理方法及工序管理系统 | |
GB2232514A (en) | Programmable controller | |
US5416908A (en) | Interface between industrial controller components using common memory | |
JP2611483B2 (ja) | 複数pcの並列制御装置 | |
JP2654707B2 (ja) | 複数pcの並列制御装置 | |
JPH07287729A (ja) | 生産管理方法および生産管理システム | |
JPH0438188Y2 (ja) | ||
JP2508872B2 (ja) | プログラマブルコントロ―ラの制御方法 | |
JPS63271608A (ja) | 転送履歴情報を有するncプログラムのフアイル管理方式 | |
JP2712929B2 (ja) | 複数pc制御装置 | |
JP2000090044A (ja) | 配線割付装置 | |
JP2932105B2 (ja) | 多階層複数制御装置統合システムにおける接続情報テーブル作成方法 | |
JPS637256A (ja) | 作業指示方式 | |
JPS5826567B2 (ja) | 電子計算機システム | |
JPS6234261A (ja) | メモリのアクセス状況監視装置 | |
JPH0677892B2 (ja) | 工作機械における故障管理制御方法 | |
JP2758307B2 (ja) | プログラマブルコントローラ | |
JP3615056B2 (ja) | ワーク搬送制御システム | |
JPH0724697A (ja) | 生産管理システム | |
JPH09330113A (ja) | 加工制御システム | |
JP2500006Y2 (ja) | プログラマブル・コントロ―ラ・システム | |
JPS5917758A (ja) | 伝送制御手順の検証方式 | |
JPS6149701B2 (ja) | ||
JP2004120043A (ja) | エレベータ制御伝送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |