JP2758307B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP2758307B2 JP2758307B2 JP6933792A JP6933792A JP2758307B2 JP 2758307 B2 JP2758307 B2 JP 2758307B2 JP 6933792 A JP6933792 A JP 6933792A JP 6933792 A JP6933792 A JP 6933792A JP 2758307 B2 JP2758307 B2 JP 2758307B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- storage device
- remote control
- control station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Programmable Controllers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、入出力装置をマイク
ロプロセッサ部から分離して遠隔に設置し、このマイク
ロプロセッサ部により運転制御を行うプログラマブルコ
ントローラに関するものである。
ロプロセッサ部から分離して遠隔に設置し、このマイク
ロプロセッサ部により運転制御を行うプログラマブルコ
ントローラに関するものである。
【０００２】
【従来の技術】図６は例えば特開昭５９−８５５０２号
公報に示された従来のプログラマブルコントローラを示
すシステム構成図であり、図において、１はコントロー
ラのマイクロプロセッサ部（以下、ＣＰＵ部という）、
２はプログラム記憶装置、４はリモート制御局マスター
（以下、ＭＳという）、５は入出力登録用記憶装置、７
はリモート制御局スレーブ（以下、ＲＳという）、８は
入出力マップ用記憶装置、９，１０は入出力装置、３は
ＣＰＵ部１とＭＳ４とのインターフェイス、６はＭＳ４
とＲＳ７とのインターフェイスである。
公報に示された従来のプログラマブルコントローラを示
すシステム構成図であり、図において、１はコントロー
ラのマイクロプロセッサ部（以下、ＣＰＵ部という）、
２はプログラム記憶装置、４はリモート制御局マスター
（以下、ＭＳという）、５は入出力登録用記憶装置、７
はリモート制御局スレーブ（以下、ＲＳという）、８は
入出力マップ用記憶装置、９，１０は入出力装置、３は
ＣＰＵ部１とＭＳ４とのインターフェイス、６はＭＳ４
とＲＳ７とのインターフェイスである。
【０００３】次に動作について説明する。ＣＰＵ部１は
プログラム記憶装置２に格納された手順にもとづき制御
を実行する。また、この制御に先立ち、インターフェイ
ス３を経由して、ＭＳ４内の入出力登録用記憶装置５
に、使用する入出力情報を登録しておく。
プログラム記憶装置２に格納された手順にもとづき制御
を実行する。また、この制御に先立ち、インターフェイ
ス３を経由して、ＭＳ４内の入出力登録用記憶装置５
に、使用する入出力情報を登録しておく。
【０００４】また、ＭＳ４は、入出力登録用記憶装置５
の内容にもとづき、インターフェイス６を経由してＲＳ
７とデータの授受を行い、さらに、ＲＳ７は入出力マッ
プ用記憶装置８の内容にもとづき、各入出力装置９，１
０との間でデータの授受を行う。
の内容にもとづき、インターフェイス６を経由してＲＳ
７とデータの授受を行い、さらに、ＲＳ７は入出力マッ
プ用記憶装置８の内容にもとづき、各入出力装置９，１
０との間でデータの授受を行う。
【０００５】
【発明が解決しようとする課題】従来のプログラマブル
コントローラは以上のように構成されているので、入出
力装置９，１０の故障等により、これらの入出力装置
９，１０の構成を変更した場合、同時に、入出力登録用
記憶装置５の内容およびプログラム記憶装置２の内容を
変更しなければ、異常なデータで制御を行う可能性が発
生するため、制御停止が必ず必要になるなどの問題点が
あった。
コントローラは以上のように構成されているので、入出
力装置９，１０の故障等により、これらの入出力装置
９，１０の構成を変更した場合、同時に、入出力登録用
記憶装置５の内容およびプログラム記憶装置２の内容を
変更しなければ、異常なデータで制御を行う可能性が発
生するため、制御停止が必ず必要になるなどの問題点が
あった。
【０００６】また、入出力装置９，１０の構成の変更に
際しては、ＲＳ７の停止が、また、プログラム変更に際
しては、ＣＰＵ部１の停止がそれぞれ必要になるなどの
問題点があった。
際しては、ＲＳ７の停止が、また、プログラム変更に際
しては、ＣＰＵ部１の停止がそれぞれ必要になるなどの
問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたものであり、入出力装置の構成に変更が
発生した場合でも、制御を停止するのを避けることがで
き、上記構成の変更がＣＰＵ部に告知されるようにする
ことにより、制御動作中におけるプログラムの変更を実
現することができるプログラマブルコントローラを得る
ことを目的とする。
ためになされたものであり、入出力装置の構成に変更が
発生した場合でも、制御を停止するのを避けることがで
き、上記構成の変更がＣＰＵ部に告知されるようにする
ことにより、制御動作中におけるプログラムの変更を実
現することができるプログラマブルコントローラを得る
ことを目的とする。
【０００８】
【課題を解決するための手段】この発明に係るプログラ
マブルコントローラは、リモート制御局スレーブに設け
られて、入出力装置の構成変更を検出することによっ
て、第１の入出力マップ用記憶装置および第２の入出力
マップ用記憶装置にそれぞれ格納された入出力マップを
変更する入出力構成変更装置と、上記リモート制御局マ
スターに設けられて、入出力マップの変更時に、上記第
１の入出力マップ用記憶装置内のデータと上記入出力登
録用記憶装置内の登録データとが不一致か否かを検出
し、不一致の場合にはマイクロプロセッサ部へアラーム
を出力させ、かつシステムから離脱した入出力装置の離
脱直前のデータを保持させる比較装置とを設け、上記マ
イクロプロセッサ部に設けられた警報装置により、上記
アラームを受けて上記プログラム記憶装置内のプログラ
ムおよび上記リモート制御局マスターにおける入出力登
録用記憶装置内の入出力登録を、各制御を停止させるこ
となく変更可能にしたものである。
マブルコントローラは、リモート制御局スレーブに設け
られて、入出力装置の構成変更を検出することによっ
て、第１の入出力マップ用記憶装置および第２の入出力
マップ用記憶装置にそれぞれ格納された入出力マップを
変更する入出力構成変更装置と、上記リモート制御局マ
スターに設けられて、入出力マップの変更時に、上記第
１の入出力マップ用記憶装置内のデータと上記入出力登
録用記憶装置内の登録データとが不一致か否かを検出
し、不一致の場合にはマイクロプロセッサ部へアラーム
を出力させ、かつシステムから離脱した入出力装置の離
脱直前のデータを保持させる比較装置とを設け、上記マ
イクロプロセッサ部に設けられた警報装置により、上記
アラームを受けて上記プログラム記憶装置内のプログラ
ムおよび上記リモート制御局マスターにおける入出力登
録用記憶装置内の入出力登録を、各制御を停止させるこ
となく変更可能にしたものである。
【０００９】
【作用】この発明におけるプログラマブルコントローラ
は、入出力装置の構成に変更が発生した場合、ＲＳの入
出力マップの内容をＭＳへ伝え、ＭＳおよびＲＳ間のイ
ンターフェイスを新しい入出力マップによって行わせ
る。従って、上記変更により、削減もしくは追加となっ
た入出力装置のデータは変更直前の値をＭＳ内で保持
し、不完全ながら制御を継続可能にする。
は、入出力装置の構成に変更が発生した場合、ＲＳの入
出力マップの内容をＭＳへ伝え、ＭＳおよびＲＳ間のイ
ンターフェイスを新しい入出力マップによって行わせ
る。従って、上記変更により、削減もしくは追加となっ
た入出力装置のデータは変更直前の値をＭＳ内で保持
し、不完全ながら制御を継続可能にする。
【００１０】また、ＭＳ内で入出力登録と入出力マップ
の比較を行っているので、両内容の不一致の検出がで
き、ＣＰＵ部は入出力装置が構成変更されたことを知
る。そして、制御を停止することなく、プログラムおよ
び入出力登録を変更することにより、完全なシステムに
復帰させることを可能にする。
の比較を行っているので、両内容の不一致の検出がで
き、ＣＰＵ部は入出力装置が構成変更されたことを知
る。そして、制御を停止することなく、プログラムおよ
び入出力登録を変更することにより、完全なシステムに
復帰させることを可能にする。
【００１１】また、入出力装置の構成変更無しに、誤っ
て入出力登録を変更した場合でも、入出力マップと一致
しないデータは更新されず、変更直前の値をＭＳ内で保
持することができ、異常な制御を防ぐ。
て入出力登録を変更した場合でも、入出力マップと一致
しないデータは更新されず、変更直前の値をＭＳ内で保
持することができ、異常な制御を防ぐ。
【００１２】
【実施例】実施例１． 以下、この発明の一実施例を図について説明する。図１
において、１はコントローラのＣＰＵ部、２はプログラ
ム記憶装置、４はＭＳ、５は入出力登録用記憶装置、７
はＲＳ、８は入出力マップ用記憶装置（第２の入出力マ
ップ用記憶装置）、９，１０は入出力装置、３はＣＰＵ
部１とＭＳ４とのインターフェイス、６はＭＳ４とＲＳ
７とのインターフェイスである。
において、１はコントローラのＣＰＵ部、２はプログラ
ム記憶装置、４はＭＳ、５は入出力登録用記憶装置、７
はＲＳ、８は入出力マップ用記憶装置（第２の入出力マ
ップ用記憶装置）、９，１０は入出力装置、３はＣＰＵ
部１とＭＳ４とのインターフェイス、６はＭＳ４とＲＳ
７とのインターフェイスである。
【００１３】また、１１はＣＰＵ部１の警報装置、１２
は入出力登録用記憶装置５と入出力マップ用記憶装置
（第１の入出力マップ用記憶装置）１３との各出力を比
較する比較装置、１４はＭＳ４の警報装置で、入出力登
録用記憶装置５内の入出力登録を、制御を停止すること
なく、変更可能にする。１５はＲＳ７内の入出力マップ
を変更する入出力構成変更装置である。
は入出力登録用記憶装置５と入出力マップ用記憶装置
（第１の入出力マップ用記憶装置）１３との各出力を比
較する比較装置、１４はＭＳ４の警報装置で、入出力登
録用記憶装置５内の入出力登録を、制御を停止すること
なく、変更可能にする。１５はＲＳ７内の入出力マップ
を変更する入出力構成変更装置である。
【００１４】次に動作について説明する。まず、入出力
装置９を故障等でシステムから離脱させる場合には、図
２のフロー図に示すように、ＲＳ７はＭＳ４と通信を実
行しながら（ステップＳＴ２７）、入出力構成変更装置
１５により入出力の変更の有無を検出し（ステップＳＴ
２８）、有る場合には、ＲＳ７内の入出力マップ用記憶
装置８に格納した入出力マップを変更する（ステップＳ
Ｔ２９）。そして、ＭＳ４との通信により、（ステップ
ＳＴ２７）、入出力マップをＭＳ４へ送出する。
装置９を故障等でシステムから離脱させる場合には、図
２のフロー図に示すように、ＲＳ７はＭＳ４と通信を実
行しながら（ステップＳＴ２７）、入出力構成変更装置
１５により入出力の変更の有無を検出し（ステップＳＴ
２８）、有る場合には、ＲＳ７内の入出力マップ用記憶
装置８に格納した入出力マップを変更する（ステップＳ
Ｔ２９）。そして、ＭＳ４との通信により、（ステップ
ＳＴ２７）、入出力マップをＭＳ４へ送出する。
【００１５】一方、ＭＳ４は図３のフロー図に示すよう
に、ＲＳ７との通信を続行し（ステップＳＴ１９）、上
記入出力マップに変更があったことを検出する（ステッ
プＳＴ２０）。また、入出力マップの変更があった場合
には、ＭＳ４内の比較装置１２により、入出力登録用記
憶装置５内の登録データと入出力マップ用記憶装置１３
内のデータとが不一致か否かを検出する（ステップＳＴ
２２）。不一致が検出された場合には、ＭＳ４はＣＰＵ
部１へアラームを送出し（ステップＳＴ２３）、警報装
置１４の駆動を行う（ステップＳＴ２４）。
に、ＲＳ７との通信を続行し（ステップＳＴ１９）、上
記入出力マップに変更があったことを検出する（ステッ
プＳＴ２０）。また、入出力マップの変更があった場合
には、ＭＳ４内の比較装置１２により、入出力登録用記
憶装置５内の登録データと入出力マップ用記憶装置１３
内のデータとが不一致か否かを検出する（ステップＳＴ
２２）。不一致が検出された場合には、ＭＳ４はＣＰＵ
部１へアラームを送出し（ステップＳＴ２３）、警報装
置１４の駆動を行う（ステップＳＴ２４）。
【００１６】また、このとき、ＣＰＵ部１は制御動作を
実行しながら（ステップＳＴ１６）、図４のフロー図に
示すように、ＭＳ４からの入出力登録と入出力マップと
の不一致によるアラームの有無を調べ（ステップＳＴ１
７）、有る場合には警報装置１１を駆動する（ステップ
ＳＴ１８）。この状態において、システムから離脱した
入出力装置９のデータは、離脱直前の値がＭＳ４内に保
持されているため、ＣＰＵ部１は制御を不完全ながら引
続き実行する（ステップＳＴ１６）。
実行しながら（ステップＳＴ１６）、図４のフロー図に
示すように、ＭＳ４からの入出力登録と入出力マップと
の不一致によるアラームの有無を調べ（ステップＳＴ１
７）、有る場合には警報装置１１を駆動する（ステップ
ＳＴ１８）。この状態において、システムから離脱した
入出力装置９のデータは、離脱直前の値がＭＳ４内に保
持されているため、ＣＰＵ部１は制御を不完全ながら引
続き実行する（ステップＳＴ１６）。
【００１７】そして、警報装置１１，１４の作用で、プ
ログラム記憶装置２内のプログラムおよび入出力登録用
記憶装置５内の入出力登録を、制御を停止することな
く、変更することができる。これにより、図３のフロー
に示すように、ＭＳ４内で入出力登録の変更の有無を検
出し（ステップＳＴ２１）、変更がある場合には、入出
力登録と入出力マップとの一致を検出し（ステップＳＴ
２２）、一致した場合には、ＣＰＵ部１へのアラームの
送出を停止し（ステップＳＴ２５）、警報装置１４の停
止を行い（ステップＳＴ２６）、システムを正常に復帰
させる。
ログラム記憶装置２内のプログラムおよび入出力登録用
記憶装置５内の入出力登録を、制御を停止することな
く、変更することができる。これにより、図３のフロー
に示すように、ＭＳ４内で入出力登録の変更の有無を検
出し（ステップＳＴ２１）、変更がある場合には、入出
力登録と入出力マップとの一致を検出し（ステップＳＴ
２２）、一致した場合には、ＣＰＵ部１へのアラームの
送出を停止し（ステップＳＴ２５）、警報装置１４の停
止を行い（ステップＳＴ２６）、システムを正常に復帰
させる。
【００１８】実施例２．なお、上記実施例では入出力装
置９を故障等でシステムから離脱させる場合について述
べたが、入出力装置１０についても同様である。また、
図５に示す様に、入出力装置３０を新たに追加する場合
でも、上記実施例と同様に、制御を停止することなく、
システムの変更が可能となる。
置９を故障等でシステムから離脱させる場合について述
べたが、入出力装置１０についても同様である。また、
図５に示す様に、入出力装置３０を新たに追加する場合
でも、上記実施例と同様に、制御を停止することなく、
システムの変更が可能となる。
【００１９】
【発明の効果】以上のように、この発明によればリモー
ト制御局スレーブに設けられて、入出力装置の構成変更
を検出することによって、第１の入出力マップ用記憶装
置および第２の入出力マップ用記憶装置にそれぞれ格納
された入出力マップを変更する入出力構成変更装置と、
上記リモート制御局マスターに設けられて、入出力マッ
プの変更時に、上記第１の入出力マップ用記憶装置内の
データおよび上記入出力登録用記憶装置内の登録データ
が不一致か否かを検出し、不一致の場合にはマイクロプ
ロセッサ部へアラームを出力させ、かつシステムから離
脱した入出力装置の離脱直前のデータを保持させる比較
装置とを設け、上記マイクロプロセッサ部および上記リ
モート制御局マスターに設けられた警報装置により、上
記アラームを受けて上記プログラム記憶装置内のプログ
ラムおよび上記リモート制御局マスターにおける入出力
登録用記憶装置内の入出力登録を、各制御を停止させる
ことなく変更可能に構成したので、入出力装置の構成変
更の際に、データが前値保持され、変更がアラームとし
てＣＰＵ部に告知され、制御動作を停止することなく、
プログラムおよび入出力登録の変更を実施でき、また、
入出力装置の故障時の制御への影響を最小限に抑えるこ
とができ、さらに、入出力装置の増設に柔軟に対応でき
るものが得られる効果がある。
ト制御局スレーブに設けられて、入出力装置の構成変更
を検出することによって、第１の入出力マップ用記憶装
置および第２の入出力マップ用記憶装置にそれぞれ格納
された入出力マップを変更する入出力構成変更装置と、
上記リモート制御局マスターに設けられて、入出力マッ
プの変更時に、上記第１の入出力マップ用記憶装置内の
データおよび上記入出力登録用記憶装置内の登録データ
が不一致か否かを検出し、不一致の場合にはマイクロプ
ロセッサ部へアラームを出力させ、かつシステムから離
脱した入出力装置の離脱直前のデータを保持させる比較
装置とを設け、上記マイクロプロセッサ部および上記リ
モート制御局マスターに設けられた警報装置により、上
記アラームを受けて上記プログラム記憶装置内のプログ
ラムおよび上記リモート制御局マスターにおける入出力
登録用記憶装置内の入出力登録を、各制御を停止させる
ことなく変更可能に構成したので、入出力装置の構成変
更の際に、データが前値保持され、変更がアラームとし
てＣＰＵ部に告知され、制御動作を停止することなく、
プログラムおよび入出力登録の変更を実施でき、また、
入出力装置の故障時の制御への影響を最小限に抑えるこ
とができ、さらに、入出力装置の増設に柔軟に対応でき
るものが得られる効果がある。
【図１】この発明の一実施例によるプログラマブルコン
トローラを示すシステム構成図である。
トローラを示すシステム構成図である。
【図２】図１におけるＲＳの処理手順を示すフロー図で
ある。
ある。
【図３】図１におけるＭＳの処理手順を示すフロー図で
ある。
ある。
【図４】図１におけるＣＰＵの処理手順を示すフロー図
である。
である。
【図５】この発明の他の実施例によるプログラマブルコ
ントローラを示すシステム構成図である。
ントローラを示すシステム構成図である。
【図６】従来のプログラマブルコントローラを示すシス
テム構成図である。
テム構成図である。
１ ＣＰＵ部（マイクロプロセッサ部） ２ プログラム記憶装置 ４ ＭＳ（リモート制御局マスター） ５ 入出力登録用記憶装置 ７ ＲＳ（リモート制御局スレーブ） ８ 入出力マップ用記憶装置（第２の入出力マップ用記
憶装置） １１，１４ 警報装置 １２ 比較装置１３ 入出力マップ用記憶装置（第１の入出力マップ用
記憶装置） １５ 入出力構成変更装置
憶装置） １１，１４ 警報装置 １２ 比較装置１３ 入出力マップ用記憶装置（第１の入出力マップ用
記憶装置） １５ 入出力構成変更装置
Claims (1)
- 【請求項１】 プログラム記憶装置に格納された手順に
従って制御動作を実行するマイクロプロセッサ部と、該
マイクロプロセッサ部から入出力登録用記憶装置に対し
使用する入出力情報を登録し、第１の入出力マップ用記
憶装置の内容に従ってデータの授受を行うリモート制御
局マスターと、第２の入出力マップ用記憶装置の内容に
従って、遠隔から上記リモート制御局マスターとデータ
の授受を行い、かつ複数の入出力装置とデータの授受を
行うリモート制御局スレーブとを備え、上記リモート制
御局スレーブに設けられて、上記入出力装置の構成変更
を検出することによって、上記第１の入出力マップ用記
憶装置および上記第２の入出力マップ用記憶装置にそれ
ぞれ格納された入出力マップを変更する入出力構成変更
装置と、上記リモート制御局マスターに設けられて、入
出力マップの変更時に、上記第１の入出力マップ用記憶
装置内のデータと上記入出力登録用記憶装置内の登録デ
ータが不一致か否かを検出し、不一致の場合には上記マ
イクロプロセッサ部および上記リモート制御局マスター
へアラームを出力させ、かつシステムから離脱した上記
入出力装置の離脱直前のデータを保持させる比較装置
と、上記マイクロプロセッサ部および上記リモート制御
局マスターに設けられ、かつ上記アラームを受けて上記
プログラム記憶装置内のプログラムおよび上記リモート
制御局マスターにおける入出力登録用記憶装置内の入出
力登録を、各制御を停止することなく変更可能にする警
報装置とを備えたプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6933792A JP2758307B2 (ja) | 1992-02-20 | 1992-02-20 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6933792A JP2758307B2 (ja) | 1992-02-20 | 1992-02-20 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05233034A JPH05233034A (ja) | 1993-09-10 |
| JP2758307B2 true JP2758307B2 (ja) | 1998-05-28 |
Family
ID=13399641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6933792A Expired - Fee Related JP2758307B2 (ja) | 1992-02-20 | 1992-02-20 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758307B2 (ja) |
-
1992
- 1992-02-20 JP JP6933792A patent/JP2758307B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05233034A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5088021A (en) | Apparatus and method for guaranteed data store in redundant controllers of a process control system | |
| JP2687927B2 (ja) | 外部バスの障害検出方法 | |
| US6446201B1 (en) | Method and system of sending reset signals only to slaves requiring reinitialization by a bus master | |
| JP2758307B2 (ja) | プログラマブルコントローラ | |
| JPH09330106A (ja) | バックアップ機能付制御システム | |
| US6760863B1 (en) | CPU unit and run alternative control method of programmable controller | |
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| JP2504836B2 (ja) | 情報処理システム | |
| JP2001333083A (ja) | フィールド機器の新規追加および削除の設定方法、並びにフィールド機器の新規追加方法 | |
| JPH03219333A (ja) | 待機二重系装置 | |
| JP2000132210A (ja) | 制御装置及び協調制御方法 | |
| JPS61213932A (ja) | 分散形２重系計算機システムおよびその制御方法 | |
| JP2513120B2 (ja) | 無停止型情報処理装置 | |
| JP2504241B2 (ja) | 計算機システム | |
| JPS6218059B2 (ja) | ||
| JP3216272B2 (ja) | 分散形制御装置 | |
| JPH03250240A (ja) | 放送通信システム | |
| JP2563068Y2 (ja) | 二重化通信制御装置 | |
| JPH0334052A (ja) | 情報処理システム | |
| JPH0113577B2 (ja) | ||
| JPH0715497B2 (ja) | 個体識別方法 | |
| JPH04216105A (ja) | プログラマブルコントローラ | |
| JPH0514378A (ja) | 通信装置 | |
| JPH09212216A (ja) | Ｐｌｃのリモートｉ／ｏシステム | |
| JPH11249718A (ja) | 遠隔入出力装置用親局ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |