JP2004120043A - エレベータ制御伝送システム - Google Patents
エレベータ制御伝送システム Download PDFInfo
- Publication number
- JP2004120043A JP2004120043A JP2002276829A JP2002276829A JP2004120043A JP 2004120043 A JP2004120043 A JP 2004120043A JP 2002276829 A JP2002276829 A JP 2002276829A JP 2002276829 A JP2002276829 A JP 2002276829A JP 2004120043 A JP2004120043 A JP 2004120043A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- control information
- control
- data
- elevator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】エレベータの制御情報をサイクリックにシリアル伝送する制御情報LAN5上に制御情報伝送装置6を設け、制御情報伝送装置6はデータ転送機能を有し、伝送局として通常使用されるマスタコントローラ1、ホールコントローラ3、かごコントローラ4に代わり試験用伝送を行う。これにより、システム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明はエレベータの制御情報をサイクリックにシリアル伝送するエレベータ制御伝送システムに関する。
【0002】
【従来の技術】
エレベータ制御システム内でサイクリックに制御伝送を行う制御伝送システムにおいは、マスタ局からアドレス情報を送りそのアドレスに対応したスレーブ局がデータ入出力の応答しており、アドレス情報が正しく受け取れた場合に、読み出しデータ伝送応答やデータ書き込み処理を行っている(例えば特許文献1参照)。
【0003】
このようなエレベータ制御伝送システムではマイクロコンピュータが使用され、自局向けの伝送が行われたか否かの判断はマイクロコンピュータプログラム中のデータを使用して行われている。また、エレベータ制御伝送システムは他の広く用いられている伝送系統と固定した形態でもって接続され、各種制御情報を伝送できるようにしている。
【0004】
【特許文献1】
特開2001−247269号公報
【0005】
【発明が解決しようとする課題】
しかし、マイクロコンピュータを使用したシステムの場合、ある一定以上の応答性能を得ようとした場合には、高価な性能の高いマイクロコンピュータを使用する必要がある。一方、システム価格を抑えることができる安価なマイクロコンピュータを用いた場合には応答性能等が悪化し、システムの規模や機能などに制約が生じてしまう。
【0006】
また、情報交換を行うエリアの判断を行うためのデータがマイタロコンピュータのプログラム中に含まれてしまうので、エリア内容を変える場合はプログラムデータの中から変更位置を見つけ出し修正し対応する必要がある。また、伝送内容が変更になる毎にプログラムを作成する必要があり、数多くのプログラムを管理していく必要がある。さらには、伝送内容の動作確認を行うには、マスタ局やスレーブ局を実際に動作させて動作確認を行う必要がある。
【0007】
本発明の目的は、安価で応答速度が早く、伝送内容の動作確認が容易に行えるエレベータ制御伝送システムを提供することである。
【0008】
【課題を解決するための手段】
請求項1の発明に係るエレベータ制御伝送システムは、エレベータの制御情報をアドレスを指定してマスタ局からスレーブ局にサイクリックシリアル伝送するエレベータ制御伝送システムにおいて、マスタ局としてエレベータのシステム制御およびかご動作制御を行うマスタコントローラと、スレーブ局としてエレベータホールでのスイッチ入力や表示出力を行うホールコントローラと、スレーブ局としてエレベータかご内部のスイッチ入力や表示出力を行うかごコントローラと、これらコントローラが接続されエレベータの制御情報をサイクリックにシリアル伝送する制御情報LANと、上位装置が接続された上位装置伝送LANと、前記制御情報LANおよび前記上位装置伝送LANの双方に接続され前記コントローラと前記上位装置間で情報とを交換する制御情報伝送装置とを備え、前記制御情報伝送装置は、通常使用される前記コントローラに代わり試験用伝送を行うことを特徴とする。
【0009】
請求項1の発明に係るエレベータ制御伝送システムにおいては、エレベータの制御情報をサイクリックにシリアル伝送する制御情報LAN上に制御情報伝送装置を設け、制御情報伝送装置はデータ転送機能を有し、伝送局として通常使用されるマスタコントローラ、ホールコントローラ、かごコントローラに代わり試験用伝送を行う。これにより、システム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことができる。
【0010】
請求項2の発明に係るエレベータ制御伝送システムは、請求項1の発明において、前記制御情報伝送装置は、転送動作内容を外部から書き換えできる設定テーブルを備えたことを特徴とする。
【0011】
請求項2の発明に係るエレベータ制御伝送システムにおいては、制御情報伝送装置はデータ転送テーブル処理機能を有し、設定テーブルを書き換えることにより転送動作内容を変更し、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行うことができる。
【0012】
請求項3の発明に係るエレベータ制御伝送システムは、請求項1の発明において、前記制御情報伝送装置は、設定テーブルを不揮発性メモリに保管し、電源停止が発生しても即時に前回の設定データと同じ動作の再開を可能としたことを特徴とする。
【0013】
請求項3の発明に係るエレベータ制御伝送システムにおいては、制御情報伝送装置はメモリ直接書き込み機能を有し、設定テーブルへの設定データを不揮発性メモリに保管し、電源停止が発生しても即時に前回の設定データと同じ動作を再開できるようにしているので、システム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことができる。
【0014】
請求項4の発明に係るエレベータ制御伝送システムは、請求項1の発明において、前記制御情報伝送装置は、伝送中に発生したエラーを前記上位装置に伝送することを特徴とする。
【0015】
請求項4の発明に係るエレベータ制御伝送システムにおいては、上位装置はエラー表示機能を有し、制御情報伝送装置から伝送中に発生したエラーを表示し異常動作解析を行う。これにより、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行える。
【0016】
請求項5の発明に係るエレベータ制御伝送システムは、請求項1の発明において、前記制御情報伝送装置は、試験用に受信データを折り返し前記上位装置に送信することを特徴とする。
【0017】
請求項5の発明に係るエレベータ制御伝送システムおいては、制御情報伝送装置は転送折り返し機能を有し、試験用に受信データを折り返し上位装置に送信するので、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行うことができる。
【0018】
請求項6の発明に係るエレベータ制御伝送システムは、請求項1の発明において、前記制御情報伝送装置は、決められた手順に従い送信データを作成して前記上位装置に送信することを特徴とする。
【0019】
請求項6の発明に係るエレベータ制御伝送システムにおいては、制御情報伝送装置は転送折り返し機能を有し、決められた手順に従い送信データを作成するので、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行うことができる。
【0020】
請求項7の発明に係るエレベータ制御伝送システムは、請求項1の発明において、前記制御情報伝送装置は、前記制御情報LAN上のデータを前記上位装置に伝達し前記上位装置からのデータを前記制御情報LANに伝達してシステム伝送動作の確認を行うことを特徴とする。
【0021】
請求項7の発明に係るエレベータ制御伝送システムにおいては、制御情報伝送装置は上位装置ヘのデータ転送機能を有し、制御伝送LAN上のデータを上位装置に伝達し、かつ上位装置からのデータを制御伝送LANに伝達することでシステム伝送動作の確認を行うので、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行うことができる。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。図1は本発明の実施の形態に係るエレベータ伝送制御システムの構成図である。マスタコントローラ1は、マスタ局としてエレベータのシステム制御およびかご動作制御を行うものであり、制御情報LAN5aに接続されている。制御情報LAN5aには、スレーブ局であるホールコントローラ3およびかごコントローラが接続されており、ホールコントローラ3はエレベータホールでのスイッチ入力や表示出力を行い、かごコントローラ4はエレベータかご内部のスイッチ入力や表示出力を行う。さらに、制御情報LAN5aにはスレーブ局として伝送動作模擬を行う制御情報伝送装置6aが接続されている。
【0023】
一方、制御情報LAN5bには、マスタ局として動作する制御情報伝送装置6bおよびスレーブ局として動作する制御情報伝送装置6bがホールコントローラ3およびかごコントローラ4と共に接続されている。さらに、制御情報伝送装置6a、6bは上位装置伝送LAN7を経由し、上位装置8と接続されている。上位装置8は、上位装置伝送LAN7および制御情報伝送装置6a、6bを経由し制御情報LAN5a、5bに伝送されるシステム制御情報や動作ステータスを確認したり、制御情報を作成して、その制御情報を上位装置伝送LAN7経由で制御情報伝送装置6a、6bに送り、制御情報を他の伝送局に伝達する。このように、制御情報伝送装置6a、6bと上位装置8とは、制御情報LAN5a、5bおよび上位装置伝送LAN7の双方のLAN上に流れる制御情報を交換する。そして、マスタコントローラ1、ホールコントローラ3、かごコントローラ4は、エレベータの制御情報を制御情報伝送装置6a、6bに伝達し、設定情報などを制御情報伝送装置6a、6bから受け取る。
【0024】
制御情報伝送装置6は2種類の使用方式をもっており、1種類目の使用方式においては制御情報伝送装置6aはスレーブ局として動作し、マスタコントローラ1からの情報を受け取り、模擬伝送局としての伝送応答を行う。また上位装置伝送LAN7に対してマスタコントローラ1や他のステーションから出された制御情報を出力し、上位装置8にてシステム伝送動作の確認が行えるようにする。
【0025】
一方、2種類目の制御情報伝送装置6の使用方式においては、制御情報伝送装置6bはマスタ局として動作し、上位装置8からの制御情報を上位装置伝送LAN7を経由して受け取り、ホールコントローラ3、かごコントローラ4、スレーブ局の制御情報伝送装置6aなどにその制御情報を送り込む。
【0026】
図2は制御情報伝送装置6のブロック構成図である。制御情報伝送装置6は、制御情報処理CPU11、伝送制御回路13、制御回路動作設定ROM14、RAM15、フラッシュROM16、EEPROM17、シリアルインターフェース(RS485 IF)18、シリアルインターフェース(RS232C IF)19、セレクト回路21、入出力ポート22、上位装置伝送LAN接続装置26から構成されている。そして、制御情報処理CPU11、伝送制御回路13、RAM15、フラッシュ、フラッシュROM16、EEPROM17、セレクト回路21、入出力ポート22、上位装置伝送LAN接続回路26はバス30を経由して接続されている。
【0027】
制御情報処理CPU11は、伝送動作、データ転送動作、転送動作設定入出力を制御する際に使用され、内部にDMAコントローラ(DMAC)、割り込みコントローラ(INTC)を持ち、制御伝送処理制御信号aを経由して伝送制御回路13との間で協調して制御情報伝送動作制御を行う。
【0028】
伝送制御回路13は、制御情報LAN5とのデータ入出力制御を行い制御伝送信号bを入出力する。制御回路動作設定ROM14の内容に応じ伝送制御回路13の機能が設定され、伝送制御回路13内部の伝送制御データも初期化可能である。
【0029】
RAM15は転送データなどを保管するのに使用される。フラッシュROM16には制御情報処理CPU11の制御動作プログラムが保管される。EEPROM17には転送動作設定テーブルが保管される。
【0030】
シリアルインターフェース(RS485 IF)18では伝送制御回路13からの制御伝送信号bと外部の制御情報LAN5との間で信号変換し接続する。シリアルインターフェース(RS232C IF)19では制御情報処理CPU11とRS232C通信路20を介して、設定ツールとの間で情報通信するのに使用される。
【0031】
セレクト回路21では制御情報処理CPU11から出されるアドレス信号を基に、伝送制御回路13、RAM15、フラッシュ、フラッシュROM16、EEPROM17へのセレクト信号を作り出す。入出力ポート22ではスイッチ情報入力やLED表示等を行いセレクト回路21を介し制御情報処理CPU11にデータを受け渡す。また入出力ポート22からのスイッチ入力に応じセレクト回路21はセレクト信号のアドレス割り当てを変化させる。また、上位装置伝送LAN接続回路26は、上位装置伝送LAN7を介し上位装置8との間でデータの伝送を行う。
【0032】
図3は伝送制御回路13のブロック構成図である。伝送制御回路13は、CPUインターフェース回路31、制御伝送インターフェース回路37、RAM処理回路34から構成される。
【0033】
CPUインターフェース回路31ではバス30上のバス信号cと制御伝送処理制御信号aとを用いて制御情報処理CPU11との間でのインターフェースを行う。CPUインターフェース回路31の内部には上位伝送データ32を持つ。CPUインターフェース回路31では制御伝送回路動作信号dを用いて制御伝送イイタフェース回路37と情報の交換が行われる。またCPUインターフェース回路31はRAM情報入出力動作信号eを用いてRAM処理回路34と情報の交換が行われる。制御情報処理CPU11との間ではCPUインターフェース回路31を経由し情報の交換を行う。
【0034】
また制御伝送インターフェース回路37ではCPUインターフェース回路31から伝達される制御伝送回路動作信号dを用いて制御情報LAN5との間でサイクリック情報伝達を行う制御伝送信号bの入出力信号制御処理を行う。またRAM処理回路34にある制御伝送設定データ35、制御伝送データ36の読み出し、変更を制御伝送RAM情報入出力動作信号fを用い行う。
【0035】
RAM処理回路34ではCPUインターフェース回路31および制御伝送インターフェース回路37の双方からのアクセス機能を持つ。内部の制御伝送設定データ35、制御伝送データ36の入出力処理をRAM情報入出力動作信号e、制御伝送RAM情報入出力動作信号fを用いて行う。
【0036】
図4はCPUインターフェース回路31のブロック構成図である。CPUインターフェース回路31は、アクセス制御回路51、レジスタ52、転送制御回路53、上位伝送データ32、転送設定データ54から構成される。
【0037】
アクセス制御回路51は制御情報処理CPU11とバス信号cと制御伝送処理制御信号aとを用いてデータの入出力処理を行う。制御伝送処理制御信号aは、読み出し、書き込み要求信号、割り込み要求信号、読み出し、書き込み終了信号、DMA要求信号、DMA応答信号などで構成される。
【0038】
アクセス制御回路51からはレジスタ52に対しレジスタ入出力処理信号gが与えられ、データの読み出し、書き込みが行われる。また、アクセス制御回路51からは転送制御回路53に対し転送処理制御信号hを与えデータ転送動作の開始、データ入出力制御、データ転送動作終了の検出を行う。またアクセス制御回路51からは上位伝送データ32に対し上位伝送データ読み書き信号iを与えデータ入出力制御を行う。さらにアクセス制御回路51からは転送設定データ54に対し転送設定データ読み書き信号jを与えデータ入出力制御を行う。
【0039】
また制御情報処理CPU11から与えられるバス信号c中のアドレス信号の値に応じ、RAM処理回路34、制御伝送インターフェース回路37に対しRAM情報入出力動作信号e、制御伝送回路動作信号dを渡し動作情報の交換を行う。
【0040】
転送制御回路53ではアクセス制御回路51から転送処理制御信号hを受け取り転送動作を開始する。転送設定データ54から転送設定動作読み出し信号kとして読み取り、データ内容に応じて上位伝送データ32とRAM処理回路34の内の制御伝送データ36の間での転送処理を行う。転送制御回路53と上位伝送データ32は転送用情報入出力信号mで接続される。レジスタ52には制御伝送制御情報/ステータス、転送処理制御情報/ステータスなどが入れられ、制御情報処理CPU11での処理で使用される。
【0041】
次に、動作を説明する。図5は伝送データの流れの説明図である。制御情報伝送装置6は制御情報LAN5上に流れる制御情報データと上位伝送データとを交換する。制御情報LAN5に接続されたマスタコントローラ1、ホールコントローラ3、かごコントローラ4は、エレベータの制御動作情報を制御情報伝送装置6に伝達すると共に設定情報を上位装置8から受け取る。
【0042】
制御情報伝送装置6は前述したように2種類の使用方式をもっており、制御情報データの内容が上位伝送データの制御動作情報として転送され、制御情報LAN5および上位装置伝送LAN7を介して上位装置8に送られる。また、上位装置8から設定情報の変更入力を受け付け、制御情報伝送装置6ではこの情報を受け取り、制御設定を制御情報LAN5を介してマスタコントローラ1、ホールコントローラ3、かごコントローラ4に伝達する。また、マスタコントローラ1、ホールコントローラ3、かごコントローラ4から制御情報伝送装置6に送られてきた制御情報データに含まれるエラーデータを上位伝送データの表エラーデータに転送し上位装置8に伝達する。
【0043】
図6は、EEPROM17に格納された転送設定テーブルの説明図である。この転送設定テーブルは、1〜mの複数個のテーブルで構成されており、各テーブルは、処理種別、制御伝送アドレス、上位伝送アドレス、転送個数/演算種別から構成されている。処理種別としては、「制御→上位」、「上位→制御」、「演算」、「処理終了」がある。
【0044】
図7は情報制御伝送装置6の制御情報処理CPU11の伝送動作を示すフローチャートである。電源ONのシステム動作開始後に制御情報処理CPU11は設定初期化処理を行う(S1)。具体的には、EEPROM17に含まれた転送設定テーブル内容を伝送制御回路13内の転送設定データ54に書き込む。このEEPROM17の転送設定テーブル内容はRS232C通信路20に接続される設定ツールを用いて変更可能としており、転送動作の変更が可能となっている。
【0045】
次に、制御情報処理CPU11は伝送制御回路13のCPUインターフェース回路31内のレジスタ52に含まれる割り込みマスク設定に対し制御伝送周期割り込み、転送動作完了割り込みの許可を設定し(S2)、制御伝送の1周期が完了するまで待つ。つまり、転送動作完了割り込みが発生したか否かを判定し(S3)、転送動作完了割り込みが発生したときは制御伝送の1周期が完了した時点であると判定し、制御情報処理CPU11は伝送制御回路13に対しデータ転送開始指令を与える(S4)。具体的には転送動作指定テーブルの動作開始アドレスをCPUインターフェース回路31内のレジスタ52に書き込むこととなる。
【0046】
これを受けて伝送制御回路13内のCPUインターフェース回路31の転送制御回路53が動作し転送処理が行われる。すなわち、伝送制御回路13内のデータ転送終了の割り込みがあるか否かを判定し(S5)、転送終了割り込みが発生したときは伝送制御回路13内のデータ転送終了であると判断し、上位装置8に伝送送信を行う(S6)。上位伝送データの受信があるか否かを判定し(S7)、上位伝送データの受信があるときは伝送制御回路13のメモリデータの送信または演算実行を行う(S8)。
【0047】
図8は伝送制御回路13にて行われる転送動作のタイムチャートである。制御情報処理CPU11は、伝送制御回路13のCPUインタフェース回路31の転送制御回路53に対し転送開始指令を出し、転送終了割り込みの発生を待つ。転送制御回路53では転送設定データ54を読み出し、転送種別、制御LANアドレス、上位装置伝送アドレス、転送回数を得る。
【0048】
転送種別が「制御→上位」の場合は、制御伝送データ36から指定された制御アドレス値に従いデータを読み出し上位装置伝送アドレス値の示す上位伝送データ32に保管しておく。CPUインターフェース回路31からは1回の転送終了毎に制御情報処理CPU11に対しDMA要求信号(DREQ信号)を出力し、これを受けた制御情報処理CPU11内部のDMA回路では要求受け付け信号(DACK信号)を返しバス30上にCPUインターフェース回路31が出す情報をRAM15に保管する。このときCPUインターフェース回路31からは更新された上位装置伝送データを出力する。この動作を指定回数分実施する。
【0049】
転送種別が「上位装置→制御情報LAN」の場合は上位装置伝送アドレス値の示す上位伝送データ32からデータを読み出し指定された制御アドレス値に従い制御伝送データ36に保管しておく。これを指定回数分実施する。転送種別が「演算」の場合は演算種別に示される、あらかじめ登録しておいた演算処理内容に従い、制御LANデータ値、上位装置データ値を用いてデータを作成し、データを保管する。転送種別が「終了」になった時点でCPUインターフェース回路31から転送終了割り込みが制御情報処理CPU11に送られる。
【0050】
このような方式をとっているため転送処理実施中は制御情報処理CPU11は他の処理を実行でき効率のよい転送動作を実現できる。またテーブルの設定により、送信されてきたデータをそのまま送り返したり、順番を変えて編集したりすることも可能である。また制御情報LANの伝送動作中に発生した伝送エラー情報も上位伝送エリアに転送登録ができ、上位装置8で伝送異常の発生の確認を行うことも可能となっている。
【0051】
以上説明したように、制御情報伝送装置6はデータ転送機能を有するので、伝送局として通常使用されるマスタコントローラ1、ホールコントローラ3、かごコントローラ4に代わり試験用伝送を行うことにより、システム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことができる。
【0052】
また、制御情報伝送装置6はデータ転送テーブル処理機能を有し、内部の送受信動作の設定テーブルを書き換えることにより、システム要素変更時の情報内容の変更処理を容易に行うことが可能としている。これによりシステム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことが可能である。さらに、制御情報伝送装置6はメモリ直接書き込み機能を有し、設定テーブルを不揮発性メモリに保管し、電源停止が発生しても即時に前回の設定データと同じ動作を再開することを可能としている。これにより、システム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことが可能である。また、上位装置8はエラー表示機能を有し、伝送中に発生したエラーを表示し、異常動作解析を可能とすることにより、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行うことが可能である。
【0053】
一方、制御情報伝送装置6は転送折り返し機能を有し、試験用に受信データを折り返し上位装置に送信し、伝送システムの動作確認を用意にすることを可能としており、また、決められた手順に従い送信データを作成するデータ作成機能を有し、システム伝送動作の確認を容易にすることを可能とする。さらに、制御伝送LAN上のデータを上位装置に伝達し、かつ上位装置からのデータを制御伝送LANに伝達する上位装置へのデータ転送機能を有し、システム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことを可能としている。以上の説明では、転送処理の開始位置を指定する方式をとっているが、もちろん常に設定テーブルの先頭から使用する方式を取っても良い。
【0054】
【発明の効果】
以上説明したように、本発明によれば、制御情報伝送装置はデータ転送機能を有し、伝送局として通常使用されるマスタコントローラ、ホールコントローラ、かごコントローラに代わり試験用伝送を行うことができるので、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行うことが可能である。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るエレベータ伝送制御システムの構成図。
【図2】本発明の実施の形態における制御情報伝送装置のブロック構成図。
【図3】本発明の実施の形態における伝送制御回路のブロック構成図。
【図4】本発明の実施の形態におけるCPUインターフェース回路のブロック構成図。
【図5】本発明の実施の形態に係るエレベータ伝送制御システムの伝送データの流れの説明図。
【図6】本発明の実施の形態における転送設定テーブルの説明図。
【図7】本発明の実施の形態における情報制御伝送装置の制御情報処理CPUでの伝送動作を示すフローチャート。
【図8】本発明の実施の形態における伝送制御回路にて行われる転送動作のタイムチャート。
【符号の説明】
1…マスタコントローラ、3…ホールコントローラ、4…かごコントローラ、5…制御情報LAN、6…制御情報伝送装置、7…上位装置伝送LAN、8…上位装置、11…制御情報処理CPU、12…情報伝送インターフェース、13…伝送制御回路、14…制御回路動作設定ROM、15…RAM、16…フラッシュROM、17…EEPROM、18…シリアルインターフェース(RS485 IF)、19…シリアルインターフェース(RS232C IF)、20…RS232C通信路、21…セレクト回路、22…入出カボート、26…上位装置伝送LAN接続回路、30…バス、31…CPUインターフェース回路、32…上位伝送データ、34…RAM処理回路、35…制御伝送設定データ、36…制御伝送データ、37…制御伝送インターフェース回路、51…アクセス制御回路、52…レジスタ、53…転送制御回路、54…転送設定データ
Claims (7)
- エレベータの制御情報をアドレスを指定してマスタ局からスレーブ局にサイクリックシリアル伝送するエレベータ制御伝送システムにおいて、マスタ局としてエレベータのシステム制御およびかご動作制御を行うマスタコントローラと、スレーブ局としてエレベータホールでのスイッチ入力や表示出力を行うホールコントローラと、スレーブ局としてエレベータかご内部のスイッチ入力や表示出力を行うかごコントローラと、これらコントローラが接続されエレベータの制御情報をサイクリックにシリアル伝送する制御情報LANと、上位装置が接続された上位装置伝送LANと、前記制御情報LANおよび前記上位装置伝送LANの双方に接続され前記コントローラと前記上位装置間で情報とを交換する制御情報伝送装置とを備え、前記制御情報伝送装置は、通常使用される前記コントローラに代わり試験用伝送を行うことを特徴とするエレベータ制御伝送システム。
- 前記制御情報伝送装置は、転送動作内容を外部から書き換えできる設定テーブルを備えたことを特徴とする請求項1記載のエレベータ制御伝送システム。
- 前記制御情報伝送装置は、設定テーブルを不揮発性メモリに保管し、電源停止が発生しても即時に前回の設定データと同じ動作の再開を可能としたことを特徴とする請求項2記載のエレベータ制御伝送システム。
- 前記制御情報伝送装置は、伝送中に発生したエラーを前記上位装置に伝送することを特徴とする請求項1記載のエレベータ制御伝送システム。
- 前記制御情報伝送装置は、試験用に受信データを折り返し前記上位装置に送信することを特徴とする請求項1記載のエレベータ制御伝送システム。
- 前記制御情報伝送装置は、決められた手順に従い送信データを作成して前記上位装置に送信することを特徴とする請求項1記載のエレベータ制御伝送システム。
- 前記制御情報伝送装置は、前記制御情報LAN上のデータを前記上位装置に伝達し前記上位装置からのデータを前記制御情報LANに伝達してシステム伝送動作の確認を行うことを特徴とする請求項1記載のエレベータ制御伝送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002276829A JP2004120043A (ja) | 2002-09-24 | 2002-09-24 | エレベータ制御伝送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002276829A JP2004120043A (ja) | 2002-09-24 | 2002-09-24 | エレベータ制御伝送システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004120043A true JP2004120043A (ja) | 2004-04-15 |
Family
ID=32272604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002276829A Pending JP2004120043A (ja) | 2002-09-24 | 2002-09-24 | エレベータ制御伝送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004120043A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007084235A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Elevator Co Ltd | エレベータ制御システム |
JP2008054028A (ja) * | 2006-08-24 | 2008-03-06 | Toshiba Elevator Co Ltd | 制御情報伝送システム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05162934A (ja) * | 1991-12-16 | 1993-06-29 | Hitachi Building Syst Eng & Service Co Ltd | エレベーターの管理システム |
JPH11100179A (ja) * | 1997-09-29 | 1999-04-13 | Hitachi Ltd | エレベーター制御装置 |
JP2002259257A (ja) * | 2001-03-05 | 2002-09-13 | Casio Comput Co Ltd | 帳表作成装置及びデータ転送自動切換方法 |
-
2002
- 2002-09-24 JP JP2002276829A patent/JP2004120043A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05162934A (ja) * | 1991-12-16 | 1993-06-29 | Hitachi Building Syst Eng & Service Co Ltd | エレベーターの管理システム |
JPH11100179A (ja) * | 1997-09-29 | 1999-04-13 | Hitachi Ltd | エレベーター制御装置 |
JP2002259257A (ja) * | 2001-03-05 | 2002-09-13 | Casio Comput Co Ltd | 帳表作成装置及びデータ転送自動切換方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007084235A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Elevator Co Ltd | エレベータ制御システム |
JP2008054028A (ja) * | 2006-08-24 | 2008-03-06 | Toshiba Elevator Co Ltd | 制御情報伝送システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3428750B1 (en) | Slave device, method for controlling slave device, information processing program, and recording medium | |
CN101132328A (zh) | 实时工业以太网EtherCAT通信控制器 | |
WO2015136960A1 (ja) | コントローラ | |
CN108572628B (zh) | 从机装置、从机装置的控制方法以及非易失性存储媒体 | |
WO2017154273A1 (ja) | マスタースレーブ制御システム、マスタースレーブ制御システムの制御方法、情報処理プログラム、および記録媒体 | |
JP6163748B2 (ja) | 通信カプラ、通信システム、制御方法、およびプログラム | |
CN112147927B (zh) | 一种双通道总线通信的多轴运动控制系统 | |
JP2014146070A (ja) | 制御装置、制御方法、およびプログラム | |
US9568905B2 (en) | CPU of PLC, system program for PLC, and recording medium storing system program for PLC | |
JP6136228B2 (ja) | 通信カプラ、通信システム、制御方法、およびプログラム | |
JP2004120043A (ja) | エレベータ制御伝送システム | |
CN109725621B (zh) | 一种基于1553b总线和can总线的二级总线程序在线烧写方法 | |
JP6149393B2 (ja) | 通信カプラ、情報処理装置、制御方法およびプログラム | |
WO2012117500A1 (ja) | 通信装置 | |
US20150149107A1 (en) | Loopback test of the proper operation of technical devices in an industrial process automation system | |
JP4479131B2 (ja) | 制御装置 | |
JP2003335470A (ja) | エレベータ制御伝送システム | |
CN114893888B (zh) | 空调内机控制器对线控器的消息处理方法、装置和介质 | |
JP2004021751A (ja) | デバッグ装置、デバッグプログラム、およびデバッグプログラム記録媒体 | |
CN214278732U (zh) | 一种可编程热网集中器 | |
JP2005084820A (ja) | 入出力装置の模擬機能を備えた制御装置 | |
JP2014127055A (ja) | Plcの周辺装置 | |
JP3730101B2 (ja) | 制御システム、制御システムのデータ書込/読出方法およびそのデータ書込/読出のためのプログラムを記録した記録媒体 | |
CN117743246A (zh) | 一种背板总线扩展系统及管理方法、装置、服务器、存储介质 | |
JPH1040133A (ja) | ソフトウェアシミュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080617 |