JP2599434Y2 - パルス状信号回路装置 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は相続くパルス状信号の時
間的分解能を改善するための回路装置に関する。

【０００２】

【従来の技術】マイクロプロセッサによるアナログプロ
セスの制御の際には、アナログ入力量が予め定められた
アルゴリズムまたは調節プログラムにより処理が可能な
ように、ディジタル化されなければならない。調節シス
テムのなかで入力量がたとえばクランク軸の回転角であ
れば、そのためにたいてい歯車がクランク軸に取り付け
られ、その歯がセンサを通過する際にパルスが発せられ
る。その際に各パルスは定められた角度に対して生ず
る。これらのパルスは次いで以後の処理のためにたとえ
ばマイクロプロセッサに供給され、マイクロプロセッサ
がそのプログラムに応じてシステムの制御を行う。歯車
がたとえば６０の歯を有するならば、６°の回転角に対
して２つのパルスの列が生ずる。この最大角度分解能は
たとえば歯車の歯数を増すことにより高めることができ
る。角度分解能のこのような機械的な上昇はもちろん限
界がある。

【０００３】相続くパルス状信号の時間的分解能を高め
るための別の可能性は、電子式システムにセンサにより
１回転あたり１回（または数回）、システムの定められ
た角度位置に相当する基準信号が供給されることにより
生ずる。２つの信号の時間的間隔から角速度がたとえば
プロセス計算機により求められる。作動条件に基づいて
望まれる角度がこの角速度により時間に換算され、また
タイムカウンタにより設定され得る。等しく保たれてい
る回転数の場合には十分に細かい時間的分解能の際に良
好な精度が生ずる。しかし、加速の際には回転数が測定
と設定との間で、角度基準信号の出力の際に大きい誤差
が生ずるほどに強く変化する。

【０００４】別の可能性は、２つのパルスの間の時間を
測定するカウンタを用いることによって生ずる。このよ
うなカウンタは、ティーツェ（Tietze) ‐シェンク(Sch
enk)著“半導体回路技術”第８版、１９８６年、第２４
０頁以降から知られている。カウンタのクロック入力端
にクロック信号が、また制御入力端に歯車のパルス状信
号が供給される。システムにはさらに１つまたはそれ以
上の基準信号が供給される（たとえば歯車の位置０
°）。望まれる角度が基準信号に対して相対的に角度パ
ルスの計数により設定される。時間は、２つまたはそれ
以上の角度パルスの間の時間間隔から生ずる角速度の測
定の後に、先ず角度に換算される。この方法では、一方
では分解能が回転あたりの角度パルスの実際上制限され
た数により制限され、また他方では加速の際に設定すべ
き時間が誤られる。

【０００５】またしばしば、ディジタル制御信号が定め
られた角度位置において発生され、定められたパルス継
続時間を有することが望まれる。

【０００６】

【考案が解決しようとする課題】本考案の課題は、相続
くパルス状信号の時間的分解能を高め、また制御信号を
これらの信号に関係して発生することを可能にする回路
装置を提供することである。

【０００７】

【課題を解決するための手段】上述の課題を解決するた
め、本考案においては、クロック入力端を有する２つの
カウンタが設けられており、第１のカウンタが制御入力
端およびカウンタ出力端を有し、第１のカウンタのクロ
ック入力端に第１のクロック信号が、また第１のカウン
タの制御入力端に相続くパルス状信号が供給され、デー
タ入力端、データ出力端および書込み入力端を有するレ
ジスタが設けられており、レジスタのデータ入力端が第
１のカウンタのカウンタ出力端と、またレジスタの書込
み入力端が第１のカウンタの制御入力端と接続されてお
り、第１のカウンタの制御入力端におけるパルスの際に
カウンタ状態がカウンタ出力端を介してレジスタに書込
まれ、続いて第１のカウンタがリセットされ、第２のカ
ウンタがカウンタ入力端、オーバーフロー出力端および
書込み入力端を有し、第２のカウンタのカウンタ入力端
がレジスタのデータ出力端と、また第２のカウンタの書
込み入力端がそのオーバーフロー出力端と接続されてお
り、第２のカウンタのクロック入力端に第１のクロック
信号のｎ倍の周波数を有する第２のクロック信号が供給
され、第２のカウンタがオーバーフロー信号のレリーズ
の際にレジスタの値を受け取るようになっており、更に
クロック入力端で第２のカウンタのオーバーフロー出力
端と接続されている第３のカウンタが設けられ、少なく
とも１つのコンパレータおよび少なくとも１つの比較レ
ジスタが設けられており、このコンパレータは第３のカ
ウンタのカウンタ状態を少なくとも１つの比較レジスタ
の内容と比較し、予め定められた論理条件との合致の際
に出力信号を発生し、コンパレータの出力信号の発生の
後に始動される少なくとも１つの別のカウンタが設けら
れており、前記別のカウンタのカウンタ状態を少なくと
も１つの比較レジスタの内容と比較し、また予め定めら
れた論理条件との合致の際に出力信号を発生する少なく
とも１つの別のコンパレータが設けられている。

【０００８】本考案の基本原理は入力パルスの増倍であ
る。その際に２つのパルスの間でその時間間隔に無関係
に常にｎ個の付加パルスが発生されなければならず、そ
れらの時間間隔は２つの入力パルスの間の時間の１／ｎ
でなけれなければならない。このことはたとえば、周波
数ｆを有する第１のクロック信号のパルスの数が２つの
相続くパルス状入力信号の間で求められ、また第１のク
ロック信号の周波数のｎ倍の周波数を有する第２のクロ
ック信号のパルスが計数されることにより達成され得
る。第２のカウンタが第１のカウンタにより求められた
数に到達すると、出力信号が発生される。こうして入力
パルスが増倍される。出力パルス列の周波数はいま入力
パルスの周波数のｎ倍に正確に等しい。本考案の利点
は、加速の際にも求められる値の誤りが回避されること
である。

【０００９】

【実施例】以下、３つの図面により本考案を一層詳細に
説明する。

【００１０】図１には、クロック入力端Ｔ、制御入力端
Ｃおよびカウンタ出力端ＺＡを有する第１のカウンタ２
が示されている。クロック入力端Ｔに第１のクロック信
号１が、また制御入力端Ｃに相続くパルス状信号３が供
給される。書込み入力端Ｗ、データ入力端およびデータ
出力端を有し、２の補数を形成するレジスタ４が設けら
れている。データ入力端は第１のカウンタ２のカウンタ
出力端ＺＡと接続されている。書込み入力端Ｗには相続
くパルス状信号３が供給される。レジスタのデータ出力
端は第２のカウンタ６のカウンタ入力端ＺＥと接続され
ている。第２のカウンタ６のクロック入力端には第２の
クロック信号５が供給される。オーバーフロー出力端Ｏ
は一方では第２のカウンタ６の書込み入力端Ｗと、また
他方では第３のカウンタ７のクロック入力端Ｔと接続さ
れる。本考案による回路装置はたとえばクランク軸の回
転角を求め得る。入力パルス３はその場合に歯車発信器
のパルスである。

【００１１】一定の周波数ｆを有する第１のクロック信
号１は第１のタイムカウンタ２をクロックする。第１の
カウンタ２の制御入力端Ｃにパルス状信号３が供給され
る。第１のカウンタ２はアップカウンタとして動作す
る。こうして２つの相続くパルスの間の時間が測定さ
れ、またレジスタ４のなかに記憶される。このことはた
とえば、第１のカウンタ２の制御入力端Ｃに生ずるパル
スの際にその瞬時のカウンタ状態がレジスタ４に同一の
パルスにより受け取られ、続いてカウンタ２が零にセッ
トされることにより実現され得る。レジスタ４の内容は
２つのパルスの間の時間に対する尺度である。第２の同
じくアップカウンタとして作動するタイムカウンタ６は
一カウントサイクル中にレジスタ４が出力する値と正確
に同じ大きさの値を通過する。このことは、たとえばレ
ジスタ４がその内容の２の補数を形成し、この値がタイ
ムカウンタ６により出発値として受け取られることによ
り達成され得る。第２のカウンタ６のクロック周波数は
第１のクロック信号の周波数のｎ倍である。第２のカウ
ンタ６のオーバーフローの際にこれは出力信号を出力端
Ｏに発生し、この出力信号は一方では第２のタイムカウ
ンタ６をしてレジスタ４からの新しい出発値を受け取ら
せ、また他方では第３のタイムカウンタ７のクロック入
力端Ｔに供給され得る。

【００１２】第２のタイムカウンタ６は第１のタイムカ
ウンタ２のｎ倍の固有周波数により作動させられるの
で、入力信号３の２つのパルスの間にｎの完全なカウン
トサイクルが行われる。タイムカウンタ７が本来の角度
カウンタとしての役割をし得る。これは前記の装置によ
り入力信号３のｎ倍のパルス周波数で作動させられる。
２つのパルスの間の時間間隔が変化すると、このことは
既にすぐ次の間隔でタイムカウンタ７において認められ
得る。

【００１３】第２のアップカウンタ６の代わりにダウン
カウンタが使用されると、２の補数を形成するレジスタ
４の代わりに簡単なレジスタが使用され得る。同じく簡
単なレジスタ４の使用の際に、レジスタ４のなかに記憶
された値に達した際にオーバーフロー信号を出力端Ｏに
発生し、また続いて値零にリセットされるアップカウン
タ６の使用が考えられる。

【００１４】図１に示されている回路装置に対して下記
のことが当てはまる。第１および第２のカウンタ２、６
に対して等しいカウンタ形式、すなわちアップカウンタ
またはダウンカウンタを使用すると、レジスタ４は２の
補数を形成するレジスタでなければならない。第１およ
び第２のカウンタ２、６に対して相補性のカウンタ形式
を使用すると、簡単なレジスタ４で十分である。

【００１５】上記の回路装置が角度パルスの受け入れの
ために使用されるならば、カウンタ２または６の周波数
ｆ、ｍ×ｆを種々の回転数範囲に適合させることがしば
しば必要である。このことはたとえば、低い回転数にお
いて第１のカウンタのオーバーフローを回避するために
必要である。

【００１６】図２には、入力端に高い周波数のクロック
信号を供給される分周器８が示されており、その分周器
出力端は２つのマルチプレクサ１０、１２の入力端に接
続されている。マルチプレクサ１０、１２の制御入力端
はそれぞれレジスタ１１、１３と接続されている。レジ
スタはデータ線または制御線１６、１７を介してマイク
ロプロセッサにより制御される。マルチプレクサ１０、
１２はそれぞれ出力端１４、１５を有し、そこから第１
のクロック信号の周波数または第２のクロック信号のｎ
倍周波数が取り出され得る。

【００１７】分周器８により入力周波数９は２の倍数に
より分周される。それにより第２のクロック信号に対し
てｎに対して２の冪のみが生ずる。クロック信号の選択
はプロセス計算機からレジスタ１１および１３を介して
設定される。

【００１８】図３には、種々の回転角においてプログラ
ム可能な事象をレリーズするための実現可能性が示され
ている。第３のタイムカウンタ７のカウンタ出力端ＺＡ
はコンパレータ２１の第１の入力端と接続されている。
制御入力端、たとえばカウンタ７のリセット入力端と接
続されている別の制御信号２４が用いられている。コン
パレータの第２の入力端は図示されていないマルチプレ
クサを介して複数の比較レジスタ２３と接続されてい
る。さらに別のタイムカウンタ１８が設けられており、
そのクロック入力端は１つのクロック信号２５を与えら
れている。カウンタ１８のカウンタ出力端ＺＡは第２の
コンパレータ１９の第１の入力端と接続されている。第
２のコンパレータ入力端は再び図示されていないマルチ
プレクサを介して比較レジスタ２３のデータ出力端と接
続されている。コンパレータ１９、２１の出力信号は出
力端子２０、２２から取り出され得る。

【００１９】特定の回転角において中断要求または制御
信号が発生されるべきであれば、プロセッサは回転角に
相応する値を比較レジスタの１つのなかに書込まなけれ
ばならない。コンパレータ２１はいま比較レジスタ２３
の１つにより第３のカウンタ７のカウンタ状態をチェッ
クし、予め定められた論理条件と合致の際には、たとえ
ば中断要求または直接的なディジタルの制御信号であっ
てよい出力信号を発生する。予め定めることのできる
“論理”条件はたとえば“同一”、限界値よりも“大き
い”または“小さい”または“範囲合致”であってよ
い。

【００２０】第３のタイムカウンタ７は制御信号２４の
制御パルスにより零にリセットされ得る。加速の際には
２つの基準パルスの間のカウンタ事象の全数が角度パル
スに対するセンサから供給された数のｎ倍よりも小さい
ことがあり得るので、第３のカウンタ７のカウントサイ
クルは場合によっては予定よりも短い。到達されないカ
ウンタ値の際に予定された作用が挽回されなければなら
ない。このことは、第３のカウンタ７のリセットのよう
に、プロセス計算機の中断プログラムのなかで行われ得
る。

【００２１】時間の直接的な設定の役割は、そのクロッ
ク入力端２５で一定の周波数により作動させられ、また
リセットされる必要のないカウンタ１８がする。それに
は、角度カウンタのように、コンパレータ１９とならん
で同じく比較レジスタ２３が対応付けられている。これ
はたとえばコンパレータ２１に対するものと等しいレジ
スタであってもよい。この装置によりいま時間も正確
に、また加速誤差なしに設定され得る。たとえば１つの
信号の際に開始エッジが特定の角度において基準角度に
対して相対的にレリーズされ、信号が定められた継続時
間を有するべきであれば、角度比較レジスタのなかに相
応の値が書込まれる。この値が到達されていると、コン
パレータは開始側縁および中断要求を発生する。相応の
中断ルーチンのなかでカウンタ１８の瞬時の内容および
所望の信号継続時間が加え合わされ、また結果が比較レ
ジスタ２３の１つのなかに受け入れられる。この値が到
達されていると、信号の復帰側縁が発生され得る。

【００２２】前記のすべての回路は、費用が限界内にと
どまり、またディジタル要素のみが使用されるので、特
にワンチップ計算機上の集積に適している。

【図面の簡単な説明】

【図１】本考案の実施例の原理接続図である。

【図２】本考案による種々の信号を発生するための原理
的な回路装置の接続図である。

【図３】本考案による特定の事象時点を評価するための
原理的な回路装置の接続図である。

【符号の説明】

１ 第１のクロック信号 ２ 第１のカウンタ ３ パルス状信号 ４ レジスタ ５ 第２のクロック信号 ６ 第２のカウンタ ７ 第３のカウンタ １８ 別のカウンタ １９ 別のコンパレータ ２０ 出力信号 ２１ コンパレータ ２２ 出力信号 ２３ 比較レジスタ

───────────────────────────────────────────────────── フロントページの続き (72)考案者 カールハインツ マタイス ドイツ連邦共和国 8011 フオルステイ ニング グラーフ‐ゼムプト‐シユトラ ーセ 23 (72)考案者 クリストフ マインホルト ドイツ連邦共和国 8033 プラネツグ グムシユトラーセ 11 (72)考案者 シユテフフエン シユトラント ドイツ連邦共和国 8012 オツトーブル ン‐リーマーリング フアイルヒエンヴ エーク 39 (56)参考文献 特開 昭55−52633（ＪＰ，Ａ)

Claims (6)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 クロック入力端（Ｔ）を有する２つのカ
   ウンタ（２、６）が設けられており、第１のカウンタ
   （２）が制御入力端（Ｃ）およびカウンタ出力端（Ｚ
   Ａ）を有し、第１のカウンタ（２）のクロック入力端
   （Ｔ）に第１のクロック信号（１）が、また第１のカウ
   ンタ（２）の制御入力端（Ｃ）に相続くパルス状信号
   （３）が供給され、データ入力端、データ出力端および
   書込み入力端（Ｗ）を有するレジスタ（４）が設けられ
   ており、レジスタのデータ入力端が第１のカウンタ
   （２）のカウンタ出力端（ＺＡ）と、またレジスタ
   （４）の書込み入力端（Ｗ）が第１のカウンタ（２）の
   制御入力端（Ｃ）と接続されており、第１のカウンタ
   （２）の制御入力端（Ｃ）におけるパルスの際にカウン
   タ状態がカウンタ出力端（ＺＡ）を介してレジスタ
   （４）に書込まれ、続いて第１のカウンタ（２）がリセ
   ットされ、第２のカウンタ（６）がカウンタ入力端（Ｚ
   Ｅ）、オーバーフロー出力端（Ｏ）および書込み入力端
   （Ｗ）を有し、第２のカウンタ（６）のカウンタ入力端
   （ＺＥ）がレジスタ（４）のデータ出力端と、また第２
   のカウンタ（６）の書込み入力端（Ｗ）がそのオーバー
   フロー出力端（Ｏ）と接続されており、第２のカウンタ
   （６）のクロック入力端（Ｔ）に第１のクロック信号
   （１）のｎ倍（ｎ＞１）の周波数を有する第２のクロッ
   ク信号（５）が供給され、第２のカウンタ（６）がオー
   バーフロー信号のレリーズの際にレジスタ（４）の値を
   受け取るようになっており、更にクロック入力端（Ｔ）
   で第２のカウンタ（６）のオーバーフロー出力端（Ｏ）
   と接続されている第３のカウンタ（７）が設けられ、少
   なくとも１つのコンパレータ（２１）および少なくとも
   １つの比較レジスタ（２３）が設けられており、このコ
   ンパレータ（２１）は第３のカウンタ（７）のカウンタ
   状態を少なくとも１つの比較レジスタ（２３）の内容と
   比較し、予め定められた論理条件との合致の際に出力信
   号（２２）を発生し、コンパレータ（２１）の出力信号
   の発生の後に始動される少なくとも１つの別のカウンタ
   （１８）が設けられており、前記別のカウンタ（１８）
   のカウンタ状態を少なくとも１つの比較レジスタ（２
   ３）の内容と比較し、また予め定められた論理条件との
   合致の際に出力信号（２０）を発生する少なくとも１つ
   の別のコンパレータ（１９）が設けられていることを特
   徴とするパルス状信号回路装置。
2. 【請求項２】 レジスタ（４）が２の補数を形成するレ
   ジスタであり、また第２のカウンタ（６）が第１のカウ
   ンタ（２）と等しいカウント方向にカウントすることを
   特徴とする請求項１記載の回路装置。
3. 【請求項３】第２のカウンタ（６）が第１のカウンタ
   （２）の反対方向にカウントし、またレジスタ（４）が
   簡単なレジスタであることを特徴とする請求項１記載の
   回路装置。
4. 【請求項４】 レジスタ（４）が簡単なレジスタであ
   り、第２のカウンタ（６）が第１のカウンタ（２）と等
   しい方向にカウントし、第２のカウンタ（６）がレジス
   タ（４）のなかに記憶された値の到達の際にオーバーフ
   ロー信号を発生し、また第２のカウンタ（６）がリセッ
   トされることを特徴とする請求項１記載の回路装置。
5. 【請求項５】 第１および第２のクロック信号（１、
   ５）を発生するための手段として、両クロック信号
   （１、５）の周波数の制御を可能にする手段が設けられ
   ていることを特徴とする請求項１ないし４の１つに記載
   の回路装置。
6. 【請求項６】 クロック入力端（Ｔ）にクロック信号
   （１５）を供給される少なくとも１つの別のカウンタ
   （１８）が設けられており、またコンパレータ（２１）
   の出力信号の発生の後に前記別のカウンタ（１８）のカ
   ウンタ状態を予め定められた値だけ高め、比較レジスタ
   （２３）の１つに伝達する手段が設けられており、また
   前記別のカウンタ（１８）のカウンタ状態を予め占めら
   れた比較レジスタ（２３）の内容と比較し、また予め定
   められた論理条件との合致の際に出力信号（２０）を発
   生する別のコンパレータ（１９）が設けられていること
   を特徴とする請求項１記載の回路装置。