JP2585623B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2585623B2 JP2585623B2 JP62220135A JP22013587A JP2585623B2 JP 2585623 B2 JP2585623 B2 JP 2585623B2 JP 62220135 A JP62220135 A JP 62220135A JP 22013587 A JP22013587 A JP 22013587A JP 2585623 B2 JP2585623 B2 JP 2585623B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- semiconductor device
- manufacturing
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、詳しくはＷ
を用いた電極配線の形成法に関する。
を用いた電極配線の形成法に関する。
SiO2などの絶縁膜基板上にＷを堆積させる従来技術と
しては、スパツタリング法や電子線蒸着法などがある。
しかしながら、これらの方法では、絶縁膜とＷ膜との密
着性が不十分である、急峻な段差部ではＷ膜の被覆性が
悪い、絶縁膜にも損傷を与える、高純度な膜が得にくい
といつた欠点があつた。
しては、スパツタリング法や電子線蒸着法などがある。
しかしながら、これらの方法では、絶縁膜とＷ膜との密
着性が不十分である、急峻な段差部ではＷ膜の被覆性が
悪い、絶縁膜にも損傷を与える、高純度な膜が得にくい
といつた欠点があつた。
また、これらの堆積方法の他にWF6を用いた化学気相
成長（CVD）によるＷ膜成長法も従来より検討されてい
る。この場合には、膜の被覆性や絶縁膜への損傷や膜の
純度の問題には改善が見られるものの、絶縁膜上には堆
積できない、あるいはできた場合でも接着性が極めて悪
いという問題があつた。従来のCVD法のもつこの欠点を
補う方法としては、絶縁膜上にシリコンを堆積後、Ｗを
CVD法でシリコン上に堆積する方法がある。この方法に
関しては、たとえばプロシーデングズ・オブ・1985タン
グステン アンド アザーリフラクトリー メタルズ
フオア ブイエルエスアイ アプリケーシヨンズ（1985
年）第13頁から第20頁（Proceedings of 1985 Tungsten
and Other Refractory Metals for VLSI Applications
pp13−20.において論じられている。この方法によれ
ば、ＷをSi膜を介して絶縁膜上に密着性良く堆積するこ
とが可能となるが、W/Siの二層構造は熱的には不安定で
あり、加熱時にW/Si界面で剥離したり、ＷとSiとが反応
をおこしタングステンシリサイド（WSi2）を形成し、電
極配線の抵抗値が著しく上昇するという問題があった。
また、コンタクトホール部の底面及び側面のシリコン膜
とWF6とを反応させることにより、シリコン膜をＷ膜に
置換する方法が特願昭61−141919号公報に記載されてい
る。さらに同様な方法により、コンタクトホール部の側
面のシリコン膜をＷ膜に置換する方法が特開昭62−1417
39号公報、特開昭62−141740号公報、特願昭61−48467
号公報に記載されている。しかし、これらの公報には、
シリコン膜上に酸化膜を形成することは何ら記載されて
いない。
成長（CVD）によるＷ膜成長法も従来より検討されてい
る。この場合には、膜の被覆性や絶縁膜への損傷や膜の
純度の問題には改善が見られるものの、絶縁膜上には堆
積できない、あるいはできた場合でも接着性が極めて悪
いという問題があつた。従来のCVD法のもつこの欠点を
補う方法としては、絶縁膜上にシリコンを堆積後、Ｗを
CVD法でシリコン上に堆積する方法がある。この方法に
関しては、たとえばプロシーデングズ・オブ・1985タン
グステン アンド アザーリフラクトリー メタルズ
フオア ブイエルエスアイ アプリケーシヨンズ（1985
年）第13頁から第20頁（Proceedings of 1985 Tungsten
and Other Refractory Metals for VLSI Applications
pp13−20.において論じられている。この方法によれ
ば、ＷをSi膜を介して絶縁膜上に密着性良く堆積するこ
とが可能となるが、W/Siの二層構造は熱的には不安定で
あり、加熱時にW/Si界面で剥離したり、ＷとSiとが反応
をおこしタングステンシリサイド（WSi2）を形成し、電
極配線の抵抗値が著しく上昇するという問題があった。
また、コンタクトホール部の底面及び側面のシリコン膜
とWF6とを反応させることにより、シリコン膜をＷ膜に
置換する方法が特願昭61−141919号公報に記載されてい
る。さらに同様な方法により、コンタクトホール部の側
面のシリコン膜をＷ膜に置換する方法が特開昭62−1417
39号公報、特開昭62−141740号公報、特願昭61−48467
号公報に記載されている。しかし、これらの公報には、
シリコン膜上に酸化膜を形成することは何ら記載されて
いない。
上記CVD法を用いた従来技術では、シリコン膜がＷと
絶縁膜との間に介在するために熱的な不安定性等の問題
があつた。
絶縁膜との間に介在するために熱的な不安定性等の問題
があつた。
本発明の目的は、絶縁膜上に堆積したSi膜をすべてWF
6との反応により消費させて、Ｗ膜とおきかえることに
より、Ｗと絶縁膜との間に介在するSi膜をなくし、熱的
に安定で、段差部での被覆性に優れ、しかも絶縁膜との
密着性のよいＷ電極配線を形成することにある。
6との反応により消費させて、Ｗ膜とおきかえることに
より、Ｗと絶縁膜との間に介在するSi膜をなくし、熱的
に安定で、段差部での被覆性に優れ、しかも絶縁膜との
密着性のよいＷ電極配線を形成することにある。
上記目的は、シリコン膜上に薄い酸化膜を形成し、Si
膜が失われるまでにWF6とSiとの反応を継続させ、絶縁
膜上にＷ膜を形成することにより達成される。
膜が失われるまでにWF6とSiとの反応を継続させ、絶縁
膜上にＷ膜を形成することにより達成される。
通常、表面の酸化膜を弗酸（HF）溶液等により除去し
たSi基板（表面の酸化膜厚が1nm以下）では、WF6とSiと
の下記反応Ｂの結果、反応初期に連続的な薄い（10〜20
nm）Ｗ膜が形成され、この膜が反応種の拡散を抑制しWF
6とSiとの反応は中断される。したがつて、形成された
Ｗ膜は、デポ時間に依らずほぼ一定の膜厚（10〜20nm）
を示す。
たSi基板（表面の酸化膜厚が1nm以下）では、WF6とSiと
の下記反応Ｂの結果、反応初期に連続的な薄い（10〜20
nm）Ｗ膜が形成され、この膜が反応種の拡散を抑制しWF
6とSiとの反応は中断される。したがつて、形成された
Ｗ膜は、デポ時間に依らずほぼ一定の膜厚（10〜20nm）
を示す。
（2WF6＋3Si→2W＋3SiF4） …Ｂ 〔作用〕 しかしながら、Si表面に１〜3nmの厚さの薄い酸化膜
を形成すると、WF6は薄い酸化膜のピンホールを通してS
i基板と反応する。この場合は、酸化膜とSiのエツジ部
ではＷが酸化膜下にはいり込む。WF6とSiとの反応で
は、Ｗに対して約２倍の体積のSiが消費され、新たなSi
表面が露出されるのでこのＷのはいり込みは、Siがなく
なるまで継続する。結果的には、Si膜はすべて消費され
たＷ膜が複縁膜上に成長する。この成長過程では、Ｗ膜
のストレスは徐々に緩和されるため、絶縁膜との密着性
は良好である。
を形成すると、WF6は薄い酸化膜のピンホールを通してS
i基板と反応する。この場合は、酸化膜とSiのエツジ部
ではＷが酸化膜下にはいり込む。WF6とSiとの反応で
は、Ｗに対して約２倍の体積のSiが消費され、新たなSi
表面が露出されるのでこのＷのはいり込みは、Siがなく
なるまで継続する。結果的には、Si膜はすべて消費され
たＷ膜が複縁膜上に成長する。この成長過程では、Ｗ膜
のストレスは徐々に緩和されるため、絶縁膜との密着性
は良好である。
以下、本発明の１実施例を第１図により説明する。第
１図に本発明を用いたＷ電極配線の製造方法を示す。第
１図（ａ）に示すように、Ｐ型（又はＮ型）のシリコン
結晶基板１表面に形成した20nmの熱シリコン酸化膜２の
上に、多結晶シリコン膜３を、CVD法によつて300nm堆積
させる。その後、（ｂ）に示すように、多結晶シリコン
膜３を、たとえば通常のフオトリソグラフイー技術を用
いて所望の電極配線形状に加工する。その後に、（ｃ）
に示すように、多結晶シリコン膜３表面上に、化学洗浄
法によつて1.7nmの酸化シリコン膜２′を形成する。用
いた化学洗浄法は以下の通り、（１）HCl:H2O2:H2O＝1:
1:5（体積比）溶液、70℃,10分、（２）水洗４分、
（３）NH4OH:H2O2:H2O＝1:1:5,70℃,10分、（４）水洗
４分。その後に、WF6とN2とを用いたCVD法をｎによつ
て、多結晶シリコン膜３をタングステン膜４におきか
え、Ｗ電極配線を形成する。
１図に本発明を用いたＷ電極配線の製造方法を示す。第
１図（ａ）に示すように、Ｐ型（又はＮ型）のシリコン
結晶基板１表面に形成した20nmの熱シリコン酸化膜２の
上に、多結晶シリコン膜３を、CVD法によつて300nm堆積
させる。その後、（ｂ）に示すように、多結晶シリコン
膜３を、たとえば通常のフオトリソグラフイー技術を用
いて所望の電極配線形状に加工する。その後に、（ｃ）
に示すように、多結晶シリコン膜３表面上に、化学洗浄
法によつて1.7nmの酸化シリコン膜２′を形成する。用
いた化学洗浄法は以下の通り、（１）HCl:H2O2:H2O＝1:
1:5（体積比）溶液、70℃,10分、（２）水洗４分、
（３）NH4OH:H2O2:H2O＝1:1:5,70℃,10分、（４）水洗
４分。その後に、WF6とN2とを用いたCVD法をｎによつ
て、多結晶シリコン膜３をタングステン膜４におきか
え、Ｗ電極配線を形成する。
ここで用いたCVD条件は、WF6,N2の流量はそれぞれ10,
500cm3/分，デポ温度300℃，圧力0.3torr,デポ時間20分
であつた。このように、あらかじめ形成した多結晶シリ
コン膜３と自己整合的に、酸化シリコン膜２上にタング
ステン電極配線を形成することができる。なお、本実施
例においては、多結晶シリコンの代わりに、スパツタ法
によるアモルフアスシリコンも同様に用いることができ
る。
500cm3/分，デポ温度300℃，圧力0.3torr,デポ時間20分
であつた。このように、あらかじめ形成した多結晶シリ
コン膜３と自己整合的に、酸化シリコン膜２上にタング
ステン電極配線を形成することができる。なお、本実施
例においては、多結晶シリコンの代わりに、スパツタ法
によるアモルフアスシリコンも同様に用いることができ
る。
以下、本発明の他の実施例を第２図により説明する。
第２図は、酸化シリコン膜厚を変えた単結晶シリコン上
に、CVD法によつてＷ膜を成長させた場合の、Ｗの成長
膜厚のデポ時間依存性を示している。CVD条件は、WF6と
N2との流量がそれぞれ20,2000cm3/min、デポ温度305
℃、圧力は0.75torrであつた。酸化シリコン膜は、乾式
O2中、800℃の条件で単結晶シリコン上に形成した。HF
溶液によつて表面酸化膜を除去したシリコン基板の場
合、タングステンの成長膜厚はほぼ10nmで、デポ時間に
依存しなかつた。（ケース:A）。この場合、CVDを行な
う前には、シリコン表面上に自然酸化膜が0.8nm成長し
ていた。（エリプソメトリーによる測定値）。
第２図は、酸化シリコン膜厚を変えた単結晶シリコン上
に、CVD法によつてＷ膜を成長させた場合の、Ｗの成長
膜厚のデポ時間依存性を示している。CVD条件は、WF6と
N2との流量がそれぞれ20,2000cm3/min、デポ温度305
℃、圧力は0.75torrであつた。酸化シリコン膜は、乾式
O2中、800℃の条件で単結晶シリコン上に形成した。HF
溶液によつて表面酸化膜を除去したシリコン基板の場
合、タングステンの成長膜厚はほぼ10nmで、デポ時間に
依存しなかつた。（ケース:A）。この場合、CVDを行な
う前には、シリコン表面上に自然酸化膜が0.8nm成長し
ていた。（エリプソメトリーによる測定値）。
このような、自然酸化膜の厚さは、CVDを行なうまで
の消費時間等に依存し、0.5〜0.9nmの範囲でばらつく
が、いずれの場合にも、ほぼ一定のＷの成長膜厚が得ら
れた。
の消費時間等に依存し、0.5〜0.9nmの範囲でばらつく
が、いずれの場合にも、ほぼ一定のＷの成長膜厚が得ら
れた。
一方、シリコン表面上に、2.0nmの酸化膜を形成した
場合には、Ｗの成長膜厚はデポ時間に対しほぼ直線的に
増加した（ケース:B）。このような膜厚の直線的な増加
は、1.2nmの酸化膜を形成した場合にも見られたが、酸
化膜厚が3.0nmを越える場合には、離散的なＷの核成長
がおこり、連続的な膜が得られなかつた。酸化膜の厚さ
が増加するに従つて、Ｗの核成長の起こるピンポール密
度が減少するのが、Ｗ膜が成長しない主な原因と考えら
れる。これらの結果によつて、シリコン表面上に、厚さ
1.0〜3.0nmの酸化膜を形成すると、Ｗの成長膜厚が、デ
ポ時間と共に増大しつづけることがわかつた。
場合には、Ｗの成長膜厚はデポ時間に対しほぼ直線的に
増加した（ケース:B）。このような膜厚の直線的な増加
は、1.2nmの酸化膜を形成した場合にも見られたが、酸
化膜厚が3.0nmを越える場合には、離散的なＷの核成長
がおこり、連続的な膜が得られなかつた。酸化膜の厚さ
が増加するに従つて、Ｗの核成長の起こるピンポール密
度が減少するのが、Ｗ膜が成長しない主な原因と考えら
れる。これらの結果によつて、シリコン表面上に、厚さ
1.0〜3.0nmの酸化膜を形成すると、Ｗの成長膜厚が、デ
ポ時間と共に増大しつづけることがわかつた。
以下、本発明の他の実施例を第３図により説明する。
第３図に、本発明を用いた深孔へのＷの埋め込みの製造
方法を示す。第３図（ａ）に示すように、直径0.5μm,
深さ２μｍの深孔部を含むシリコン結晶基板１表面にCV
D法によつて、窒化シリコン膜５を100nm、多結晶シリコ
ン膜３を250nm、順次堆積させた。その後、（ｂ）に示
すように、全面をドライエツチングして、深孔部のみに
多結晶シリコン膜３を残した状態で、850℃,O2中で熱酸
化して、多結晶シリコン３表面上に1.5nmの酸化膜２を
形成した。その後、（ｃ）に示すように、CVD法によつ
て、多結晶シリコン膜３をタングステン膜４におきかえ
た。CVD条件は、実施例１と同じであつた。本方法によ
つて、深孔部へも被覆性の良いＷ膜の成長が可能になつ
た。
第３図に、本発明を用いた深孔へのＷの埋め込みの製造
方法を示す。第３図（ａ）に示すように、直径0.5μm,
深さ２μｍの深孔部を含むシリコン結晶基板１表面にCV
D法によつて、窒化シリコン膜５を100nm、多結晶シリコ
ン膜３を250nm、順次堆積させた。その後、（ｂ）に示
すように、全面をドライエツチングして、深孔部のみに
多結晶シリコン膜３を残した状態で、850℃,O2中で熱酸
化して、多結晶シリコン３表面上に1.5nmの酸化膜２を
形成した。その後、（ｃ）に示すように、CVD法によつ
て、多結晶シリコン膜３をタングステン膜４におきかえ
た。CVD条件は、実施例１と同じであつた。本方法によ
つて、深孔部へも被覆性の良いＷ膜の成長が可能になつ
た。
本実施例においては、窒化シリコン膜の代わりにPSG,
BPSGを用いても同様の構造が得られる。
BPSGを用いても同様の構造が得られる。
本発明によれば、シリコン膜と自己整合的にＷ膜を成
長させることにより、熱的に安定で、段差部での被覆性
に優れ、しかも絶縁膜との密着性のよいＷの電極配線を
作成することができる。本発明は、通常の半導体装置を
用いて容易に実現できるために、経済性，効率の上から
も優れている。
長させることにより、熱的に安定で、段差部での被覆性
に優れ、しかも絶縁膜との密着性のよいＷの電極配線を
作成することができる。本発明は、通常の半導体装置を
用いて容易に実現できるために、経済性，効率の上から
も優れている。
第１および第３図は、それぞれ本発明の異なる実施例を
示す工程図である。第２図は、シリコン上のＷの成長膜
厚のデポ時間依存性を示した図である。 １……シリコン結晶基板、2,2′……酸化シリコン膜、
３……多結晶シリコン、４……タングステン膜、５……
窒化シリコン膜。
示す工程図である。第２図は、シリコン上のＷの成長膜
厚のデポ時間依存性を示した図である。 １……シリコン結晶基板、2,2′……酸化シリコン膜、
３……多結晶シリコン、４……タングステン膜、５……
窒化シリコン膜。
Claims (7)
- 【請求項１】基体上に絶縁膜を形成する工程と、 前記絶縁膜上にシリコン膜を形成する工程と、 前記シリコン膜上にピンホールを有する酸化膜を形成す
る工程と、 前記酸化膜を形成した後に、前記ピンホールを通して前
記シリコン膜表面にタングステン化合物ガスを供給する
ことによって、前記シリコン膜をタングステン膜に置き
換える工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項２】特許請求の範囲第１項に記載の半導体装置
の製造方法において、前記酸化膜は化学洗浄法により形
成することを特徴とする半導体装置の製造方法。 - 【請求項３】特許請求の範囲第１項もしくは第２項に記
載の半導体装置の製造方法において、前記シリコン膜は
多結晶シリコン膜、アモルファスシリコン膜、単結晶シ
リコン膜の何れかであることを特徴とする半導体装置の
製造方法。 - 【請求項４】特許請求の範囲第１項から第３項何れかに
記載の半導体装置の製造方法において、前記酸化膜はシ
リコン酸化膜であることを特徴とする半導体装置の製造
方法。 - 【請求項５】特許請求の範囲第第４項記載の半導体装置
の製造方法において、前記シリコン酸化膜は厚さ1nm以
上3nm以下であることを特徴とする半導体装置の製造方
法。 - 【請求項６】特許請求の範囲第１項から第５項何れかに
記載の半導体装置の製造方法において、前記タングステ
ン化合物ガスは６フッ化タングステンであることを特徴
とする半導体装置の製造方法。 - 【請求項７】特許請求の範囲第１項から第６項何れかに
記載の半導体装置の製造方法において、前記絶縁膜はシ
リコン酸化膜、窒化シリコン膜、PSG膜、BPSG膜の何れ
かであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62220135A JP2585623B2 (ja) | 1987-09-04 | 1987-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62220135A JP2585623B2 (ja) | 1987-09-04 | 1987-09-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6464317A JPS6464317A (en) | 1989-03-10 |
| JP2585623B2 true JP2585623B2 (ja) | 1997-02-26 |
Family
ID=16746449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62220135A Expired - Lifetime JP2585623B2 (ja) | 1987-09-04 | 1987-09-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2585623B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01183116A (ja) * | 1988-01-18 | 1989-07-20 | Koujiyundo Kagaku Kenkyusho:Kk | 多層電極形成法 |
| US5028565A (en) * | 1989-08-25 | 1991-07-02 | Applied Materials, Inc. | Process for CVD deposition of tungsten layer on semiconductor wafer |
-
1987
- 1987-09-04 JP JP62220135A patent/JP2585623B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6464317A (en) | 1989-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6746962B2 (en) | Method for fabricating a semi-conductor device having a tungsten film-filled via hole | |
| JP3179212B2 (ja) | 半導体装置の製造方法 | |
| US6057232A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
| JP2889430B2 (ja) | コンタクト部形成方法 | |
| JP2578192B2 (ja) | 半導体装置の製造方法 | |
| JP2836529B2 (ja) | 半導体装置の製造方法 | |
| JP2585623B2 (ja) | 半導体装置の製造方法 | |
| EP0262719B1 (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| JP2553346B2 (ja) | 金属薄膜形成方法 | |
| US6245674B1 (en) | Method of forming a metal silicide comprising contact over a substrate | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JP3120517B2 (ja) | シリサイドプラグの形成方法 | |
| US20010036728A1 (en) | Method of manufacturing semiconductor device | |
| JPS6355932A (ja) | 半導体装置の製造方法 | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPS6334954A (ja) | 半導体装置およびその製造方法 | |
| JPH0745554A (ja) | 配線形成方法 | |
| JPH0529470A (ja) | 配線の形成方法 | |
| JP3191477B2 (ja) | 配線構造およびその製造方法 | |
| KR100256240B1 (ko) | 식각장벽 금속과 폴리실리콘막 에치백을 이용한 선택 텅스텐의 일방성 성장 유도에 의한 콘택 플러그 형성 방법 | |
| JPH01214137A (ja) | 集積回路の製造方法 | |
| JP2914023B2 (ja) | 微細配線の形成方法 | |
| KR20000066420A (ko) | 반도체장치의 메탈 콘택 형성방법 | |
| JP2702293B2 (ja) | 半導体装置の製造方法 | |
| Kwon et al. | Nano‐Trenched Local Oxidation of Silicon Isolation Using Island Polysilicon Grains |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |