JP2581021B2 - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JP2581021B2 JP2581021B2 JP6264800A JP26480094A JP2581021B2 JP 2581021 B2 JP2581021 B2 JP 2581021B2 JP 6264800 A JP6264800 A JP 6264800A JP 26480094 A JP26480094 A JP 26480094A JP 2581021 B2 JP2581021 B2 JP 2581021B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- semiconductor package
- layer
- hard
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Other Surface Treatments For Metallic Materials (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体パッケージに関
し、特に、信頼度向上のために金メッキ面を有する半導
体パッケージに関する。
し、特に、信頼度向上のために金メッキ面を有する半導
体パッケージに関する。
【０００２】
【従来の技術】半導体パッケージのうちセラミックパッ
ケージでは、セラミックス基体からなるパッケージ本体
にリードを取り付ける必要があり、従来は、セラミック
ス基体に金属化(メタライズ)層を設けてこの金属化層に
Ｎｉ(ニッケル)メッキを施し、そののちロウ付けによっ
てリードを取付け、耐食性及び耐熱性の向上などを目的
として、さらにＮｉメッキとＡｕ(金)メッキとを順次施
していた。特開昭61-53736号公報には、金属化層にＡｕ
メッキを施し、さらにＡｇ-Ｃｕを用いるロウ付けを行
なうことによって、リードを取り付けることが開示され
ている。図４は特開昭61-53436号公報に開示された技術
に基づく半導体パッケージの構成を示す断面図である。
ケージでは、セラミックス基体からなるパッケージ本体
にリードを取り付ける必要があり、従来は、セラミック
ス基体に金属化(メタライズ)層を設けてこの金属化層に
Ｎｉ(ニッケル)メッキを施し、そののちロウ付けによっ
てリードを取付け、耐食性及び耐熱性の向上などを目的
として、さらにＮｉメッキとＡｕ(金)メッキとを順次施
していた。特開昭61-53736号公報には、金属化層にＡｕ
メッキを施し、さらにＡｇ-Ｃｕを用いるロウ付けを行
なうことによって、リードを取り付けることが開示され
ている。図４は特開昭61-53436号公報に開示された技術
に基づく半導体パッケージの構成を示す断面図である。
【０００３】アルミナ等からなる絶縁性の基体１５にＷ
(タングステン)やＭｏ(モリブデン)からなる金属化層１
２が設けられ、金属化層１２の表面にはＡｕメッキ層１
３が設けられている。金属リード１１は、金属化層１２
及びＡｕメッキ層１３を介し、Ａｇ-Ｃｕを用いたロウ
付けにより、基体１５に取り付けられている。符号１４
は、ロウ付けによって形成されたＡｇ-Ｃｕ層を示して
いる。このように構成した半導体パッケージでは、金属
リード１１の露出表面や金属化層１２上のＡｕメッキ層
１３などの外部に露出する金属面には、上述したように
腐食防止などを目的として、さらに、Ｎｉメッキ層１６
を介してＡｕメッキ層１７が設けられている。
(タングステン)やＭｏ(モリブデン)からなる金属化層１
２が設けられ、金属化層１２の表面にはＡｕメッキ層１
３が設けられている。金属リード１１は、金属化層１２
及びＡｕメッキ層１３を介し、Ａｇ-Ｃｕを用いたロウ
付けにより、基体１５に取り付けられている。符号１４
は、ロウ付けによって形成されたＡｇ-Ｃｕ層を示して
いる。このように構成した半導体パッケージでは、金属
リード１１の露出表面や金属化層１２上のＡｕメッキ層
１３などの外部に露出する金属面には、上述したように
腐食防止などを目的として、さらに、Ｎｉメッキ層１６
を介してＡｕメッキ層１７が設けられている。
【０００４】また、信頼性をさらに高めあるいはＡｕの
消費量を削減するために、Ｎｉメッキ層とＡｕメッキ層
との間に、Ｒｈ(ロジウム)メッキ層(特開昭55-4955)、
Ｒｕ(ルテニウム)メッキ層(特開昭62-8533)あるいはＰ
ｔ(白金)メッキ層（特開昭62-8532）を設けることが報
告されている。これらのメッキ層は、ニッケルに比べて
金と金属間化合物を作りにくく、また、Ｆｅ(鉄)やＮｉ
の拡散に対するバリアとして有効に作用するので、これ
らのメッキ層を設けることによって、Ａｕメッキ層を厚
さを従来の１.５μｍ程度から０.５μｍ程度へと薄くす
ることが可能になる。さらにまた、特開昭55-34692号公
報には、Ａｕメッキ層と下地となるべきＮｉメッキ層と
ともにＣｏ(コバルト)層を設ける、あるいはＮｉメッキ
層の代りに、Ｎｉ-Ｃｏ合金層を設けることが開示され
ている。
消費量を削減するために、Ｎｉメッキ層とＡｕメッキ層
との間に、Ｒｈ(ロジウム)メッキ層(特開昭55-4955)、
Ｒｕ(ルテニウム)メッキ層(特開昭62-8533)あるいはＰ
ｔ(白金)メッキ層（特開昭62-8532）を設けることが報
告されている。これらのメッキ層は、ニッケルに比べて
金と金属間化合物を作りにくく、また、Ｆｅ(鉄)やＮｉ
の拡散に対するバリアとして有効に作用するので、これ
らのメッキ層を設けることによって、Ａｕメッキ層を厚
さを従来の１.５μｍ程度から０.５μｍ程度へと薄くす
ることが可能になる。さらにまた、特開昭55-34692号公
報には、Ａｕメッキ層と下地となるべきＮｉメッキ層と
ともにＣｏ(コバルト)層を設ける、あるいはＮｉメッキ
層の代りに、Ｎｉ-Ｃｏ合金層を設けることが開示され
ている。
【０００５】
【発明が解決しようとする課題】しかしながら上述した
従来の半導体パッケージでは、「金属リード＋Ｎｉメッ
キ層＋Ａｕメッキ層」あるいは「Ａｇ-Ｃｕロウ付け＋
Ｎｉメッキ層＋Ａｕメッキ層」という層構成とすること
により、耐熱性の向上は図られているが、表面の硬度が
十分でないという問題点がある。すなわち、製造工程や
実装工程において、金属リード表面に傷がついたり、表
面が摩耗しやすいという問題点がある。Ａｕメッキ層と
Ｎｉメッキ層との間に、Ｒｈ,Ｒｕ,ＰｔあるいはＣｏか
らなる層を設けたり、Ｎｉメッキ層にＣｏを含有させた
場合も同様である。
従来の半導体パッケージでは、「金属リード＋Ｎｉメッ
キ層＋Ａｕメッキ層」あるいは「Ａｇ-Ｃｕロウ付け＋
Ｎｉメッキ層＋Ａｕメッキ層」という層構成とすること
により、耐熱性の向上は図られているが、表面の硬度が
十分でないという問題点がある。すなわち、製造工程や
実装工程において、金属リード表面に傷がついたり、表
面が摩耗しやすいという問題点がある。Ａｕメッキ層と
Ｎｉメッキ層との間に、Ｒｈ,Ｒｕ,ＰｔあるいはＣｏか
らなる層を設けたり、Ｎｉメッキ層にＣｏを含有させた
場合も同様である。
【０００６】特に、半導体パッケージをハンドリングす
る工程で、ハンドラーやピンセットなどによりダメージ
を受けやすい。これらハンドラーやピンセットなどに
は、セラミックやステンレス鋼など、Ａｕよりも硬い材
料が使用されているため、これらの工具類で扱うことに
より、表面の金メッキ層に下層まで貫通する傷ができ、
リード材料であるＦｅやロウ付け部のＡｇ-Ｃｕ層が露
出することになって、腐食や変色が発生することがあ
る。
る工程で、ハンドラーやピンセットなどによりダメージ
を受けやすい。これらハンドラーやピンセットなどに
は、セラミックやステンレス鋼など、Ａｕよりも硬い材
料が使用されているため、これらの工具類で扱うことに
より、表面の金メッキ層に下層まで貫通する傷ができ、
リード材料であるＦｅやロウ付け部のＡｇ-Ｃｕ層が露
出することになって、腐食や変色が発生することがあ
る。
【０００７】本発明の目的は、ハンドリング時に傷を受
けにくく、腐食や変色を起こしにくい、信頼性の高い半
導体パッケージを提供することにある。
けにくく、腐食や変色を起こしにくい、信頼性の高い半
導体パッケージを提供することにある。
【０００８】
【課題を解決するための手段】本発明の第１の半導体パ
ッケージは、金属面上にＡｕメッキ層が設けられている
半導体パッケージにおいて、前記金メッキ層の下層に下
地として硬質メッキ層が形成されている。このとき、硬
質メッキ層の下にＮｉメッキ層が存在するようにしても
よい。
ッケージは、金属面上にＡｕメッキ層が設けられている
半導体パッケージにおいて、前記金メッキ層の下層に下
地として硬質メッキ層が形成されている。このとき、硬
質メッキ層の下にＮｉメッキ層が存在するようにしても
よい。
【０００９】本発明の第２の半導体パッケージは、金属
面上にＡｕメッキ層が設けられている半導体パッケージ
において、前記Ａｕメッキ層の上層に硬質メッキ層が形
成されている。Ａｕメッキ層の下にＮｉメッキ層が存在
するようにしてもよい。
面上にＡｕメッキ層が設けられている半導体パッケージ
において、前記Ａｕメッキ層の上層に硬質メッキ層が形
成されている。Ａｕメッキ層の下にＮｉメッキ層が存在
するようにしてもよい。
【００１０】本発明において、硬質メッキ層とは、Ｃ
ｏ,Ｎｉ,Ｒｈ,Ｒｕ,Ｐｔなどの単一メッキ層に比べて硬
いメッキ層のことであって、耐摩耗性を向上させる層の
ことである。硬質メッキ層は、好ましくは、ビッカース
硬さが５００以上の材料によって構成される。硬質メッ
キ層の材料として好ましく使用されるものを例示すれ
ば、電解メッキ法により硬質メッキ層を形成する場合で
あれば、Ｃｒ(クロム)、Ｎｉ／ＳｉＣ(炭化ケイ素)など
が挙げられ、無電解メッキ法を用いる場合であれば、Ｎ
ｉ-Ｐ(リン)合金メッキなどが挙げられる。なお、Ｎｉ
などのビッカース硬さはおよそ２００程度であるのに対
し、Ｎｉ／ＳｉＣ硬質メッキ膜のビッカース硬さは６０
０〜７００程度である。また硬質メッキ層の厚さは、好
ましくは１μｍ以上１０μｍ以下である。硬質メッキ層
の厚さが１μｍ未満の場合には、下地に凹凸が有る場合
にカバレジが生じて平坦性を維持できなくなることがあ
り、硬質メッキ層の厚さが１０μｍを越える場合には、
硬質メッキ層の硬さに起因して、加工性の劣化やクラッ
クの発生などの問題が生じることがある。
ｏ,Ｎｉ,Ｒｈ,Ｒｕ,Ｐｔなどの単一メッキ層に比べて硬
いメッキ層のことであって、耐摩耗性を向上させる層の
ことである。硬質メッキ層は、好ましくは、ビッカース
硬さが５００以上の材料によって構成される。硬質メッ
キ層の材料として好ましく使用されるものを例示すれ
ば、電解メッキ法により硬質メッキ層を形成する場合で
あれば、Ｃｒ(クロム)、Ｎｉ／ＳｉＣ(炭化ケイ素)など
が挙げられ、無電解メッキ法を用いる場合であれば、Ｎ
ｉ-Ｐ(リン)合金メッキなどが挙げられる。なお、Ｎｉ
などのビッカース硬さはおよそ２００程度であるのに対
し、Ｎｉ／ＳｉＣ硬質メッキ膜のビッカース硬さは６０
０〜７００程度である。また硬質メッキ層の厚さは、好
ましくは１μｍ以上１０μｍ以下である。硬質メッキ層
の厚さが１μｍ未満の場合には、下地に凹凸が有る場合
にカバレジが生じて平坦性を維持できなくなることがあ
り、硬質メッキ層の厚さが１０μｍを越える場合には、
硬質メッキ層の硬さに起因して、加工性の劣化やクラッ
クの発生などの問題が生じることがある。
【００１１】
【作用】本発明の半導体パッケージは、Ａｕメッキ層の
上層あるいは下層に硬質メッキ層を設けてあるので、耐
摩耗性が向上してハンドリング時に傷を受けにくくな
り、腐食や変色を防ぐことができる。
上層あるいは下層に硬質メッキ層を設けてあるので、耐
摩耗性が向上してハンドリング時に傷を受けにくくな
り、腐食や変色を防ぐことができる。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】《実施例１》図１に示す半導体パッケージ
は、図４に示す従来の半導体パッケージと同様のもので
あるが、外部に露出しているＡｕメッキ層１７の上に、
硬質メッキ層１８が設けられている点で相違する。すな
わち、コバール(Ｆｅ-Ｃｏ-Ｎｉ合金)などで構成される
金属リード１１の表面には、Ｎｉメッキ層１６、Ａｕメ
ッキ層１７及び硬質メッキ層１８がこの順で積層してい
ることになる。硬質メッキ層１８は、電解メッキあるい
は無電解メッキによって１〜１０μｍ程度の厚さに形成
され、その材質としては、電解メッキの場合であればＣ
ｒやＮｉ／ＳｉＣが、無電解メッキの場合であればＮｉ
-Ｐ合金が選択される。このような構成とすることによ
り、Ｎｉメッキ膜のビッカース硬さが２００程度である
のに対し、Ｎｉ／ＳｉＣ硬質メッキ皮膜は一般にビッカ
ース硬さが６００〜７００程度であるので、耐摩耗性に
おいて、数倍の向上が見られる。また、硬質メッキ層１
８の下地としてＡｕメッキ層１７が設けられているの
で、なんらかの理由で硬質メッキ層１８に傷がついた場
合であっても、Ｎｉメッキ層１６での錆の発生を防ぐこ
とが可能となる。
は、図４に示す従来の半導体パッケージと同様のもので
あるが、外部に露出しているＡｕメッキ層１７の上に、
硬質メッキ層１８が設けられている点で相違する。すな
わち、コバール(Ｆｅ-Ｃｏ-Ｎｉ合金)などで構成される
金属リード１１の表面には、Ｎｉメッキ層１６、Ａｕメ
ッキ層１７及び硬質メッキ層１８がこの順で積層してい
ることになる。硬質メッキ層１８は、電解メッキあるい
は無電解メッキによって１〜１０μｍ程度の厚さに形成
され、その材質としては、電解メッキの場合であればＣ
ｒやＮｉ／ＳｉＣが、無電解メッキの場合であればＮｉ
-Ｐ合金が選択される。このような構成とすることによ
り、Ｎｉメッキ膜のビッカース硬さが２００程度である
のに対し、Ｎｉ／ＳｉＣ硬質メッキ皮膜は一般にビッカ
ース硬さが６００〜７００程度であるので、耐摩耗性に
おいて、数倍の向上が見られる。また、硬質メッキ層１
８の下地としてＡｕメッキ層１７が設けられているの
で、なんらかの理由で硬質メッキ層１８に傷がついた場
合であっても、Ｎｉメッキ層１６での錆の発生を防ぐこ
とが可能となる。
【００１４】《実施例２》次に、実施例２について、図
２を用いて説明する。半導体パッケージの用途によって
は金属リード部に対して半田付け性が要求される場合が
あるが、図１に示した半導体パッケージでは、表面に露
出している硬質メッキ層１８の材質によっては半田付け
性に劣る場合がある。これを改善するために図２に示し
た半導体パッケージでは、Ａｕメッキ層１７の表面に硬
質メッキ層を設けるのではなく、Ａｕメッキ層１７とＮ
ｉメッキ層１６との間に硬質メッキ層１８を設けた構成
となっている。このように構成することにより、表面に
はＡｕメッキ層１７が露出し、かつ硬質メッキ層１８の
酸化が上層のＡｕメッキ層１７で防止されることとなっ
て、良好かつ安定した半田付け性を得ることができる。
２を用いて説明する。半導体パッケージの用途によって
は金属リード部に対して半田付け性が要求される場合が
あるが、図１に示した半導体パッケージでは、表面に露
出している硬質メッキ層１８の材質によっては半田付け
性に劣る場合がある。これを改善するために図２に示し
た半導体パッケージでは、Ａｕメッキ層１７の表面に硬
質メッキ層を設けるのではなく、Ａｕメッキ層１７とＮ
ｉメッキ層１６との間に硬質メッキ層１８を設けた構成
となっている。このように構成することにより、表面に
はＡｕメッキ層１７が露出し、かつ硬質メッキ層１８の
酸化が上層のＡｕメッキ層１７で防止されることとなっ
て、良好かつ安定した半田付け性を得ることができる。
【００１５】《実施例３》次に、実施例３について、図
３を用いて説明する。この半導体パッケージは、実施例
１に示したものと同様のものであるが、実施例１におけ
るＡｕメッキ層１７が設けられておらず、Ｎｉメッキ層
１６に硬質メッキ層１８が直接設けられている点で相違
する。このようにＮｉメッキ層１６上に硬質メッキ層１
８を直接設けた場合であっても、半導体パッケージ耐摩
耗性が向上してハンドリング時に傷を受けにくくなの
で、本発明の効果を十分に発揮することが可能となる。
３を用いて説明する。この半導体パッケージは、実施例
１に示したものと同様のものであるが、実施例１におけ
るＡｕメッキ層１７が設けられておらず、Ｎｉメッキ層
１６に硬質メッキ層１８が直接設けられている点で相違
する。このようにＮｉメッキ層１６上に硬質メッキ層１
８を直接設けた場合であっても、半導体パッケージ耐摩
耗性が向上してハンドリング時に傷を受けにくくなの
で、本発明の効果を十分に発揮することが可能となる。
【００１６】なお、本発明の半導体パッケージでは、金
属リード部に硬質メッキ層が設けられており、すなわ
ち、リードに硬度の大きい層が形成されている。リード
の成形等が必要な場合には、リードの成形を行なった後
に硬質メッキ層を被着することによって、成形に伴うメ
ッキ層のひび割れや剥離の問題を回避することができ
る。
属リード部に硬質メッキ層が設けられており、すなわ
ち、リードに硬度の大きい層が形成されている。リード
の成形等が必要な場合には、リードの成形を行なった後
に硬質メッキ層を被着することによって、成形に伴うメ
ッキ層のひび割れや剥離の問題を回避することができ
る。
【００１７】
【発明の効果】以上説明したように本発明は、Ａｕメッ
キ層の上あるいは下に硬質メッキ層を設けることによ
り、半導体パッケージ耐摩耗性が向上してハンドリング
時に傷を受けにくくなる。このため、外部雰囲気のガス
や水分に起因する酸化、硫化等よる変色や腐食が防止で
き、信頼度の高い半導体パッケージを提供できる。
キ層の上あるいは下に硬質メッキ層を設けることによ
り、半導体パッケージ耐摩耗性が向上してハンドリング
時に傷を受けにくくなる。このため、外部雰囲気のガス
や水分に起因する酸化、硫化等よる変色や腐食が防止で
き、信頼度の高い半導体パッケージを提供できる。
【図１】本発明の実施例１の半導体パッケージの構造を
示す断面図である。
示す断面図である。
【図２】本発明の実施例２の半導体パッケージの構造を
示す断面図である。
示す断面図である。
【図３】本発明の実施例３の半導体パッケージの構造を
示す断面図である。
示す断面図である。
【図４】従来の半導体パッケージの構造を示す断面図で
ある。
ある。
１１ 金属リード １２ 金属化層 １３,１７ Ａｕメッキ層 １４ Ａｇ-Ｃｕ層 １５ 基体 １６ Ｎｉメッキ層 １８ 硬質メッキ層
Claims (7)
- 【請求項１】 金属面上にＡｕメッキ層が設けられてい
る半導体パッケージにおいて、前記Ａｕメッキ層の下層
に下地として耐摩耗性を向上するための硬質メッキ層が
形成されていることを特徴とする半導体パッケージ。 - 【請求項２】 金属面上にＡｕメッキ層が設けられてい
る半導体パッケージにおいて、前記Ａｕメッキ層の下層
に下地としてビッカース硬さが５００以上の材料で構成
されている硬質メッキ層が形成されていることを特徴と
する半導体パッケージ。 - 【請求項３】 前記硬質メッキ層の下にＮｉメッキ層が
存在する請求項１または２に記載の半導体パッケージ。 - 【請求項４】 金属面上にＡｕメッキ層が設けられてい
る半導体パッケージにおいて、前記Ａｕメッキ層の上層
に耐摩耗性を向上するための硬質メッキ層が形成されて
いることを特徴とする半導体パッケージ。 - 【請求項５】 金属面上にＡｕメッキ層が設けられてい
る半導体パッケージにおいて、前記Ａｕメッキ層の上層
にビッカース硬さが５００以上の材料で構成されている
硬質メッキ層が形成されていることを特徴とする半導体
パッケージ。 - 【請求項６】 前記Ａｕメッキ層の下にＮｉメッキ層が
存在する請求項４または５に記載の半導体パッケージ。 - 【請求項７】 前記硬質メッキ層の厚さが１μｍ以上１
０μｍ以下である請求項１ないし６いずれか１項に記載
の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6264800A JP2581021B2 (ja) | 1994-10-28 | 1994-10-28 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6264800A JP2581021B2 (ja) | 1994-10-28 | 1994-10-28 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125087A JPH08125087A (ja) | 1996-05-17 |
| JP2581021B2 true JP2581021B2 (ja) | 1997-02-12 |
Family
ID=17408393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6264800A Expired - Fee Related JP2581021B2 (ja) | 1994-10-28 | 1994-10-28 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2581021B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021049235A1 (ja) | 2019-09-13 | 2021-03-18 | 昭和電工株式会社 | 積層体およびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5043300B2 (ja) * | 2004-04-21 | 2012-10-10 | 株式会社デンソー | セラミックヒータ及びこれを内蔵するガスセンサ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131526A (ja) * | 1985-12-04 | 1987-06-13 | Hitachi Ltd | 金めつきされた電子部品 |
| JPS6428851A (en) * | 1987-07-23 | 1989-01-31 | Furukawa Electric Co Ltd | Lead frame for semiconductor |
| JPH045760A (ja) * | 1990-04-24 | 1992-01-09 | Hitachi Ltd | 自然語処理方法および自然語処理システム |
| JPH0529517A (ja) * | 1991-07-19 | 1993-02-05 | Hitachi Cable Ltd | 半導体装置用リードフレーム |
-
1994
- 1994-10-28 JP JP6264800A patent/JP2581021B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021049235A1 (ja) | 2019-09-13 | 2021-03-18 | 昭和電工株式会社 | 積層体およびその製造方法 |
| US12064937B2 (en) | 2019-09-13 | 2024-08-20 | Resonac Corporation | Laminate and method for producing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125087A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7015583B2 (en) | Submount and semiconductor device | |
| JP2000164623A (ja) | 半導体装置 | |
| JP3847477B2 (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JPH10237691A (ja) | 多層メッキリードフレーム | |
| US10727167B2 (en) | Power semiconductor device and method for manufacturing power semiconductor device | |
| JPH09275182A (ja) | 半導体装置用リ−ドフレ−ム | |
| EP1939929B1 (en) | Heat sink using a solder layer and method for manufacturing such heat sink | |
| JP2581021B2 (ja) | 半導体パッケージ | |
| JP2006128286A (ja) | 金属セラミック複合体とその接合方法およびこれを用いた放熱基板 | |
| JPH07315970A (ja) | 金属薄膜積層セラミックス基板 | |
| JPS6345826A (ja) | 半導体集積回路装置の接続構造 | |
| JP2781017B2 (ja) | セラミックパッケージ | |
| JP2003167003A (ja) | プローブカード用プローブ針 | |
| US5563449A (en) | Interconnect structures using group VIII metals | |
| JP2005079524A (ja) | 半導体装置用リードフレーム | |
| US6914330B2 (en) | Heat sink formed of diamond-containing composite material with a multilayer coating | |
| EP0700085B1 (en) | Lead frame and lead frame material | |
| JPH06302740A (ja) | 半導体装置用リードフレーム | |
| JPS639957A (ja) | 半導体リ−ドフレ−ム | |
| JPS6240753A (ja) | 半導体リ−ドフレ−ム | |
| WO2024203737A1 (ja) | 半導体素子搭載用基板 | |
| JP3133179B2 (ja) | 半導体用パッケージ | |
| JP2524129B2 (ja) | セラミツク配線基板 | |
| KR0183652B1 (ko) | 반도체 리드프레임 | |
| JP3133180B2 (ja) | 半導体用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |