JP2578467Y2 - 停電検出タイマ - Google Patents
停電検出タイマInfo
- Publication number
- JP2578467Y2 JP2578467Y2 JP7167492U JP7167492U JP2578467Y2 JP 2578467 Y2 JP2578467 Y2 JP 2578467Y2 JP 7167492 U JP7167492 U JP 7167492U JP 7167492 U JP7167492 U JP 7167492U JP 2578467 Y2 JP2578467 Y2 JP 2578467Y2
- Authority
- JP
- Japan
- Prior art keywords
- card
- power failure
- signal
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Clocks (AREA)
- Power Sources (AREA)
Description
【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案は情報処理装置に関するも
のであり、詳しくは、バックボード経由でカードに搭載
されている内部回路に動作電力が供給されるとともに、
この動作電源が停電した時はそのバックアップ電源から
カード内のメモリー、等に電力が供給されるように構成
された情報処理装置において、停電の発生状況やカード
のバックボードへの着脱の状態等を記憶回路に残し、後
のデータ処理の信頼性を確保するものである。
のであり、詳しくは、バックボード経由でカードに搭載
されている内部回路に動作電力が供給されるとともに、
この動作電源が停電した時はそのバックアップ電源から
カード内のメモリー、等に電力が供給されるように構成
された情報処理装置において、停電の発生状況やカード
のバックボードへの着脱の状態等を記憶回路に残し、後
のデータ処理の信頼性を確保するものである。
【０００２】
【従来の技術】従来のカードは、カードに組み込んだバ
ックアップ電池によりメモリ−等のバックアップを行っ
ていた。この場合は電池が消耗しているとオンラインで
カードを装着した時はカード情報の内容は保証されない
と言う問題があった。
ックアップ電池によりメモリ−等のバックアップを行っ
ていた。この場合は電池が消耗しているとオンラインで
カードを装着した時はカード情報の内容は保証されない
と言う問題があった。
【０００３】
【考案が解決しようとする課題】本考案の目的は、カー
ドへの電源は動作電源とバックアップ電源共に外部から
供給する方式とした場合に、短時間停電が発生した時は
停電時間を計測して記憶し、長時間停電が発生したこ
と、カードの着脱を行ったことや他のカードからのカー
ド停止信号を検出したことを記憶する状態記憶回路を設
けることにより、その後のデータ処理について高い信頼
性を実現することにある。
ドへの電源は動作電源とバックアップ電源共に外部から
供給する方式とした場合に、短時間停電が発生した時は
停電時間を計測して記憶し、長時間停電が発生したこ
と、カードの着脱を行ったことや他のカードからのカー
ド停止信号を検出したことを記憶する状態記憶回路を設
けることにより、その後のデータ処理について高い信頼
性を実現することにある。
【０００４】
【課題を解決するための手段】本考案の停電検出タイマ
は、内部回路を構成するカードにバックボード経由で、
動作電力を供給する動作電源と、この動作電源の停電時
に電力を供給するバックアップ電源を備えた情報処理装
置において、 ａ）前記動作電源の停電検出と同時に、停電時間を計測
しその停電時間が所定の値を超えると信号を出力する停
電時間計測回路と、 ｂ）カードを前記バックボードに着脱したことを検出す
るカード着脱検出回路と、 ｃ）停電時間計測回路からの出力信号と、カード着脱検
出回路からのカード着脱を示す信号と、バックボード経
由で入力したカード停止信号とを記憶しておく状態記憶
回路とを具備したことを特徴とする。
は、内部回路を構成するカードにバックボード経由で、
動作電力を供給する動作電源と、この動作電源の停電時
に電力を供給するバックアップ電源を備えた情報処理装
置において、 ａ）前記動作電源の停電検出と同時に、停電時間を計測
しその停電時間が所定の値を超えると信号を出力する停
電時間計測回路と、 ｂ）カードを前記バックボードに着脱したことを検出す
るカード着脱検出回路と、 ｃ）停電時間計測回路からの出力信号と、カード着脱検
出回路からのカード着脱を示す信号と、バックボード経
由で入力したカード停止信号とを記憶しておく状態記憶
回路とを具備したことを特徴とする。
【０００５】
【作用】上記の手段は、以下のように作用する。停電時
間計測回路は電源電圧の低下等の理由で電圧低下信号が
入ると、停電時間を計測する。カード着脱検出回路は、
カードをバックボードへ装着した時に、カードへの電源
供給より少し遅れて回路が接続されるような構造のカー
ドコネクタを含んで構成されており、カードをバックボ
ードへ装着したことを検出する。短時間の停電はその時
間を停電計時カウンタに記憶されるが、長時間停電が発
生した時、カードを着脱した時、または外部のカード停
止信号を受信した時にはカード情報の内容が保証できな
いと言うことを示すオーバフロ−信号を、状態記憶レジ
スタに記憶する。このようにして、停電の発生やオンラ
インでＲＡＭを含むカードを着脱した等の理由による、
カード上の情報を状態記憶回路の状態から直ちに判断で
きる。そのため情報処理装置としての信頼性を高め、か
つ停電状態の情報が記憶されているため停電復旧後の立
ち上げ動作を速やかに行うことができる。
間計測回路は電源電圧の低下等の理由で電圧低下信号が
入ると、停電時間を計測する。カード着脱検出回路は、
カードをバックボードへ装着した時に、カードへの電源
供給より少し遅れて回路が接続されるような構造のカー
ドコネクタを含んで構成されており、カードをバックボ
ードへ装着したことを検出する。短時間の停電はその時
間を停電計時カウンタに記憶されるが、長時間停電が発
生した時、カードを着脱した時、または外部のカード停
止信号を受信した時にはカード情報の内容が保証できな
いと言うことを示すオーバフロ−信号を、状態記憶レジ
スタに記憶する。このようにして、停電の発生やオンラ
インでＲＡＭを含むカードを着脱した等の理由による、
カード上の情報を状態記憶回路の状態から直ちに判断で
きる。そのため情報処理装置としての信頼性を高め、か
つ停電状態の情報が記憶されているため停電復旧後の立
ち上げ動作を速やかに行うことができる。
【０００６】
【実施例】以下図面を用いて本考案を説明する。図１は
本考案の一実施例を示したブロック図である。１はクロ
ック信号を端子（ＴＰ）から出力する計時用リアルタイ
ムクロック発生器である。２は停電時間計測回路を構成
し、２１は分周レジスタであり、クロック発生器１の出
力周波数を分周して端子（Ｑ）から出力する。端子（Ｐ
Ｒ）に信号があると出力（Ｑ）を停止する。２２は制御
レジスタで、端子（Ｉ３）へ電圧低下信号を受けて端子
（Ｑ）からカウント開始信号を出力する。２３は停電計
時カウンタで、分周レジスタ２１の出力（Ｑ）を受けて
停電の間カウントする。カウント値が所定の値を超える
と端子（Ｑ１２）からカウント停止信号を出力する。３
はカード着脱検出回路で、この停電検出タイマボードを
差し込むとき、そのバックボード上に設けたコネクタの
一部において、電源の接触子より遅れて接触するように
短くした接触子を数点設けることにより、ｂ‐ドに電源
が供給されたにもかかわらずその回路が開であることを
検出し、状態記憶レジスタ５２にカードの装着操作をし
たことを記憶する。４はカード停止信号回路で、外部か
らのカード停止信号を受信し状態記憶レジスタ５２に記
憶する。５はカード上の各種情報を記憶する状態記憶回
路である。この状態記憶回路において、５１は状態記憶
レジスタ５２の端子（Ｄ）に接続された時間設定コンデ
ンサである。長い停電の後に電源がＯＮになるとこのコ
ンデンサには電荷が蓄積されていないので、状態記憶レ
ジスタ５２の入力（Ｄ）は［０］になっており状態記憶
レジスタ５２の端子（Ｐ）にオーバーフロービットがた
つ。また通常の動作中に発生した短時間停電にはこのコ
ンデンサには電荷が蓄積されているのでＤＣＦ電圧低下
信号が立ち上がる時には状態記憶レジスタ５２の入力
（Ｄ）は［１］でありオーバフロ−ビットはたたない。
長時間停電か、カードの着脱操作をしたか、または外部
のカードが停止したかを端子（Ｉ４），（Ｄ），（ＣＬ
Ｒ）への信号の有無により記憶する。６，７は停電計時
カウンタ２３にカウントされている停電時間又は状態記
憶レジスタ５２に記憶されているオーバフロ−ビット信
号をＣＲＤカウント値リード信号の入力によりデータバ
スへ読みだすレジスタである。８はゲート回路で、ＤＣ
Ｆ電圧低下信号又はＣＲＴカウント値リセット信号を受
けて状態記憶レジスタ５２の内容をリセットするための
信号を出力する。ＣＲＤカウント値リード信号は外部か
ら入力し、読みだしレジスタ６，７をつうじて、計時カ
ウンタの値及びオーバフロービットの値をデータバス上
へ送り出す。ＡＲＴリセット信号はカードをリセットす
る外部の入力である。次に図面により本考案の動作を説
明する。尚各部品番号につけた端子記号は説明の中では
（）を付して示している。また外部からの信号を除き回
路上は１または０の二値信号であり［］で示している。
図１において、リアルタイムクロック１は停電が発生し
ＤＣＦ電圧低下信号がＯＮになると、同時にクロック信
号を発生する。分周レジスタ２１で分周したクロック信
号を計時カウンタ２３でカウントする。カウント値がオ
ーバフローする以前に停電が終わった時は、そのカウン
ト値を読みだしレジスタ６，７を通じて読みだす。停電
が長時間にわたりカウント値が所定値をオーバフロ−す
ると、停電計時カウンタ２３の端子（Ｑ１２）に［１］
を出力する。この信号を受けて分周レジスタ２１は出力
（Ｑ）を停止する。同時に状態記憶レジスタ５２の入力
（Ｄ）が［０］となり、復電しＤＣＦ電圧低下信号が立
ち上がった時にその出力（Ｐ）は［１］となり、読みだ
しレジスタ６，７を経て長時間停電情報がデータバス上
に送り出される。この停電検出タイマの装着操作をする
際は、そのバックボード上に設けたコネクタの一部にお
いて、電源の接触子より遅れて接触するように短く構成
した接触子を数点設けることにより、ボードに電源が供
給されたにもかかわらずその回路が少なくとも１ミリ秒
程度遅れて接触するため、この間に状態記憶レジスタ５
２はクリアーされオーバフロービット信号を端子（Ｐ）
から出力する。このようにして状態記憶レジスタ５２に
カードの着脱操作をしたことを記憶する。外部からカー
ド停止信号が入力された時も同様にして状態記憶レジス
タ５２にカードの停止が記憶される。これらの状態は読
みだしレジスタ６，７を通じてデータバス上に送り出さ
れる。図２は、長時間停電後に電源が投入された時のＣ
ＰＵリセット信号が出されるタイミングを示すタイムチ
ャートである。長時間停電時には、時間設定コンデンサ
５１には電荷が無く、状態記憶レジスタ５２の入力
（Ｄ）は［０］で、その出力（Ｐ）は［１］になってお
り長時間停電であったことを示している。図３は、通常
の動作時に短時間の停電が発生した時のタイムチャート
である。この場合には時間設定コンデンサ５１はそれま
でに充電されており、状態記憶レジスタ５２の入力
（Ｄ）は［１］を保ちその出力（Ｐ）は［０］に維持さ
れオーバフローは発生しないことを示している。図４
は、通常の動作時に長時間の停電が発生した時のタイム
チャートである。ＤＣＦ電圧低下信号は（Ａ）に示すよ
うに停電が発生した時は［０］になり、制御レジスタ２
２はこれを受けて（Ｂ）に示すような［０］の信号を計
時カウンタ２３の（ＣＬＲ）端子に送る。これにより計
時カウンタ２３は（Ｃ）に示すような分周レジスタ２１
からのクロックをカウントアップする。停電時間が長く
てカウント値がオーバフロ−していると刑事カウンタ２
３の端子（Ｑ１２）からカウント停止信号［１］が出力
されカウントを停止し、電源が回復しＤＣＦ電圧低下信
号が立ち上がった所で、状態記憶レジスタ５２に［０］
が記憶され、端子（Ｐ）からオーバフロービットが出力
される。その後の動作は図２の場合と同じになる。図５
は、カード装着時の動作を示すタイムチャートである。
カード着脱検出回路３の一部を構成しているバックボー
ド上に設けたコネクタの接触子のうち、電源の接触子よ
り遅れて接触するように短く構成した接触子を数点設け
た。このためカード装着時には初めに（Ａ），（Ｃ）に
示すように、ＤＣＦ電圧低下信号が［１］になると共
に、カード上に電源が供給され、その後（Ｂ）に示すよ
うに１ミリ秒程度遅れてカードの装着を示す信号が
［１］となる。この約１ミリ秒の間は、状態記憶レジス
タ５２の入力（ＣＬＲ）が［０］に保たれることによ
り、図４の場合と同様にして状態記憶レジスタ５２の端
子（Ｐ）にオーバフロー信号［１］を発生する。尚カー
ド停止信号が入力された場合も状態記憶レジスタ５２の
入力（ＣＬＲ）が［０］になりオーバフロー信号［１］
を発生する。このようにして長時間停電、カードの着
脱、カード停止信号があったことが、状態記憶レジスタ
５２の端子（Ｐ）からオーバ−フロー信号を出力するこ
とによって確認できる。次にリセット動作を説明する。
カウント値リセット信号［１］が入力されると、制御レ
ジスタ２２の端子（Ｑ）を経て計時レジスタ２３の端子
（ＣＬＲ）を［１］とし内容がリセットされる。同時に
状態記憶レジスタ５２の端子（ＰＲ）も一旦［０］とな
り記憶はリセットされ出力端子（Ｐ）もリセットされ
る。ＣＲＤカウント値リード信号が読みだしレジスタ
６，７の（ＯＣ）端子へ入力されると、計時カウンタ２
３の内容とオーバフロービット信号を読みだしレジスタ
６，７を経てデータバス上へ読みだされる。
本考案の一実施例を示したブロック図である。１はクロ
ック信号を端子（ＴＰ）から出力する計時用リアルタイ
ムクロック発生器である。２は停電時間計測回路を構成
し、２１は分周レジスタであり、クロック発生器１の出
力周波数を分周して端子（Ｑ）から出力する。端子（Ｐ
Ｒ）に信号があると出力（Ｑ）を停止する。２２は制御
レジスタで、端子（Ｉ３）へ電圧低下信号を受けて端子
（Ｑ）からカウント開始信号を出力する。２３は停電計
時カウンタで、分周レジスタ２１の出力（Ｑ）を受けて
停電の間カウントする。カウント値が所定の値を超える
と端子（Ｑ１２）からカウント停止信号を出力する。３
はカード着脱検出回路で、この停電検出タイマボードを
差し込むとき、そのバックボード上に設けたコネクタの
一部において、電源の接触子より遅れて接触するように
短くした接触子を数点設けることにより、ｂ‐ドに電源
が供給されたにもかかわらずその回路が開であることを
検出し、状態記憶レジスタ５２にカードの装着操作をし
たことを記憶する。４はカード停止信号回路で、外部か
らのカード停止信号を受信し状態記憶レジスタ５２に記
憶する。５はカード上の各種情報を記憶する状態記憶回
路である。この状態記憶回路において、５１は状態記憶
レジスタ５２の端子（Ｄ）に接続された時間設定コンデ
ンサである。長い停電の後に電源がＯＮになるとこのコ
ンデンサには電荷が蓄積されていないので、状態記憶レ
ジスタ５２の入力（Ｄ）は［０］になっており状態記憶
レジスタ５２の端子（Ｐ）にオーバーフロービットがた
つ。また通常の動作中に発生した短時間停電にはこのコ
ンデンサには電荷が蓄積されているのでＤＣＦ電圧低下
信号が立ち上がる時には状態記憶レジスタ５２の入力
（Ｄ）は［１］でありオーバフロ−ビットはたたない。
長時間停電か、カードの着脱操作をしたか、または外部
のカードが停止したかを端子（Ｉ４），（Ｄ），（ＣＬ
Ｒ）への信号の有無により記憶する。６，７は停電計時
カウンタ２３にカウントされている停電時間又は状態記
憶レジスタ５２に記憶されているオーバフロ−ビット信
号をＣＲＤカウント値リード信号の入力によりデータバ
スへ読みだすレジスタである。８はゲート回路で、ＤＣ
Ｆ電圧低下信号又はＣＲＴカウント値リセット信号を受
けて状態記憶レジスタ５２の内容をリセットするための
信号を出力する。ＣＲＤカウント値リード信号は外部か
ら入力し、読みだしレジスタ６，７をつうじて、計時カ
ウンタの値及びオーバフロービットの値をデータバス上
へ送り出す。ＡＲＴリセット信号はカードをリセットす
る外部の入力である。次に図面により本考案の動作を説
明する。尚各部品番号につけた端子記号は説明の中では
（）を付して示している。また外部からの信号を除き回
路上は１または０の二値信号であり［］で示している。
図１において、リアルタイムクロック１は停電が発生し
ＤＣＦ電圧低下信号がＯＮになると、同時にクロック信
号を発生する。分周レジスタ２１で分周したクロック信
号を計時カウンタ２３でカウントする。カウント値がオ
ーバフローする以前に停電が終わった時は、そのカウン
ト値を読みだしレジスタ６，７を通じて読みだす。停電
が長時間にわたりカウント値が所定値をオーバフロ−す
ると、停電計時カウンタ２３の端子（Ｑ１２）に［１］
を出力する。この信号を受けて分周レジスタ２１は出力
（Ｑ）を停止する。同時に状態記憶レジスタ５２の入力
（Ｄ）が［０］となり、復電しＤＣＦ電圧低下信号が立
ち上がった時にその出力（Ｐ）は［１］となり、読みだ
しレジスタ６，７を経て長時間停電情報がデータバス上
に送り出される。この停電検出タイマの装着操作をする
際は、そのバックボード上に設けたコネクタの一部にお
いて、電源の接触子より遅れて接触するように短く構成
した接触子を数点設けることにより、ボードに電源が供
給されたにもかかわらずその回路が少なくとも１ミリ秒
程度遅れて接触するため、この間に状態記憶レジスタ５
２はクリアーされオーバフロービット信号を端子（Ｐ）
から出力する。このようにして状態記憶レジスタ５２に
カードの着脱操作をしたことを記憶する。外部からカー
ド停止信号が入力された時も同様にして状態記憶レジス
タ５２にカードの停止が記憶される。これらの状態は読
みだしレジスタ６，７を通じてデータバス上に送り出さ
れる。図２は、長時間停電後に電源が投入された時のＣ
ＰＵリセット信号が出されるタイミングを示すタイムチ
ャートである。長時間停電時には、時間設定コンデンサ
５１には電荷が無く、状態記憶レジスタ５２の入力
（Ｄ）は［０］で、その出力（Ｐ）は［１］になってお
り長時間停電であったことを示している。図３は、通常
の動作時に短時間の停電が発生した時のタイムチャート
である。この場合には時間設定コンデンサ５１はそれま
でに充電されており、状態記憶レジスタ５２の入力
（Ｄ）は［１］を保ちその出力（Ｐ）は［０］に維持さ
れオーバフローは発生しないことを示している。図４
は、通常の動作時に長時間の停電が発生した時のタイム
チャートである。ＤＣＦ電圧低下信号は（Ａ）に示すよ
うに停電が発生した時は［０］になり、制御レジスタ２
２はこれを受けて（Ｂ）に示すような［０］の信号を計
時カウンタ２３の（ＣＬＲ）端子に送る。これにより計
時カウンタ２３は（Ｃ）に示すような分周レジスタ２１
からのクロックをカウントアップする。停電時間が長く
てカウント値がオーバフロ−していると刑事カウンタ２
３の端子（Ｑ１２）からカウント停止信号［１］が出力
されカウントを停止し、電源が回復しＤＣＦ電圧低下信
号が立ち上がった所で、状態記憶レジスタ５２に［０］
が記憶され、端子（Ｐ）からオーバフロービットが出力
される。その後の動作は図２の場合と同じになる。図５
は、カード装着時の動作を示すタイムチャートである。
カード着脱検出回路３の一部を構成しているバックボー
ド上に設けたコネクタの接触子のうち、電源の接触子よ
り遅れて接触するように短く構成した接触子を数点設け
た。このためカード装着時には初めに（Ａ），（Ｃ）に
示すように、ＤＣＦ電圧低下信号が［１］になると共
に、カード上に電源が供給され、その後（Ｂ）に示すよ
うに１ミリ秒程度遅れてカードの装着を示す信号が
［１］となる。この約１ミリ秒の間は、状態記憶レジス
タ５２の入力（ＣＬＲ）が［０］に保たれることによ
り、図４の場合と同様にして状態記憶レジスタ５２の端
子（Ｐ）にオーバフロー信号［１］を発生する。尚カー
ド停止信号が入力された場合も状態記憶レジスタ５２の
入力（ＣＬＲ）が［０］になりオーバフロー信号［１］
を発生する。このようにして長時間停電、カードの着
脱、カード停止信号があったことが、状態記憶レジスタ
５２の端子（Ｐ）からオーバ−フロー信号を出力するこ
とによって確認できる。次にリセット動作を説明する。
カウント値リセット信号［１］が入力されると、制御レ
ジスタ２２の端子（Ｑ）を経て計時レジスタ２３の端子
（ＣＬＲ）を［１］とし内容がリセットされる。同時に
状態記憶レジスタ５２の端子（ＰＲ）も一旦［０］とな
り記憶はリセットされ出力端子（Ｐ）もリセットされ
る。ＣＲＤカウント値リード信号が読みだしレジスタ
６，７の（ＯＣ）端子へ入力されると、計時カウンタ２
３の内容とオーバフロービット信号を読みだしレジスタ
６，７を経てデータバス上へ読みだされる。
【０００７】
【考案の効果】本考案では、情報処理装置に停電があっ
た時には、停電が短時間であった時にはその時間を計測
し、読みだすことが出来るし、長時間の停電があったこ
と、所定のカードを着脱したこと、他のカードの停止信
号を受けたことの記憶を残しているため、例えばカード
上のＲＡＭの情報が保証されないままアクセスされる、
といったことが確実に防止される。
た時には、停電が短時間であった時にはその時間を計測
し、読みだすことが出来るし、長時間の停電があったこ
と、所定のカードを着脱したこと、他のカードの停止信
号を受けたことの記憶を残しているため、例えばカード
上のＲＡＭの情報が保証されないままアクセスされる、
といったことが確実に防止される。
【図１】本考案の一実施例を示したブロック図である。
【図２】停止状態の後に電源を投入した時、ＡＲＴリッ
セト信号がだされるタイミングを示すタイムチャートで
ある。
セト信号がだされるタイミングを示すタイムチャートで
ある。
【図３】定常動作時に短時間停電した時のＡＲＴリッセ
ト信号が出されるタイミングを示すタイムチャートであ
る。
ト信号が出されるタイミングを示すタイムチャートであ
る。
【図４】定常動作時に長時間停電した時、制御レジスタ
２２からカウント開始信号が出るタイミングとリアルタ
イムクッロク１からクロック信号が出るタイミングを示
すタイムチャートである。
２２からカウント開始信号が出るタイミングとリアルタ
イムクッロク１からクロック信号が出るタイミングを示
すタイムチャートである。
【図５】カード装着の時にカードにかかる電源電圧より
カード装着信号が遅れて検出されることを示すタイムチ
ャートである。
カード装着信号が遅れて検出されることを示すタイムチ
ャートである。
１ 計時用リアルタイムクロック発生器 ２ 停電時間計測回路 ２１ 分周レジスタ ２２ 制御レジスタ ２３ 停電計時カウンタ ３ カード着脱検出回路 ４ カード停止信号回路 ５ 状態記憶回路 ５１ 時間設定コンデンサ ５２ 状態記憶レジスタ ６，７ 読みだしレジスタ ８ ゲート回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G04G 1/00 G06F 1/26
Claims (1)
- 【請求項１】内部回路を構成するカードにバックボード
経由で、動作電力を供給する動作電源と、この動作電源
の停電時に電力を供給するバックアップ電源を備えた情
報処理装置において、 ａ）前記動作電源の停電検出と同時に、停電時間を計測
しその停電時間が所定の値を超えると信号を出力する停
電時間計測回路と、 ｂ）カードを前記バックボードに着脱したことを検出す
るカード着脱検出回路と、 ｃ）停電時間計測回路からの出力信号と、カード着脱検
出回路からのカード着脱を示す信号と、バックボード経
由で入力したカード停止信号とを記憶しておく状態記憶
回路とを具備したことを特徴とする停電検出タイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7167492U JP2578467Y2 (ja) | 1992-10-14 | 1992-10-14 | 停電検出タイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7167492U JP2578467Y2 (ja) | 1992-10-14 | 1992-10-14 | 停電検出タイマ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0635993U JPH0635993U (ja) | 1994-05-13 |
| JP2578467Y2 true JP2578467Y2 (ja) | 1998-08-13 |
Family
ID=13467372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7167492U Expired - Fee Related JP2578467Y2 (ja) | 1992-10-14 | 1992-10-14 | 停電検出タイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578467Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5419144B2 (ja) * | 2009-06-12 | 2014-02-19 | Ｎｅｃアクセステクニカ株式会社 | 電子装置 |
-
1992
- 1992-10-14 JP JP7167492U patent/JP2578467Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0635993U (ja) | 1994-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7844837B2 (en) | Electronic device and timer therefor with tamper event time stamp features and related methods | |
| JPH0212442A (ja) | 誤書き込み防止機能を備えたｉｃカード | |
| US4580248A (en) | Electronic apparatus with memory backup system | |
| KR100327855B1 (ko) | 시스템리셋방법 | |
| JP2578467Y2 (ja) | 停電検出タイマ | |
| US5831347A (en) | Apparatus for determining if the duration of a power failure exceeded predetermined limits | |
| EP0486222B1 (en) | Improvements in and relating to microprocessor based systems | |
| EP0697791A2 (en) | Apparatus for determining if the duration of a power failure exceeded predetermined limits | |
| JP2665410B2 (ja) | バックアップメモリを備えた電子機器 | |
| JPH06187256A (ja) | バストレース機構 | |
| JPH0782096B2 (ja) | 使用時間記録装置 | |
| JPH0436426B2 (ja) | ||
| JPS6310463B2 (ja) | ||
| JP2885469B2 (ja) | 遠隔保守システム | |
| JP3053270B2 (ja) | 電源バックアップ方法及びその装置 | |
| JP2575034Y2 (ja) | Ｓｒａｍメモリカードリーダライタ | |
| JP3399139B2 (ja) | 停電補償回路 | |
| JPH01263709A (ja) | リセット制御装置 | |
| SU610180A1 (ru) | Устройство дл автоматического контрол блоков пам ти | |
| JP3064687B2 (ja) | データメモリ制御装置 | |
| JP2605440B2 (ja) | データ処理装置 | |
| JPS61265613A (ja) | デ−タ処理装置 | |
| JPH10187287A (ja) | 遅延接続スイッチ | |
| JPS61815A (ja) | シ−ケンス回路の異常個所発見装置 | |
| JPH0720759Y2 (ja) | 停電補償誤動作防止機能を有する電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |